JPS6159907A - プリセツトチユ−ナ - Google Patents
プリセツトチユ−ナInfo
- Publication number
- JPS6159907A JPS6159907A JP18150384A JP18150384A JPS6159907A JP S6159907 A JPS6159907 A JP S6159907A JP 18150384 A JP18150384 A JP 18150384A JP 18150384 A JP18150384 A JP 18150384A JP S6159907 A JPS6159907 A JP S6159907A
- Authority
- JP
- Japan
- Prior art keywords
- preset
- signal
- output
- channel
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
ＬＬＬ
本発明は、プリセットチューナに関する。
背景技術
従来のプリセットチューナとして選局指定スイッチとし
てのプリセットスイッチを複数個有し、これら複数のプ
リセットスイッチの操作キーとしてのプリセットキーの
うちの１つを操作することによりメモリの対応する記憶
位置に予め格納されている受信周波数に応じたデータを
読み出したのち読み出したデータに基づいて受信周波数
の設定を瞬時に行なう構成の装置が公知である。かかる
従来のプリセットチューナにおいてはプリセットキーに
よって瞬時に受信周波数の設定を行なえる局の数を多く
するためにはプリセラ１−キーの＠ｉｌ数を多くする必
要があった。ところが、このブリセットキーが設けられ
る操作パネルの大ぎさには制限があり、待に車載用のプ
リセットチューナは限られたスペースに設けられるので
プリセットキーの個数は少なくなっていることが望まし
い。
てのプリセットスイッチを複数個有し、これら複数のプ
リセットスイッチの操作キーとしてのプリセットキーの
うちの１つを操作することによりメモリの対応する記憶
位置に予め格納されている受信周波数に応じたデータを
読み出したのち読み出したデータに基づいて受信周波数
の設定を瞬時に行なう構成の装置が公知である。かかる
従来のプリセットチューナにおいてはプリセットキーに
よって瞬時に受信周波数の設定を行なえる局の数を多く
するためにはプリセラ１−キーの＠ｉｌ数を多くする必
要があった。ところが、このブリセットキーが設けられ
る操作パネルの大ぎさには制限があり、待に車載用のプ
リセットチューナは限られたスペースに設けられるので
プリセットキーの個数は少なくなっていることが望まし
い。
＆」列」」
本発明の目的は、プリセットキーの個数を増加させるこ
となくプリセットキーによって瞬時に受信周波数の設定
が行なえる局の数を多くすることができるプリセットチ
ューナを提供することである。
となくプリセットキーによって瞬時に受信周波数の設定
が行なえる局の数を多くすることができるプリセットチ
ューナを提供することである。
本発明によるプリセットチューナは、複数の選局指定ス
イッチにそれぞれ対応する記憶位置を切換指令に応答し
て変化させる構成となっている。
イッチにそれぞれ対応する記憶位置を切換指令に応答し
て変化させる構成となっている。
友−Ｍ ｆ？Ｊ
以下、本発明の実施例につき添付図面を参照して詳細に
説明する。
説明する。
第１図において、アンテナ１からのＲＦ（高周波）信号
はフロントエンド２において局発信号と混合されてＩＦ
倍信号変換される。このＩＦ倍信号ＩＦアンプ３によっ
て増幅されたのち検波器４に供給される。検波器４はΔ
Ｍ／ＦＭモードの切換制御用の回路（図示せず）の出力
によってＡＭ検波及びＦＭ検波のうちのいずれか一方を
行なうように構成されている。この検波器４の出力がス
テレオ復調用マトリックス５に供給されて左右両チャン
ネルの音声信号が得られる。
はフロントエンド２において局発信号と混合されてＩＦ
倍信号変換される。このＩＦ倍信号ＩＦアンプ３によっ
て増幅されたのち検波器４に供給される。検波器４はΔ
Ｍ／ＦＭモードの切換制御用の回路（図示せず）の出力
によってＡＭ検波及びＦＭ検波のうちのいずれか一方を
行なうように構成されている。この検波器４の出力がス
テレオ復調用マトリックス５に供給されて左右両チャン
ネルの音声信号が得られる。
フロントエンド２において、局発信号はＦＭモード時に
活性化されるＶＣＯ（電圧制御型発振器）の出力ＦＭＯ
８Ｃと、ＡＭモード時に活性化されるＶＣＯの出力ＡＭ
Ｏ３Ｃとで形成されている。
活性化されるＶＣＯ（電圧制御型発振器）の出力ＦＭＯ
８Ｃと、ＡＭモード時に活性化されるＶＣＯの出力ＡＭ
Ｏ３Ｃとで形成されている。
これら出力ＦＭＯ３Ｃ及びＡＭＯ８ＣはＰＬＬシンセサ
イザ部６に供給されている。ＰＬＬシンセサイザ部６に
おいて、出力ＦＭＯ８Ｃはバッファアンプ７を介してプ
リスケーラ８に供給される。
イザ部６に供給されている。ＰＬＬシンセサイザ部６に
おいて、出力ＦＭＯ８Ｃはバッファアンプ７を介してプ
リスケーラ８に供給される。
プリスケーラ８は、２つの分周比を有し、ＰＳＣ（パル
ススワロ−コントロール）信号によって２つの分周比の
うちのいずれか一方で入力信号を分周する構成となって
いる。このプリスケーラ８によって分周された出力ＦＭ
Ｏ８ＣがＦＭ／ＡＭセレクタ９の１人力となっている。
ススワロ−コントロール）信号によって２つの分周比の
うちのいずれか一方で入力信号を分周する構成となって
いる。このプリスケーラ８によって分周された出力ＦＭ
Ｏ８ＣがＦＭ／ＡＭセレクタ９の１人力となっている。
また、出力ＡＭＯ８Ｃはバッファアンプ１０を介してＦ
Ｍ／ＡＭセレクタ９の他人力となっている。ＦＭ／ＡＭ
セレクタ９は、ＦＭ／ＡＭモード切換制御用の回路の出
力によって２人力のうちの一方を選択的に出力り“るよ
うに構成されている。このＦＭ／ＡＭセレクタ９よりＦ
Ｍモード時にはプリスケーラ８の出力が選択的に導出さ
れてデバイダ１１及びプログラマブルデバイダ１２に供
給される。デバイダ１１は、例えばダウンカウンタを含
む構成となっており、このダウンカウンタの計数値がＯ
１１になったとぎレベルが変化する信号をＰＳＣ信号と
してプリスケーラ８に供給する。これらプリスケーラ８
、デバイダ１１及びプログラマブルデバイダ１２によっ
ていわゆるパルススワロ一方式によるＦ Ｍ ＯＳ Ｃ
の分周がなされる。また、ＡＭモード時にはＦ Ｍ／
Ａ Ｍセレクタ９よりバッファアンプ１０の出力が選択
的に導出されて、いわゆる固定分周方式によるＡＭＯ８
Ｃの分周がなされる。
Ｍ／ＡＭセレクタ９の他人力となっている。ＦＭ／ＡＭ
セレクタ９は、ＦＭ／ＡＭモード切換制御用の回路の出
力によって２人力のうちの一方を選択的に出力り“るよ
うに構成されている。このＦＭ／ＡＭセレクタ９よりＦ
Ｍモード時にはプリスケーラ８の出力が選択的に導出さ
れてデバイダ１１及びプログラマブルデバイダ１２に供
給される。デバイダ１１は、例えばダウンカウンタを含
む構成となっており、このダウンカウンタの計数値がＯ
１１になったとぎレベルが変化する信号をＰＳＣ信号と
してプリスケーラ８に供給する。これらプリスケーラ８
、デバイダ１１及びプログラマブルデバイダ１２によっ
ていわゆるパルススワロ一方式によるＦ Ｍ ＯＳ Ｃ
の分周がなされる。また、ＡＭモード時にはＦ Ｍ／
Ａ Ｍセレクタ９よりバッファアンプ１０の出力が選択
的に導出されて、いわゆる固定分周方式によるＡＭＯ８
Ｃの分周がなされる。
プログラマブルデバイダ１２の出力は位相比較器１３に
おいて基準信号［ｒと位相比較される。基準信号ｆｒは
、水晶振動子によって発振周波数が定まる発振器１４の
出力を分周する分周器１５から出力されている。位相比
較器１３の出力がＬＰＦ（ローパスフィルタ）１６を介
してチューニング電圧としてフロントエンド２における
ＶＣＯの制御入力端子に印加されて受信周波数が設定さ
れる。
おいて基準信号［ｒと位相比較される。基準信号ｆｒは
、水晶振動子によって発振周波数が定まる発振器１４の
出力を分周する分周器１５から出力されている。位相比
較器１３の出力がＬＰＦ（ローパスフィルタ）１６を介
してチューニング電圧としてフロントエンド２における
ＶＣＯの制御入力端子に印加されて受信周波数が設定さ
れる。
一方、ノンロック式スイッチからなり選局指定スイッチ
として作用するプリセットスイッチＳＷ１〜Ｓ Ｗ ｓ
及びロック式スイッチからなる切換指令スイッチＳ Ｗ
ｓの操作キーに＋＝Ｋｓが第２図に示す如き操作パネ
ルに設けられている。これらプリセットスイッチＳ Ｗ
＋〜Ｓ Ｗ ａ及び切換指令スイッチＳ Ｗ ｓの一
端にはコントローラ１７におけるキー人力部１８より所
定電圧が印加されている。操作キーに１〜１り８の択一
的抑圧によってプリセットスイッチＳ Ｗ ＋〜Ｓ Ｗ
ａのうちの対応する１つの他端に信号が発生してキー
人力部１８に供給される。また、切換指令スイッチＳ
Ｗ ９がオンになったときこの切換指令スイッチＳＷ９
の他端に切換指令信号が発生してキー人力部１８に供給
される。キー人力部１８は、プリセットデ−タＳ Ｗ
＋〜Ｓ Ｗ ａから出力された信号を保持すると同時に
エンコードしかつＶ′Ｊ４５４指令スイッチはそのまま
出力する構成となっている。このキー人力部１８の出力
はキーデコード部１９に供給される。
として作用するプリセットスイッチＳＷ１〜Ｓ Ｗ ｓ
及びロック式スイッチからなる切換指令スイッチＳ Ｗ
ｓの操作キーに＋＝Ｋｓが第２図に示す如き操作パネ
ルに設けられている。これらプリセットスイッチＳ Ｗ
＋〜Ｓ Ｗ ａ及び切換指令スイッチＳ Ｗ ｓの一
端にはコントローラ１７におけるキー人力部１８より所
定電圧が印加されている。操作キーに１〜１り８の択一
的抑圧によってプリセットスイッチＳ Ｗ ＋〜Ｓ Ｗ
ａのうちの対応する１つの他端に信号が発生してキー
人力部１８に供給される。また、切換指令スイッチＳ
Ｗ ９がオンになったときこの切換指令スイッチＳＷ９
の他端に切換指令信号が発生してキー人力部１８に供給
される。キー人力部１８は、プリセットデ−タＳ Ｗ
＋〜Ｓ Ｗ ａから出力された信号を保持すると同時に
エンコードしかつＶ′Ｊ４５４指令スイッチはそのまま
出力する構成となっている。このキー人力部１８の出力
はキーデコード部１９に供給される。
キーデコード部１つは、キー人力部１８の出力をデコー
ドしてプリセットスイッチＳＷ１〜Ｓ Ｗ ａのうちの
抑圧操作された１つを示寸チャンネル信号を発生しかつ
供給された切換指令信号はそのまま出力する構成となっ
ている。このキーデコード部１９の出力はチャンネル切
換制御回路２０に供給される。チャンネル切換制御回路
２０は、チャンネル信号と切換指令信号とによってアド
レス信号を形成してメ七り２１に供給しかつチャンネル
信号及び切換指令信号をそのままデータセット回路２２
に供給する構成となっている。このチャンネル切換制御
回路２０より出力されるアドレス信号によってメモリ２
１において１６チレンネルにそれぞれ対応する記憶位置
の指定がなされて予め格納されている周波数情報を含む
プリセットデータが読み出される。メモリ２１より読み
出されたプリセットデータはデータセット回路２２にセ
ットされる。データヒツト回路２２にはチャンネル信号
及び切換指令信号もセットされる。このデータセット回
路２２の出力はデータ出力回路２３に供給される。デー
タ出力回路２３ｊよ、プリセットデータを１ビツトずつ
順次出力すると共にチャンネル信号によって示されたス
イッチＳ Ｗ ＋〜ＳＷ８のうちの１つに対応する表示
器Ｄ１〜Ｄ８のうちの１つが点灯しかつ切換指令信号に
応じて切換スイッチＳ Ｗ ９に対応する表示器Ｄ９が
点灯するように駆動信号を表示部２８に供給する構成と
なっている。
ドしてプリセットスイッチＳＷ１〜Ｓ Ｗ ａのうちの
抑圧操作された１つを示寸チャンネル信号を発生しかつ
供給された切換指令信号はそのまま出力する構成となっ
ている。このキーデコード部１９の出力はチャンネル切
換制御回路２０に供給される。チャンネル切換制御回路
２０は、チャンネル信号と切換指令信号とによってアド
レス信号を形成してメ七り２１に供給しかつチャンネル
信号及び切換指令信号をそのままデータセット回路２２
に供給する構成となっている。このチャンネル切換制御
回路２０より出力されるアドレス信号によってメモリ２
１において１６チレンネルにそれぞれ対応する記憶位置
の指定がなされて予め格納されている周波数情報を含む
プリセットデータが読み出される。メモリ２１より読み
出されたプリセットデータはデータセット回路２２にセ
ットされる。データヒツト回路２２にはチャンネル信号
及び切換指令信号もセットされる。このデータセット回
路２２の出力はデータ出力回路２３に供給される。デー
タ出力回路２３ｊよ、プリセットデータを１ビツトずつ
順次出力すると共にチャンネル信号によって示されたス
イッチＳ Ｗ ＋〜ＳＷ８のうちの１つに対応する表示
器Ｄ１〜Ｄ８のうちの１つが点灯しかつ切換指令信号に
応じて切換スイッチＳ Ｗ ９に対応する表示器Ｄ９が
点灯するように駆動信号を表示部２８に供給する構成と
なっている。
データ出力回路２３より出力されたプリセットデータは
ＰＬＬシンセサイザ部６におけるシフトレジスタ２４及
びパルス発生回路２５に供給される。パルス発生回路２
５は、プリセットデータの各ビットに同期したパルスＰ
１を発生してシフトレジスタ２４のシフトクロックとし
て出力すると共にパルスＰ１がプリセットデータを形成
するとット数と同数発生したときにパルスＰ２を発生ず
る構成となっている。このパルス発生回路２５より出力
されるパルスＰ１によってシフトレジスタ２４にプリセ
ットデータが１ビツトずつ順次保持される。シフトレジ
スタ２４の並列出力はデータラッチ回路２６に供給され
る。データラッチ回路２６にはパルスＰ２がクロックパ
ルスとして供給されている。このパルスＰ２によってデ
ータラッチ回路２６にプリセットデータがラッチされる
。
ＰＬＬシンセサイザ部６におけるシフトレジスタ２４及
びパルス発生回路２５に供給される。パルス発生回路２
５は、プリセットデータの各ビットに同期したパルスＰ
１を発生してシフトレジスタ２４のシフトクロックとし
て出力すると共にパルスＰ１がプリセットデータを形成
するとット数と同数発生したときにパルスＰ２を発生ず
る構成となっている。このパルス発生回路２５より出力
されるパルスＰ１によってシフトレジスタ２４にプリセ
ットデータが１ビツトずつ順次保持される。シフトレジ
スタ２４の並列出力はデータラッチ回路２６に供給され
る。データラッチ回路２６にはパルスＰ２がクロックパ
ルスとして供給されている。このパルスＰ２によってデ
ータラッチ回路２６にプリセットデータがラッチされる
。
このデータラッチ回路２６の出力データによってデバイ
ダ１１及びプログラマブルデバイダ１２の分周比が制御
される。
ダ１１及びプログラマブルデバイダ１２の分周比が制御
される。
尚、コントローラ１７の各部には水晶振動子によって発
振周波数が定まる発振器２７より出力されるクロックが
供給されている。
振周波数が定まる発振器２７より出力されるクロックが
供給されている。
以上の構成において、切換スイッチＳＷＯがオフのとき
プリセットスイッチＳ Ｗ ＋が押圧操作されると第３
図（Ａ）に示す如く表示器Ｄ１のみが点灯し第１ヂヤン
ネルとしてブリヒツトされた局づなわち切Ｉ！２！指令
スイッチＳ Ｗ ９がオフのときプリセットスイッチＳ
Ｗ ＋を押圧操作することによって指定される記憶位
置に予め格納されている周波数情報に対応する局が選局
される。こののち、プリセットスイッチＳ Ｗ ２〜Ｓ
Ｗ ｓを抑圧操作すると第２チＶンネル〜第８チヤン
ネルとしてプリセットされた局の選局をなりことができ
る。ここで、若しプリセットスイッチＳ Ｗ ２〜Ｓ
Ｗ ａを押圧せずに切換指令スイッチＳＷ９を操作して
オン状態にすると、第３図（Ｂ）に示す如く表示器Ｄ９
が点灯しかつ第９チヤンネルとしてプリセットされた局
が選局される。こののら、プリセットスイッチＳ Ｗ
ｚ〜Ｓ Ｗ ａを押圧すると第１０チヤンネル〜第１６
チヤンネルとしてプリセットされた局の選局をなずこと
ができる。
プリセットスイッチＳ Ｗ ＋が押圧操作されると第３
図（Ａ）に示す如く表示器Ｄ１のみが点灯し第１ヂヤン
ネルとしてブリヒツトされた局づなわち切Ｉ！２！指令
スイッチＳ Ｗ ９がオフのときプリセットスイッチＳ
Ｗ ＋を押圧操作することによって指定される記憶位
置に予め格納されている周波数情報に対応する局が選局
される。こののち、プリセットスイッチＳ Ｗ ２〜Ｓ
Ｗ ｓを抑圧操作すると第２チＶンネル〜第８チヤン
ネルとしてプリセットされた局の選局をなりことができ
る。ここで、若しプリセットスイッチＳ Ｗ ２〜Ｓ
Ｗ ａを押圧せずに切換指令スイッチＳＷ９を操作して
オン状態にすると、第３図（Ｂ）に示す如く表示器Ｄ９
が点灯しかつ第９チヤンネルとしてプリセットされた局
が選局される。こののら、プリセットスイッチＳ Ｗ
ｚ〜Ｓ Ｗ ａを押圧すると第１０チヤンネル〜第１６
チヤンネルとしてプリセットされた局の選局をなずこと
ができる。
尚、第１図の装置におけるチャンネル切換制御回路２０
において切換指令信号の発生時及び消滅時の直前すなわ
ち切換指令スイッチＳＷりがオン及びオフになる直＋ｉ
０のチャンネル信号が保持されかつ切換指令スイッチＳ
Ｗ ｓがオン又はオフになったのち再びオフ又はオン
になったとき保持されたチャンネル信号によってアドレ
ス信号が形成されかつ保持され／ｅチャンネル信号がデ
ータセット回路２２に供給されるようにすることが考え
られる。この場合には、第１チヤンネル〜第８チｉ？ン
ネルをＡ群としかつ第９チヤンネル〜第１６チヤンネル
をＢ群と一すれば、Ａ群のうらのいずれかの局が選局さ
れている状態で切換指令スイッチＳＷ９がオンになれば
Ｂ群のうらの最後に選局されていたチ１１ンネルが呼び
出される。逆に、Ｂ群のうちのいずれかの局が選局され
ている状態で切換指令スイッチＳ Ｗ ｓがオフになれ
ばＡ群のうちの最後に選局されていたチャンネルが呼び
出される。
において切換指令信号の発生時及び消滅時の直前すなわ
ち切換指令スイッチＳＷりがオン及びオフになる直＋ｉ
０のチャンネル信号が保持されかつ切換指令スイッチＳ
Ｗ ｓがオン又はオフになったのち再びオフ又はオン
になったとき保持されたチャンネル信号によってアドレ
ス信号が形成されかつ保持され／ｅチャンネル信号がデ
ータセット回路２２に供給されるようにすることが考え
られる。この場合には、第１チヤンネル〜第８チｉ？ン
ネルをＡ群としかつ第９チヤンネル〜第１６チヤンネル
をＢ群と一すれば、Ａ群のうらのいずれかの局が選局さ
れている状態で切換指令スイッチＳＷ９がオンになれば
Ｂ群のうらの最後に選局されていたチ１１ンネルが呼び
出される。逆に、Ｂ群のうちのいずれかの局が選局され
ている状態で切換指令スイッチＳ Ｗ ｓがオフになれ
ばＡ群のうちの最後に選局されていたチャンネルが呼び
出される。
従って、第４図（Ａ＞に示ず如＜ Ａ ｒ＃￥の第１チ
ヤンネルが選局されているときにＢ群の最後に選局され
ていた局が第１２チレンネルであったとＪれば、切換指
令スイッチＳ Ｗ ９がオンどなったとき第４図（Ｂ）
に示す如く第１２チヤンネルが選局されることとなる。
ヤンネルが選局されているときにＢ群の最後に選局され
ていた局が第１２チレンネルであったとＪれば、切換指
令スイッチＳ Ｗ ９がオンどなったとき第４図（Ｂ）
に示す如く第１２チヤンネルが選局されることとなる。
ユ」Ｊと旌藩−
以上詳述した如く本発明による°プリセットチューすは
、複数の選局指定スイッチにそれぞれ対応する記憶装置
を切換指令に応答して変化させる構成となっているので
、切換指令発生用の切換指令スイッチを１個だ（プ設け
ることによりＮ個の選局指定スイッチで２Ｎ個の選局指
定スイッチがある場合と同等の動作が得られることとな
る。従って、本発明によれば選局指令スイッチ及び表示
器の個数を半分にすることができ、製造コストの低減を
図ると共に部品レイアウトを容易にすることができるこ
ととなる。また、切換指令スイッチの操作のみによって
選局中のチャンネル以外の他のチャンネルの呼び出しを
行なうことができるという従来の装置にはない機能を追
加することができ、操作性の向上を図ることができるこ
ととなる。
、複数の選局指定スイッチにそれぞれ対応する記憶装置
を切換指令に応答して変化させる構成となっているので
、切換指令発生用の切換指令スイッチを１個だ（プ設け
ることによりＮ個の選局指定スイッチで２Ｎ個の選局指
定スイッチがある場合と同等の動作が得られることとな
る。従って、本発明によれば選局指令スイッチ及び表示
器の個数を半分にすることができ、製造コストの低減を
図ると共に部品レイアウトを容易にすることができるこ
ととなる。また、切換指令スイッチの操作のみによって
選局中のチャンネル以外の他のチャンネルの呼び出しを
行なうことができるという従来の装置にはない機能を追
加することができ、操作性の向上を図ることができるこ
ととなる。
第１図は、本発明の一実施例を示すブロック図、第２図
は、第１図の装置の操作パネルの正面図、第３図は、第
１図の装置における表示器の点灯状態を示す図、第４図
は、本発明の他の実施例における表示器の点灯状態を示
す図である。 主要部分の符号の説明 ６・・・・・・ＰＬＬシンセサイザ部 １８・・・・・・キー人力部 １９・・・・・・キーデコード部 ２０・・・・・・チャンネル切換制御回路２１・・・・
・・メモリ
は、第１図の装置の操作パネルの正面図、第３図は、第
１図の装置における表示器の点灯状態を示す図、第４図
は、本発明の他の実施例における表示器の点灯状態を示
す図である。 主要部分の符号の説明 ６・・・・・・ＰＬＬシンセサイザ部 １８・・・・・・キー人力部 １９・・・・・・キーデコード部 ２０・・・・・・チャンネル切換制御回路２１・・・・
・・メモリ
Claims (3)
- （１）複数の選局指定スイッチの択一的操作により記憶
手段において前記複数の選局指定スイッチにそれぞれ対
応する記憶位置に予め格納されている周波数情報を導出
して選局をなすようにしたプリセットチューナであって
、切換指令に応答して前記複数の選局指定スイッチにそ
れぞれ対応する記憶位置が変化するように前記記憶手段
の記憶位置の指定制御を行なう制御手段を備えたことを
特徴とするプリセットチューナ。 - （２）前記切換指令の発生時において前記制御手段は、
前記切換指令の発生直前に操作された選局指定スイッチ
に対応する記憶位置を指定することを特徴とする特許請
求の範囲第１項記載のプリセットチューナ。 - （３）前記切換指令の発生時において前記制御手段は、
前回発生した切換指令の発生直前に操作された選局指定
スイッチに対応する記憶位置を指定することを特徴とす
る特許請求の範囲第１項記載のプリセットチューナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18150384A JPS6159907A (ja) | 1984-08-30 | 1984-08-30 | プリセツトチユ−ナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18150384A JPS6159907A (ja) | 1984-08-30 | 1984-08-30 | プリセツトチユ−ナ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6159907A true JPS6159907A (ja) | 1986-03-27 |
Family
ID=16101895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18150384A Pending JPS6159907A (ja) | 1984-08-30 | 1984-08-30 | プリセツトチユ−ナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6159907A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204811A (ja) * | 1987-02-19 | 1988-08-24 | Sanyo Electric Co Ltd | シンセサイザ−受信機 |
| US5203028A (en) * | 1989-10-05 | 1993-04-13 | Hitachi Denshi Kabushiki Kaisha | Automatic adjustment radio apparatus |
-
1984
- 1984-08-30 JP JP18150384A patent/JPS6159907A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204811A (ja) * | 1987-02-19 | 1988-08-24 | Sanyo Electric Co Ltd | シンセサイザ−受信機 |
| US5203028A (en) * | 1989-10-05 | 1993-04-13 | Hitachi Denshi Kabushiki Kaisha | Automatic adjustment radio apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0521712B1 (en) | Frequency selection method for a radio receiver | |
| JPS625492B2 (ja) | ||
| JPS6159907A (ja) | プリセツトチユ−ナ | |
| EP0032878A2 (en) | Radio receiver | |
| JPH09186587A (ja) | Ｐｌｌ回路 | |
| US7020230B2 (en) | Frequency synthesizer for dual mode receiver | |
| KR19980024953A (ko) | 이중 수퍼헤테로다인형 수신 회로 | |
| JP2515016Y2 (ja) | Ｐｌｌシンセサイザ方式のラジオ受信機 | |
| JP3072667B2 (ja) | スーパーヘテロダイン受信機 | |
| JPS62196915A (ja) | 車載用テレビジヨン選局装置 | |
| JP3251835B2 (ja) | チューナ用半導体装置 | |
| JPS5838666Y2 (ja) | シンセサイザ方式選局装置 | |
| NL193351C (nl) | Afstemketen. | |
| JPH0314842Y2 (ja) | ||
| JP2703056B2 (ja) | ダブルファンクションスイッチ | |
| JP2000165277A (ja) | 局部発振回路 | |
| JPS6126732B2 (ja) | ||
| JPS5828931B2 (ja) | センキヨクソウサモ−ドキリカエソウチ | |
| JPS6141171B2 (ja) | ||
| JPH1168555A (ja) | クロック分周切替回路 | |
| JP3109536B2 (ja) | ラジオ受信機 | |
| JP3153187B2 (ja) | 時分割多元接続無線通信用無線制御タイミング発生装置 | |
| JP2790121B2 (ja) | 受信機 | |
| JP2542930B2 (ja) | 電圧シンセサイザ方式の受信装置 | |
| JPS6322493B2 (ja) |