JPS6322493B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は例えばシンセサイザ方式のチユーナ等
を用いて好適な選局用PLL回路（位相ロツクル
ープ）回路に関する。

慣用のPLL回路は電圧制御型発振器（以下
VCOと云う）の出力信号と基準信号を位相比較
し、その位相比較誤差信号を低域波器を通して
VCOに供給し、誤差信号に応じてその発振周波
数を制御し、VCOから一定の発振周波数を得る
ようにしている。

ところでこのようなPLL回路で使用される位
相比較用の基準比較周波数は扱う周波数すなわち
発振周波数の間隔に応じて種々の値に設定可能で
あるが、この基準比較周波数が余り低いと、
PLLの交流動作特性を決定する低域波器が交
流分を充分に落とすことができず、この結果発振
周波数が変動して斯るPLL回路を利用する電子
機器の特性をも劣化させる原因となつている。

例えばシンセサイザチユーナを塔載した受信機
の場合、MW帯はそのチヤンネルプランが9kHz
又は10kHzとなつている為問題ないが、SW帯は
そのチヤンネルプランが公称5kHzとされている
も実際には受信周波数の末尾が０，５以外の局が
存在する。従つてこのような局も受信するために
は位相比較用の基準比較周波数は1kHzとする必
要がある。しかし基準比較周波数を1kHzと低く
すると、上述の如く低域波器で交流分が落ち切
れず受信機のＳ／Ｎ比や安定度等を劣化させるこ
とになる。

第１図は従来のPLL回路を用いたシンセサイ
ザ受信機の一例を示すものである。第１図におい
て、アンテナ回路１で捕えられた放送電波は高周
波回路２で増幅されて混合回路３に供給され、こ
こで局部発振回路４からの局部発振信号との混合
により例えば450kHzの中間周波信号に周波数変
換される。そしてこの中間周波信号は中間周波増
幅回路５で増幅された後検波回路６に供給され、
こゝで検波されて可聴周波信号が取り出され、更
にこの可聴周波信号は低周波増幅回路７で増幅さ
れてスピーカ８より放音される。

そしてこの受信機の選局動作は次のように行わ
れる。所望の受信局に対応して選局ボタン（図示
せず）を押すと、制御回路９の指令により予めメ
モリ（図示せず）に記憶されている周波数情報が
例えば分周比情報としてBCDコードでシフトレ
ジスタ１０に取り入れられ、このシフトレジスタ
１０の出力信号はラツチ回路１１を介してプログ
ラマブルデバイダ１２に供給され、制御回路９か
らのコード転送終了を示すパルスによつてラツチ
回路１１にラツチがかけられ、プログラマブルデ
バイダ１２に所望の受信局に対応した分周比Ｎ
（Ｎは正の整数）が設定される。

プログラマブルデバイダ１２は選局発振回路４
より図示せずもバツフア、プリスケーラを介して
供給される局部発振信号を分周比Ｎに対応した値
だけカウントダウンすると出力信号を発生して位
相比較回路１３に供給する。位相比較回路１３は
プログラマブルデバイダ１２からの出力信号と、
基準発振回路１４の発振周波数を分周器１５で所
定の分周比Ｍ（Ｍは正の整数）をもつて分周した
周波数（基準比較周波数）の信号とを位相比較す
る。そして位相比較回路１３からの位相比較誤差
信号を低域波器１６で交流分を除去されて局部
発振回路４の可変容量素子１ａに供給されると共
にアンテナ回路１の可変容量素子１ａに供給さ
れ、もつて局部発振回路４より混合回路３に供給
される局部発振信号が誤差分だけ補正されると共
にアンテナ回路１が受信周波数に同調され、所望
の受信局の放送が受信可能となる。

そして例えばチヤンネルプランが1kHzとされ
たSW帯を受信する場合は通常局部発振回路４で
発生される局部発振周波数とプログラマブルデバ
イダ１２の分周比Ｎは同じであり、したがつて位
相比較位相比較１３で位相比較するための基準比
較周波数すなわち分周器１５の出力側に必要な周
波数は1kHzである。この1kHzの周波数に基づく
位相比較誤差信号が位相比較回路１３より低域
波器１６へ供給されると、この低域波器１６で
充分に交流分が落ち切らずにアンテナ回路１の可
変容量素子１ａ及び局部発振回路４の可変容量素
子４ａに供給されることになるので、局部発振回
路４においてはその局部発振信号が変動し、Ｓ／
Ｎ比を劣化させる原因となる。また受信機の安定
度も劣化することになる。

本発明は斯る点に鑑みてなされたもので、
PLL系の分周比が特定値のときは基準比較周波
数を上げる方向に分周比を切換えてPLL系の低
域波器の出力信号に含まれる交流分を除去する
ようにした選局用PLL回路を提供するものであ
る。

以下本発明の一実施例を第２図及び第３図に基
づいて詳しく説明する。

第２図は本実施例の構成を示すもので、第２図
において第１図と対応する部分には同一符号を付
し、その詳細説明は省略する。

本実施例ではシフトレジスタ１０と別個にシフ
トレジスタ２１を設けると共にシフトレジスタ１
０に記憶される分周比情報の末尾を検出する最下
位桁検出回路２２を設け、シフトレジスタ１０に
記憶される分周比情報の最下位桁が特定値のとき
は検出回路２２の出力信号により割算器２３を付
勢してシフトレジスタ１０の分周比情報を所定の
除数Ｄ（Ｄは正の整数）で割算してシフトレジス
タ２１に記憶させる。

またシフトレジスタ１０とラツチ回路１１の間
にスイツチ回路２４を設けて、検出回路２２の出
力信号に応じてラツチ回路１１に入力されるシフ
トレジスタ１０及び２１の出力信号を切換える。
つまりシフトレジスタ１０に記憶される分周比情
報の最下位桁が通常の値例えば上記除数Ｄで割り
切れない値のときはスイツチ回路２４の可動端子
ｃを固定端子ａ側に接続してシフトレジスタ１０
の出力信号をそのまゝラツチ回路１１へ通すも、
シフトレジスタ１０に記憶される分周比情報の最
下位桁が特定値例えば上記除数Ｄで割り切れる値
のときは検出回路２２の出力信号によりスイツチ
回路２４の可動端子ｃを固定端子ｂ側に切換えて
レジスタ２１の出力信号すなわちシフトレジスタ
１０に記憶される分周比情報を割算器２３で所定
の除数Ｄで割算したものをラツチ回路１１へ通す
ようにする。

また位相比較回路１３と分周器１５Ａの間にス
イツチ回路２５を設け、検出回路２２の出力信号
に応じて分周器１５Ａの互いに異なる分周比Ｍと
Ｍ／Ｄに基づく情報を選択的に切換える。つまり
シフトレジスタ１０に記憶される分周比情報の最
下位桁が通常の値のときはスイツチ回路２５の可
動端子ｃを固定端子ａ側に接続して分周器１５Ａ
により分周比Ｍで１／Ｍに分周された情報すなわ
ち通常の基準比較周波数を位相比較回路１３へ供
給するも、シフトレジスタ１０に記憶される分周
比情報の最下位桁が特定値のときは検出回路２２
の出力信号によりスイツチ回路２４の可動端子ｃ
を固定端子ｂ側に切換えて分周器１５Ａにより分
周比Ｍ／Ｄで１／Ｍ／Ｄに分周された情報すなげち 通常の基準比較周波数より上述の割算器２３の除
数Ｄに等しい値だけ逓倍された特定の基準比較周
波数を位相比較回路１３へ供給する。したがつて
分周器１５Ａは基準発振回路１４の発振周波数を
分周比Ｍ又はＭ／Ｄでもつて分周するように予め
設定されており、それらの分周情報がスイツチ２
５により選択的に取り出される。そして分周器１
５Ａにおける通常モードと特定モードの分周比の
関係は後者が前者より割算器２３の除数Ｄに等し
い値の倍数だけ小さくなるすなわち基準比較周波
数がその倍数だけ高くなるようＭ：Ｍ／Ｄの関係
に設定される。

その他の構成は第１図と同様である。

次に本実施例の動作を、例えばSW帯の31ｍバ
ンド（9500〜9775kHz）を受信する場合を例にと
り第３図を参照しながら説明する。

いま例えば第３図に示すように31ｍバンド内の
9500〜9511kHzを例示的に考える中間周波数を
450kHzとするとこれらの受信周波数9500〜9511k
Hzに対応する局部発振周波数は9950〜9961kHzで
ある。そして第１図の如き従来回路の場合これら
の局部発振周波数に対応した分周比N9950〜9961
がそのまゝシフトレジスタ１０よりラツチ回路１
１を介してプログラマブルデバイダ１２へ設定さ
れ受信周波数の全域にわたつて基準比較周波数が
1kHzとされて位相比較されたわけであるが、本
発明ではシフトレジスタ１０に記憶される分周比
情報の最下位桁を検出回路２２で検出し、その最
下位桁が特定値例えば０，５と５の倍数のときは
その分周比を割算器２３において５で割算し、そ
の結果をシフトレジスタ２１及びラツチ回路１１
を介してプログラマブルデバイダ１２へ設定す
る。

そこで第３図に示す受信周波数の場合、9501〜
9504kHz、9506〜9509kHz及び9511kHzのときは、
これらの周波数に対応した分周比Ｎすなわち9951
〜9954、9956〜9959及び9961が制御回路９の指令
によりシフトレジスタ１０に順次取り込まれる
も、これらの分周比Ｎの最下位桁はいずれも５の
倍数でないのでスイツチ回路２４及び２５の可動
端子ｃは固定端子ａに接続されたまゝである。従
つてシフトレジスタ１０の内容がそのまゝラツチ
回路１１を介してプログラマブルデバイダ１２に
設定され、局部発振回路４からの対応する局部発
振周波数すなわち9951〜9954kHz、9956〜9959k
Hz及び9961kHzが夫々対応する分周比Ｎで１／Ｎ
に分周されて位相比較回路１３に供給されると共
に基準発振回路１４の発振周波数が分周器１５Ａ
で１／Ｍに分周されて1kHzの基準比較周波数と
して位相比較回路１３に供給されきゝで位相比較
される。そして位相比較回路１３の出力側に得ら
れる比較誤差信号が低域波器１６を通してアン
テナ回路１の可変容量素子１ａ及び局部発振回路
４の可変容量素子４ａに夫々供給され、所望の受
信周波数が順次受信可能となる。

一方受信周波数が9500kHz、9505kHz及び9510k
Hzのときは、これらの周波数に対応した分周比Ｎ
すなわち9950、9955及び9960が制御回路９の指令
によりシフトレジスタ１０に順次取り込まれ、こ
れらの分周比Ｎの最下位桁はいずれも５の倍数で
あるので、これを検出回路２２で検出してその出
力信号によりスイツチ回路２４及び２５の可動端
子ｃを固定端子ａに切換えると共に割算器２３を
付勢してその除数Ｄ、こゝでは５でシフトレジス
タ１０の内容を割算してシフトレジスタ２１に順
次取り込む。従つてシフトレジスタ２１には対応
する分周比すなわち1990、1991及び1992が夫々取
り込まれ、このシフトレジスタ２１の内容がラツ
チ回路１１を介してプログラマブルデバイダ１２
に設定される。そして局部発振回路４からの対応
する局部発振周波数すなわち9950kHz、9955kHz
及び9960kHzが夫々対応する分周比Ｎで１／Ｎに
分周されて位相比較回路１３に供給されると共に
基準発振回路１４の発振周波数が分周器１５Ａで
分周比Ｍ／ＤでＤ／Ｍすなわちこゝでは５／Ｍに
分周されて5kHzの基準比較周波数として位相比
較回路１３に供給され、こゝで位相比較されてそ
の比較誤差信号が同様に低域波器１６を通して
可変容量素子１ａ及び４ａに夫々供給され、所望
の受信周波数が順次受信可能となる。

そして基準比較周波数が5kHzのときは1kHzの
ときよりも低域波器１６で交流分が充分に除去
されるので局部発振信号が変動される等の悪影響
を受けることがない。従つて全ての局を受信可能
とするも、実際には放送電波の約８割以上を占め
る受信周波数（又は分周比）の最下位桁が０，５
の放送局からの放送を高Ｓ／Ｎ比、高安定度で受
信可能となる。

上述の如く本発明によれば、PLL系の分周比
が特定値のときは基準比較周波数を上げる方向に
分周比を切換えてPLL系の低域波器の出力信
号に含まれる交流分を除去するようにしたので、
VCOの発振信号の変動を防止でき、もつて斯る
PLL回路をシンセサイザ方式のチユーナ等に用
いた場合にチヤンネルプランを満足しながらＳ／
Ｎ比や安定度等諸特性を向上することができ、極
めて有用である。

なお上述の実施例では分周比の最下位桁が５の
倍数の場合について説明したが、これに限定され
ることなく、低域波器１６で充分に交流分が除
去できればチヤンネルプランに応じて任意の値に
設定してよい。

また、上述の実施例において分周器１５Ａは入
力側を切換えるようにしてもよい。そのときはス
イツチ回路２５は分周器１５Ａと基準発振回路１
４の間に設け、その可動端子ｃを基準発振回路１
４の出力側、固定端子ａ、ｂを分周器１５Ａの入
力側に夫々接続するようにする。

或いは分周器１５Ａの代りに第１図で用いた分
周器１５の如く単一の分周比を有する分周器を設
け、この分周器の出力側にスイツチ回路２５の可
動端子ｃを接続し、その固定端子ａを直接、固定
端子ｂを逓倍器を介して夫々位相比較回路１３の
入力側に接続するようにしてもよい。

また上述の実施例では本発明をSW帯の受信機
に適用した場合を例にとり説明したが、これに限
定されることなくその他の放送バンド例えばFM
受信機の場合も同様に適用できる。

【図面の簡単な説明】

第１図は従来回路の一例を示す構成図、第２図
は本発明をシンセサイザ受信機に適用した場合の
一実施例を示す構成図、第３図は第２図の動作説
明に供するための図である。 ４は局部発振回路、１０，２１はシフトレジス
タ、１１はラツチ回路、１２はプログラマブルデ
バイダ、１３は位相比較回路、１４は基準発振回
路、１５Ａは分周器、１６は低域波器、２２は
最下位桁検出回路、２３は割算器、２４，２５は
スイツチ回路である。

Claims (1)

【特許請求の範囲】
1. １ 第１及び第２の発振回路と、該第１の発振回
   路から出力される発振周波数を分周するための第
   １の分周回路と、上記第２の発振回路から出力さ
   れる発振周波数を分周するための第２の分周回路
   と、上記第１の分周回路及び第２の分周回路から
   出力される夫々の信号の位相を比較しその位相比
   較結果に基いて上記第１の発振回路の発振周波数
   を変更するための信号を形成する位相比較回路
   と、上記第１の分周回路に設定される分周比と上
   記第２の分周回路に設定される分周比を受信放送
   波の周波数に関連して変更するための分周比変更
   手段とを備える選局用PLL回路。