KR19990063935A - 라디오 수신기용 위상 지시형 제어 회로를 가진 혼합 발진기 - Google Patents

라디오 수신기용 위상 지시형 제어 회로를 가진 혼합 발진기 Download PDF

Info

Publication number
KR19990063935A
KR19990063935A KR1019980702408A KR19980702408A KR19990063935A KR 19990063935 A KR19990063935 A KR 19990063935A KR 1019980702408 A KR1019980702408 A KR 1019980702408A KR 19980702408 A KR19980702408 A KR 19980702408A KR 19990063935 A KR19990063935 A KR 19990063935A
Authority
KR
South Korea
Prior art keywords
oscillator
integrator
frequency
circuit
mixed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
KR1019980702408A
Other languages
English (en)
Inventor
데트레프 니엔후이스
Original Assignee
클라우스 포스, 게오르그 뮐러
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라우스 포스, 게오르그 뮐러, 로베르트 보쉬 게엠베하 filed Critical 클라우스 포스, 게오르그 뮐러
Publication of KR19990063935A publication Critical patent/KR19990063935A/ko
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0058—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor provided with channel identification means
    • H03J1/0066—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor provided with channel identification means with means for analysing the received signal strength
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
    • H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

본 발명은 라디오 수신기를 위한 위상 지시형 제어 회로를 가진 혼합 발진기에 관한 것으로서, D/A변환기의 다음에 설치된, 제어 회로내 디지털 루프 필터는 위상 판별기로부터의 디지털 출력 신호를 위한 적분기를 포함한다.
또한 미리 프로그램된 주파수 도약을 위하여, 적분기의 내용은 프로세서 제어하에서 변화된다. 선택적 시험 주파수의 선택적 통전을 위해, 디지털 루프 필터는 원하는 바에 따라 통전될 수 있는 두개의 적분기를 포함한다.

Description

라디오 수신기용 위상 지시형 제어 회로를 가진 혼합 발진기
청취자가 수신 주파수를 변화시키려 하면, 특히 PLL의 아날로그 루프 필터에 있는 콘덴서가 전하 이동되어야 한다. 이 전하가 이동하기 위해서는 시간이 필요하기 때문에, 특히 다른 선택적 주파수를 시험적으로 삽입할 때에 라디오 수신기를 새로 동조시키는 것은 느려질 수 있다.
단축된 시험 시간을 가진 혼합 발진기가 종전의 특허출원서 제 EM 1237/94 호에 기재되어 있다.
본 발명은 라디오 수신기에 사용되는 혼합 발진기에 관한 것으로서, 많은 라디오 수신기에서는 혼합 발진기(combining oscillator)로서 아날로그 루프 필터(analog loop filter)를 포함하는 위상 지시형 제어 회로(PLL)를 갖춘 발진 회로가 사용된다.
도 1은 디지털 루프 필터를 포함하고 있는 위상 지시형 제어 회로에 의해 제어되는 혼합 발진기를 갖춘 라디오 수신기의 블록선도.
도 2는 혼합 발진기의 제어 회로 내에 있는 스위칭 가능한 두 개의 디지털 루프 필터를 갖춘 라디오 수신기의 블록선도.
도 3은 실제 주파수를 설정치 주파수에 반복적으로 접근시키기 위한 추가 회로를 갖춘 제어 회로의 블록선도.
도 4는 역 VCO-특성선의 다항식 계산을 위한 추가 회로를 갖춘 제어 회로의 블록선도.
도 5는 MPX 신호중의 등전압 부분을 평가하기 위한 제어 회로의 블록선도.
청구항 제 1 항의 특징부에 표시된 특징에 의해 종래 기술로부터 구별되는 본 발명에 의한 혼합 발진기 회로는 새 주파수로 전환시 그 전환 시간이 더욱 단축되는 것을 보장한다.
주파수 도약이 아주 큰 경우 청구항 제 2 항 및 제 3 항의 특징은 짧은 전환시간을 지원해주며, 한편 청구항 제 4 항의 특징은 단시간내에 이 시험 주파수에서 저 시험 주파수로 이리 저리 바꾸어 전환되어야 하는 혼합 발진기 회로에 이용될 수 있다. 청구항 제 5 항은 저 분해 디지털 출력치를 가진 위상 판별기를 위한 본 발명의 실시예를 표시한다. 청구항 제 6 항 및 제 7 항에는 발진기 특성선의 비직선성을 보정하기 위한 여러 수단들이 표시된다.
청구항 제 8 항 및 제 9 항은 수신기 동조를 위해 MPX 신호에 있는 등전압 부분이 이용되는 본 발명의 실시예를 표시한다.
도면에 표시된 블록선도에 따라 본 발명을 상세히 설명한다.
도 1에는 라디오 수신기의 기본적 회로 블록 외에 위상 지시형 제어 회로를 가진 혼합 발진기의 구성요소를 상세히 표시한다.
안테나(1)를 통하여 원하는 프로그램의 반송 주파수를 발견할 수 있는 주파수 범위를 받는다. 이 반송 주파수는 혼합단(2)에 의해 수신 스펙트럼으로부터 여과 분리되고 중간 주파수로 변환된다. 혼합단(2)에는 ZF단이 연결되는데, 그 출구는 FM 복조기(4)에 연결되고 그 복조기에는 반송 주파수를 변조하는 MPX 신호가 결합될 수 있다.
MPX 신호에는 주지하는 바와 같이 라디오 수신기가 반송 주파수에 완전히 동조하기까지 등전압 성분이 존재한다. 그러나 이 등전압 성분은 소량이기 때문에 아날로그 동조 회로에서 요구되는 부품 허용 공차 때문에 평가될 수 없다.
MPX 신호로부터 NF단(5)에서는 음성 신호가 복구되어 확성기(6)를 통해 청취자에게 제공된다. 그 외에 MPX 신호는 수신시 RDS 방송국으로부터의 라디오 데이터 신호를 포함하고 이것은 57 kHz 부반송파로 변조된 것이고 RDS 해독기(25)에서 평가된다.
라디오 수신기는 혼합 발진기(7)를 통하여 원하는 프로그램의 반송 주파수에 동조된다. 이를 위해 안테나(1)의 신호외에 혼합 발진기(7)의 주파수가 혼합단(2)내에 공급된다. 혼합 주파수는 일반적으로 발견된 반송 주파수를 넘는 중간 주파수(ZF)값 정도이다. 혼합 발진기는, 예를 들어 진동석영과 가변 용량 다이오드의 일련의 회로로 구성되고 그 전압 공급이 제어될 수 있는 전압 제어 발진기(간단히 VCO로도 호칭됨)로 구성된다.
VCO(7)를 위한 위상 지시형 제어 루프는, 위상 판별기(8), 루프 필터(9), 기준 발진기(10) 및 제어 가능한 분할기(11)를 포함하고, 위상 판별기(8)의 입구는 VCO의 출구와 연결된다.
분할기(11)에서는 조절된 분할비에 의해 혼합 주파수의 설정치가 미리 주어지고, 이로 인하여 그 실제치가 설정치, 즉 원하는 프로그램의 반송 주파수와 일치할 때에만 아래로 분할된 혼합 주파수가 기준 발진기(10)의 기준 주파수에 상당하게된다. 여러 수신대역(UKW, KW, MW, LW)에서 이 기준 주파수의 상이한 값들을 조절하는 것에 관해서는 여기서는 더 상세히 들어갈 필요가 없다.
각각의 혼합 주파수에 할당된 분할비들은 분할기(11)를 제어하는 마이크로 프로세서(12)의 기억장치 내에 수용된다. UKW 대역의 반송 주파수를 수신할 때는 분할비는 일반적으로 수천 정도이다.
위상 판별기(8)에서는 아래로 조절된 혼합 주파수가 주파수 및 위상 위치에 따라 기준 발진기(10)의 주파수와 비교된다. 비교시 위상 판별기(8)의 출구에서는 두 발진기(7, 10)의 진동 주파수와 위상이 동일하게 될 때까지 VCO(7)를 고쳐 조절하는 제어 전압이 발생된다.
위상 판별기(8)의 후단에 설치된 루프 필터(9)는 제어 전압에서 자주 청취되는 스펙트럼 부분을 제어한다.
수신기가 어떤 새로운 프로그램의 수신으로 조절되어야 할 때에는, 방송국 키에 의해 마이크로 프로세서(12)내에 해당 프로그램 과정이 방출되게 할 수 있다. 이 제어프로그램에 의하여, 특히 분할기(11)에서 분할비가 변하게 된다. 분할기(11)가 새로 조정되면 위상 판별기(8)는 그의 디지털 출력신호와 A/D변환기(14)에서 디지털화한 출력신호가 변하는 것으로 반작용한다. 출력신호의 새로운 수치는 디지털 루프 필터(9)내의 적분기(15)내에 기억된다. D/A변환기(16)내에서 새로운 적분내용은 VCO(7)를 위한 변경된 제어 전압으로 변환되고 VCO는 이제 대응하는 변경된 혼합 주파수를 내보낸다. 이러한 조절과정은 혼합 주파수가 새 프로그램의 수신을 위해 필요한 값을 가질 때에 종료한다.
조절 과정은 새로이 적분기(15)와 A/D변환기(16)로 구성된 PLL내의 디지털 루프 필터(9)에 의해 아날로그 루프 필터를 사용할 때 보다 훨씬 짧은 시간을 요하는데, 그 이유는 여기서 주파수의 각각의 새 조정에 요구되는, 대응 네트워크내 콘덴서의 부하 이동 시간이 생략되기 때문이다. 이제는 디지털 회로의 키잉시간이 결정적인 것이 된다.
디지털 루프 필터를 사용하는 경우 혼합 발진기를 미리 프로그램된 새로운 주파수에 조정하는 시간은, 위상 판별기(8)의 디지털 출력 수치 외에 추가의 수치가 추가적으로 공급될 수 있는 입구를 루프 필터(8)가 마음대로 처리할 수 있을 때에, 더욱 단축될 수 있다. 이 추가 수치의 공급을 위해서 도 1에 있어 적분기에는, 예를 들면 마이크로 프로세서(12)와 연결된 추가의 입구가 배치될 수 있다.
추가의 수치는 다음의 목적에 이용된다. 새로 조정하려는 주파수가 정해지면 주파수 분할기(11)에서 조정하려는 분할비 뿐만 아니라 VCO를 위한 필요한 제어 전압의 크기도 알려진다. 이 제어 전압은 새 루프 필터(9)에 있는 D/A변환기(16)의 출구에 나타나고 그 전단에 설치된 적분기(15)의 내용에 의해 결정된다. 또한 필요한 제어 전압과 함께 적분기를 위한 할당된 수치도 알려져 있다.
마이크로 프로세서(12)를 통한 분할비의 새로운 조정과 동시에 상기 마이크로 프로세서에 의하여, 새 제어 전압의 크기에 상응하는 수치가 상기한 입구를 통하여 적분기(15)내에 공급된다. 그리하여 VCO(7)는 신속히 새 혼합 주파수로 조정된다.
수치적 예에서 적분기(15)에 수치를 추가적으로 공급하는 것을 설명한다. UKW 대역의 하한을 나타내는 87.5 MHz(+ZF)의 주파수에, VCO(7)의 입구에서의 제어 전압 1.8V가 할당된다면, 한편으로 UKW 대역의 상한인 108 MHz(+ZF)의 주파수는 6.3V의 전압을 필요로 할 것이다. 디지털 루프 필터(8)의 출구에서 D/A변환기(16)가, 예를 들어 폭이 10 비트이면, (6.3V - 1.8V) = 4.5V의 요구되는 전압범위는 1024개의 상이한 수치로 분할된다. 각 수치에는 상이한 혼합 주파수가 대응된다. 혼합 주파수가, 예를 들어 UKW 대역의 상단으로부터 하단으로 도약하면, 이 도약을 위해서는 마이크로 프로세서에 의해 분할기(11)에 있어 대응적으로 분할비가 변경되는 것 외에 적분기(15)의 방출도 또한 1024로부터 0으로 수반된다.
그리하여 미리 프로그램된 방송국의 자동 신조정은 충전 가능한 디지털 루프 필터의 도움으로 여태까지는 결코 달성되지 못했던 짧은 시간에 행해질 수 있다.
그것에 따라 위상 판별기(8)는 그의 두 입력진동(주파수) 사이의 잔류편차에 상당하는 출력 신호만을 공급한다. 이 잔류편차는, 순간 혼합 주파수의 설정 주파수와의 존재하는 위상차에 의해 결정될 수 있다. 그러면 높은 분할비로 인해 올바른 주파수 위치의 경우에는 아래로 분할된 혼합 주파수의 기준 주파수와의 주파수편차가 자동으로 혼합 주파수내의 체류 위상차에 상당하게 된다. 온도 변동도 또한 잔류편차를 일으킨다.
디지털 루프 필터는 콘덴서를 포함하지 않기 때문에, VCO의 제어 전압에 대해 일단 도달된 값은 누설 전류에 의존하는 콘덴서 방전으로 인해서도 그다지 변할수 없다. 그래서 디지털 루프 필터를 사용할 때에는 재조정 과정도 생략될 수 있다.
디지털 루프 필터는 어떤 선택적 주파수가 조정된 수신 주파수로 시험적으로 조정되게 할 때, 특히 유리하게 사용될 수 있다. 그런 선택적 주파수는 알려진 바와 같이 라디오 데이터 신호에 의해 수신기내로 송신된다. 이들 시험들은 공지되어 있다.
그런 시험을 위해서는, 위상 지시형 제어 회로가 도 2에 도시된 것처럼 선택적으로 마이크로 프로세서(12)에 의해 동시적으로 제어된 스위치(17, 18)를 통해 교대로 루프 필터 작동 회로들 내에 통전될 수 있는 두 적분기(15, 15a)를 처리한다. 스위칭 전에, 제 2 적분기(15a)는 마이크로 프로세서(12)에 의해 선택적 주파수에 해당하는 수치에 미리 장전된다. 스위칭 자체의 경우에는 단지 분할기(11)에서의 분할비만이 변한다. 필요한 수치의 탐색은 RDS 해독기(25)에 의해 공급된 조정된 방송국의 선택적 주파수에 대한 표시 및 분할기(11)의 분할비에 추가하여 선택적 주파수에 할당된 마이크로 프로세서(12) 내에 기억된 수치로부터 행해진다.
스위칭 후에 시험으로, 선택적 주파수의 경우 방송국이 그 전에 조정된 방송국보다 더 불량한 수신치를 갖는 것이 판명되면, 스위치(17, 18)는 재차 전환된다. 이때 제 1 적분기(15)에서는, VCO(7)가 이미 위상을 바르게 반송 주파수에 동조한, 앞의 내용이 다시 이용될 수 있다. 따라서 주파수 재도약의 경우, 선택적 주파수로의 일방 스위칭의 경우 올바른 혼합 주파수를 만드는데 필요한 시간 수요가 더욱 생략된다.
저 디지털로 분할된 출력 신호를 갖도록, 예를 들면 1비트 또는 2비트 데이터 단어를 갖도록 위상 판별기를 사용하는 경우에는, 도 3에 표시된 것과 같이 혼합 주파수를 설정 주파수에 반복 접근시키기 위한 회로(19)가 위상 판별기(8)의 출구와 적분기(15)의 입구 사이에 삽입될 수 있다. 이 회로(19)는 이것이 주파수 변화에 따라 처음에는 큰 수치를 발생하여 적분기(15)내에 공급하고, 그 후에는 예를들면 그 절반 크기의 수치를 발생하고, 경우에 따라서는 기호(+, -)를 바꾸어가며 계속하도록 설계된다. 감소하는 크기의 이들 수치는 박자식으로 적분기(15)내에 기존의 적분기 내용에 가산되거나 또는 감산되고 D/A변환기를 통해 반복적으로 수신기의 새로운 동조를 위해, VCO(7)를 위한 필요한 제어 전압 크기에 이르게 된다.
상술한 바와 같이 VCO(7)의 특성선은 선형이 아니고, 즉 0.25V의 전압변화는 UKW 대역의 상단에서는 대역 하단에서 보다 더 작은 주파수 변화를 갖게 된다. 특성선의 선형화는 회로(20)에 의해 행해질 수 있고, 이 회로는 도 3에서 회로(19) 대신에 적분기의 입구 전에 배치된다. 회로(20)는 수신 범위에 있는 혼합 주파수의 순간 위치에 대응하여 위상 판별기(8)의 디지털 및 다지털화 출력 신호를 변화시킨다. 따라서 출력 신호는, 예를 들어 UKW 대역의 상단에서는 확대되고 대역하단에서는 축소된다. 혼합 주파수의 위치에 대응하는 회로(20)의 제어는, 예를 들어 마이크로 프로세서(12)에 의해 행해진다.
실제 주파수를 설정 주파수에 반복 접근시키는데 회로(19)를 사용하는 경우에는 반복 방법을 결합시키며, 각 반복단계의 수치가 혼합 주파수의 위치에 의존하고 UKW대역 하단에서는 대역의 상단에서 보다 작도록 바로 위의 변화 방법과 결합시키는 것이 합리적이다.
같은 수치 차이를 가진 각 주파수 범위에서 같은 주파수 범위를 달성하기 위해서, 도 4에 도시된 실시예에서는 다항식 계산에 의한 발진기 특성선의 반전을 위한 그 자체 공지의 회로(21)가 적분기(15)의 출구와 D/A변환기(16)의 입구 사이에 삽입된다. 이 회로는 도 3에 표시된 회로(20)에 대한 선택적 회로에 해당한다.
제 1 실시예에서 강조된 적분기 내용의 높은 디지털 분리의 경우에는, 아날로그 루프 필터에서 구성 요소의 필요한 공차로 인해 여태까지는 이용될 수 없었던 사실도 라디오 수신기를 동조하는데 이용될 수 있다. 이미 언급된 것처럼 혼합 발진기의 동조가 부정확할 때는 FM 복조기(4)의 출구에서 유출할 수 있는 MPX 신호에는 등전압 부분이 잔존한다. 도 5에 도시한 바와 같이, 이 전압을 검출기(22)로 감시하고 아날로그/디지털 변환기(23)에서 한 수치로 변환시키면, 마이크로 프로세서 프로그램은 그 수치로 적분기 내용을 추가적으로 변화시킬 수 있다. 합리적으로 상기 제어입구는, 단지 위상 판별기(8)가 주파수와 위상에 따라 두 입력 주파수의 일치를 표시할 때에만 이 추가 동조치를 인수하기 위해 마이크로 프로세서 프로그램에 의해 게이트 회로(24)를 통해 개방된다.

Claims (9)

  1. 위상 지시형 제어 회로(PLL)를 가진 라디오 수신기용 혼합 발진기 회로에 있어서,
    위상 판별기(8)의 디지털 또는 디지털화 출력치를 저장하는 적분기(15)와, 적분기 내용을 제어 회로의 전압 제어 발진기(7)용 제어 전압으로 변환시키는 적분기(15)의 후단에 설치된 D/A변환기(16)를 갖는 것을 특징으로 하는 혼합 발진기 회로.
  2. 제 1 항에 있어서, 설정치를 제어 회로에 미리 부여하는 마이크로 프로세서를 가지며, 마이크로 프로세서(12)는 주파수 변화를 위해 혼합 주파수의 설정치에 할당된 수치를 적분기(15)에 공급하는 것을 특징으로 하는 혼합 발진기.
  3. 제 2 항에 있어서, 위상 판별기(8)의 디지털화 출력 신호의 수치를 위한 적분기(15)의 제 1 입구 및 혼합 주파수에 할당된 수치를 위한 제 2 입구를 특징으로 하는 혼합 발진기.
  4. 제 2 항 또는 제 3 항에 있어서, 두 시험 주파수간 교환을 위해 선택적으로 통전될 수 있는, 상이한 수치로 부하될 수 있는 적분기(15, 15a)를 특징으로 하는 혼합 발진기.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 저분해된 위상 판별기의 디지털 출력치를 가지며, 혼합 발진 주파수를 설정치에 반복 접근시키기 위해 감소하는 크기의 수치 및 경우에 따라서는 교환하는 부호를 적분기(15)내에 공급하는 회로(19)가 적분기(15) 앞에 설치되는 것을 특징으로 하는 혼합 발진기 회로.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 발진기 특성선의 비선형성을 보정하기 위해 전압 제어된 혼합 발진기(7)의 주파수 위치에 대응하여 위상 판별기(8)의 출력치를 변화시키는, 적분기(15) 앞에 설치된 회로(20)를 특징으로 하는 혼합 발진기.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 적분기(15)의 출구와 D/A변환기(16)의 입구 사이에 있어 역 발진기 특성선의 다항식 계산을 위한 회로(21)를 갖는 것을 특징으로 하는 혼합 발진기.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 출구가 경우에 따라서는 A/D변환기(23)를 통해서 적분기(15)를 위한 할당된 제어 입력과 연결되는, 라디오 수신기의 MPX 신호 내 등전압 부분을 위한 검출기(22)를 갖는 것을 특징으로 하는 혼합 발진기.
  9. 제 8 항에 있어서, 위상 판별기가 비교하려는 주파수와의 일치를 표시할 때 개방되는, 검출기(22)의 출구에 있는 게이트 회로(24)를 갖는 것을 특징으로 하는 혼합 발진기 회로.
KR1019980702408A 1995-12-23 1996-09-26 라디오 수신기용 위상 지시형 제어 회로를 가진 혼합 발진기 Abandoned KR19990063935A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19548539.4 1995-12-23
DE19548539A DE19548539A1 (de) 1995-12-23 1995-12-23 Mischoszillator mit einem phasengerasteten Regelkreis für einen Rundfunkempfänger
PCT/DE1996/001818 WO1997023957A1 (de) 1995-12-23 1996-09-26 Mischoszillator mit einem phasengerasteten regelkreis für einen rundfunkempfänger

Publications (1)

Publication Number Publication Date
KR19990063935A true KR19990063935A (ko) 1999-07-26

Family

ID=7781283

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980702408A Abandoned KR19990063935A (ko) 1995-12-23 1996-09-26 라디오 수신기용 위상 지시형 제어 회로를 가진 혼합 발진기

Country Status (7)

Country Link
US (1) US6091943A (ko)
EP (1) EP0868784B1 (ko)
JP (1) JP2000502235A (ko)
KR (1) KR19990063935A (ko)
DE (2) DE19548539A1 (ko)
ES (1) ES2136446T3 (ko)
WO (1) WO1997023957A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010012564A (ko) * 1998-03-13 2001-02-15 요트.게.아. 롤페즈 다이오드 검파기를 사용한 튜닝 장치
US7133485B1 (en) * 2001-06-25 2006-11-07 Silicon Laboratories Inc. Feedback system incorporating slow digital switching for glitch-free state changes
US7436227B2 (en) * 2003-05-02 2008-10-14 Silicon Laboratories Inc. Dual loop architecture useful for a programmable clock source and clock multiplier applications
US7064617B2 (en) 2003-05-02 2006-06-20 Silicon Laboratories Inc. Method and apparatus for temperature compensation
US7288998B2 (en) * 2003-05-02 2007-10-30 Silicon Laboratories Inc. Voltage controlled clock synthesizer
US20050068118A1 (en) * 2003-09-30 2005-03-31 Silicon Laboratories, Inc. Reconfigurable terminal
US7187241B2 (en) * 2003-05-02 2007-03-06 Silicon Laboratories Inc. Calibration of oscillator devices
US7295077B2 (en) * 2003-05-02 2007-11-13 Silicon Laboratories Inc. Multi-frequency clock synthesizer
DE102005035093A1 (de) * 2005-07-27 2007-02-01 Robert Bosch Gmbh Rundfunkempfangseinheit
US7342460B2 (en) * 2006-01-30 2008-03-11 Silicon Laboratories Inc. Expanded pull range for a voltage controlled clock synthesizer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4211975A (en) * 1978-04-04 1980-07-08 Anritsu Electric Company, Limited Local signal generation arrangement
US4270206A (en) * 1980-02-25 1981-05-26 General Electric Company Transceiver for phase-shift modulated carrier signals
US4442412A (en) * 1981-11-12 1984-04-10 Rca Corporation Phase locked-loop generator with closed-loop forcing function shaper
US4628270A (en) * 1985-04-10 1986-12-09 Harris Corporation Frequency-agile synchronous demodulator
FR2596220A1 (fr) * 1986-03-21 1987-09-25 Portenseigne Demodulateur de frequence
DE58909454D1 (de) * 1989-07-06 1995-11-02 Itt Ind Gmbh Deutsche Digitale Steuerschaltung für Abstimmsysteme.
US5023572A (en) * 1989-12-20 1991-06-11 Westinghouse Electric Corp. Voltage-controlled oscillator with rapid tuning loop and method for tuning same
KR0162294B1 (ko) * 1990-10-31 1998-12-01 구자홍 알디에스의 대체주파수 고속서치 방법 및 장치
US5207491A (en) * 1991-01-31 1993-05-04 Motorola Inc. Fast-switching frequency synthesizer
US5384551A (en) * 1993-02-25 1995-01-24 Delco Electronics Corporation Fast locking phase locked loop frequency synthesizer
CA2123477A1 (en) * 1994-05-12 1995-11-13 Thomas Atkin Denning Riley Delta-sigma fractional-n frequency synthesizer and frequency discriminator suitable for use therein
DE19510220A1 (de) * 1995-03-21 1996-09-26 Blaupunkt Werke Gmbh Rundfunkempfänger
US5949281A (en) * 1996-12-19 1999-09-07 Texas Instruments Incorporated Self aligning PLL demodulator

Also Published As

Publication number Publication date
US6091943A (en) 2000-07-18
JP2000502235A (ja) 2000-02-22
EP0868784A1 (de) 1998-10-07
DE59602668D1 (de) 1999-09-09
ES2136446T3 (es) 1999-11-16
DE19548539A1 (de) 1997-06-26
WO1997023957A1 (de) 1997-07-03
EP0868784B1 (de) 1999-08-04

Similar Documents

Publication Publication Date Title
US5430890A (en) Radio receiver for mobile reception with sampling rate oscillator frequency being an integer-number multiple of reference oscillation frequency
US4685150A (en) Tuning of a resonant circuit in a communications receiver
US4484153A (en) Voltage converter for a frequency synthesizer
EP1256170B1 (en) Phase-locked loop having a bank of vcos for fully integrated broadband tuner
US6163710A (en) Method and apparatus for compliance to multiple frequency plans
US5790942A (en) Frequency modulation radio transmission device
KR19990063935A (ko) 라디오 수신기용 위상 지시형 제어 회로를 가진 혼합 발진기
JPS627728B2 (ko)
US4061980A (en) Radio receiver with plural converters and frequency control
EP0456099B1 (en) On channel agile FM demodulator
HK1008406B (en) On channel agile fm demodulator
JPH0715371A (ja) スーパーへテロダイン方式の送受信方法と送受信機
JPH0149051B2 (ko)
US4339826A (en) Radio receiver having phase locked loop frequency synthesizer
US4095190A (en) Tuning system
US4879757A (en) Tweet elimination, or reduction, in superheterodyne receivers
AU603216B2 (en) Tweet elimination, or reduction, in superheterodyne receivers
KR0153784B1 (ko) 위성방송수신기의 오디오 채널선국방법
JPH06268551A (ja) シンセサイザ回路
US4172997A (en) Digital tuner for a communication receiver, typically an AM receiver
KR890002594B1 (ko) 위성방송과 tv방송 입체형 수신기의 튜닝회로
KR950010445A (ko) 디지탈 선국 장치와 선국 제어방법
KR830000285B1 (ko) 선국 동조회로를 가진 수신기
JPS639153Y2 (ko)
JPH0514569Y2 (ko)

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 19980402

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20010926

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20030529

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20031218

NORF Unpaid initial registration fee
PC1904 Unpaid initial registration fee