JPH05206734A - マルチバンドラジオｉｃ - Google Patents
マルチバンドラジオｉｃInfo
- Publication number
- JPH05206734A JPH05206734A JP4034408A JP3440892A JPH05206734A JP H05206734 A JPH05206734 A JP H05206734A JP 4034408 A JP4034408 A JP 4034408A JP 3440892 A JP3440892 A JP 3440892A JP H05206734 A JPH05206734 A JP H05206734A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- detector
- amplifier
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】
【目的】 マルチバンドラジオに必要な全ての検波器、
機能をワンチップ化し、システムを簡素化、標準化する
とともに、部品配置の制約をなくしたマルチバンドラジ
オＩＣを提供する。 【構成】 エンベロープ検波器１７、平衡同期検波器３
２および直交同期検波器３３に加え、互いにπ／２の位
相差を有する２系統のクロックを生成するＰＬＬ用の位
相検波器２８を設け、マルチバンドラジオに必要な全て
の検波器、機能をワンチップ化するとともに、ＰＬＬ，
同期検波時に必要となるリミッタアンプとほぼ同じ位相
遅れを有するバッファアンプを用いることで、リミッタ
アンプからの高調波レベルを減らし、不要輻射をなくす
る。
機能をワンチップ化し、システムを簡素化、標準化する
とともに、部品配置の制約をなくしたマルチバンドラジ
オＩＣを提供する。 【構成】 エンベロープ検波器１７、平衡同期検波器３
２および直交同期検波器３３に加え、互いにπ／２の位
相差を有する２系統のクロックを生成するＰＬＬ用の位
相検波器２８を設け、マルチバンドラジオに必要な全て
の検波器、機能をワンチップ化するとともに、ＰＬＬ，
同期検波時に必要となるリミッタアンプとほぼ同じ位相
遅れを有するバッファアンプを用いることで、リミッタ
アンプからの高調波レベルを減らし、不要輻射をなくす
る。
Description
【０００１】
【産業上の利用分野】本発明は、マルチバンドラジオＩ
Ｃに関し、特に種々の受信方式（エンベロープ検波、同
期検波、ＳＳＢ(Single Side Band)検波、ＦＭ検波）の
受信機能を有するマルチバンドラジオＩＣに関する。
Ｃに関し、特に種々の受信方式（エンベロープ検波、同
期検波、ＳＳＢ(Single Side Band)検波、ＦＭ検波）の
受信機能を有するマルチバンドラジオＩＣに関する。
【０００２】
【従来の技術】情報の国際化に連れ、マルチバンド（Ｌ
Ｗ（長波），ＭＷ（中波），ＳＷ（短波），ＶＨＦ（超
短波）など）のラジオの需要が増加している。このいわ
ゆるマルチバンドラジオを構成する場合、特にＡＭ（Ｌ
Ｗ，ＭＷ，ＳＷ）放送については、エンベロープ検波、
同期検波（ＵＳＢ(Upper Side Band) ／ＬＳＢ (LowerS
ide Band)）、ＳＳＢ検波（ＵＳＢ／ＬＳＢ）が必要と
される場合が多く、従来は、いくつかのＩＣ（最低で
も、通常のチューナＩＣと同期検波用ＩＣの２つ）とデ
ィスクリート部品の組み合わせによって実現されてい
た。
Ｗ（長波），ＭＷ（中波），ＳＷ（短波），ＶＨＦ（超
短波）など）のラジオの需要が増加している。このいわ
ゆるマルチバンドラジオを構成する場合、特にＡＭ（Ｌ
Ｗ，ＭＷ，ＳＷ）放送については、エンベロープ検波、
同期検波（ＵＳＢ(Upper Side Band) ／ＬＳＢ (LowerS
ide Band)）、ＳＳＢ検波（ＵＳＢ／ＬＳＢ）が必要と
される場合が多く、従来は、いくつかのＩＣ（最低で
も、通常のチューナＩＣと同期検波用ＩＣの２つ）とデ
ィスクリート部品の組み合わせによって実現されてい
た。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
マルチバンドラジオＩＣでは、いくつかのＩＣとディス
クリート部品の組み合わせによって構成されていたの
で、各検波器の切り替えの複雑さや回路規模の増大等に
より、非常に工数、コストがかかるという欠点があっ
た。また、従来は、同期検波を行う際に、入力信号と同
期をかけるクロックとの位相ずれが問題となることか
ら、位相遅れの極めて少ない高利得のリミッタ回路を使
用していたが、リミッタ回路自体が矩形波を生成するた
めのものであるため、高調波の不要輻射を周辺に与えて
しまい、他の部品、特にバーアンテナ、チューナＩＣと
のレイアウトが特性に大きく影響を及ぼすという問題が
あった。
マルチバンドラジオＩＣでは、いくつかのＩＣとディス
クリート部品の組み合わせによって構成されていたの
で、各検波器の切り替えの複雑さや回路規模の増大等に
より、非常に工数、コストがかかるという欠点があっ
た。また、従来は、同期検波を行う際に、入力信号と同
期をかけるクロックとの位相ずれが問題となることか
ら、位相遅れの極めて少ない高利得のリミッタ回路を使
用していたが、リミッタ回路自体が矩形波を生成するた
めのものであるため、高調波の不要輻射を周辺に与えて
しまい、他の部品、特にバーアンテナ、チューナＩＣと
のレイアウトが特性に大きく影響を及ぼすという問題が
あった。
【０００４】そこで、本発明は、マルチバンドラジオに
必要な全ての検波器、機能をワンチップ化し、システム
を簡素化、標準化するとともに、部品配置の制約をなく
したマルチバンドラジオＩＣを提供することを目的とす
る。
必要な全ての検波器、機能をワンチップ化し、システム
を簡素化、標準化するとともに、部品配置の制約をなく
したマルチバンドラジオＩＣを提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明によるマルチバン
ドラジオＩＣは、ＡＭ中間周波数信号を入力とするリミ
ッタアンプと、このリミッタアンプとほぼ同じ位相遅れ
を有してＡＭ中間周波数信号を入力とするバッファアン
プと、バッファアンプの出力信号にリミッタアンプの出
力信号を掛け合わせることによってエンベロープ検波出
力を得るエンベロープ検波器と、ＡＭ中間周波数信号に
対して同相の第１のクロック信号とこの第１のクロック
信号とπ／２の位相差を有する第２のクロック信号とを
生成するクロック生成回路と、バッファアンプの出力信
号に前記第１のクロック信号を掛け合わせることによっ
て平衡同期検波出力を得る平衡同期検波器と、バッファ
アンプの出力信号に前記第２のクロック信号を掛け合わ
せることによって直交同期検波出力を得る直交同期検波
器とを搭載した構成となっている。
ドラジオＩＣは、ＡＭ中間周波数信号を入力とするリミ
ッタアンプと、このリミッタアンプとほぼ同じ位相遅れ
を有してＡＭ中間周波数信号を入力とするバッファアン
プと、バッファアンプの出力信号にリミッタアンプの出
力信号を掛け合わせることによってエンベロープ検波出
力を得るエンベロープ検波器と、ＡＭ中間周波数信号に
対して同相の第１のクロック信号とこの第１のクロック
信号とπ／２の位相差を有する第２のクロック信号とを
生成するクロック生成回路と、バッファアンプの出力信
号に前記第１のクロック信号を掛け合わせることによっ
て平衡同期検波出力を得る平衡同期検波器と、バッファ
アンプの出力信号に前記第２のクロック信号を掛け合わ
せることによって直交同期検波出力を得る直交同期検波
器とを搭載した構成となっている。
【０００６】
【作用】本発明によるマルチバンドラジオＩＣにおいて
は、マルチバンドラジオに必要な全ての検波器、機能を
ワンチップ化することで、複雑であったシステムを簡素
化、標準化し、コストダウンに大きく寄与でき、またＰ
ＬＬ，同期検波時に必要となるリミッタアンプとほぼ同
じ位相遅れを有するバッファアンプを同期検波器の入力
側に配したことで、位相遅れの極めて少ない高利得のリ
ミッタアンプを用いる必要がなくなることから、リミッ
タアンプからの高調波の不要輻射がないが故に、部品配
置の制約がなくなり、セットのさらなるコンパクト化が
図れる。
は、マルチバンドラジオに必要な全ての検波器、機能を
ワンチップ化することで、複雑であったシステムを簡素
化、標準化し、コストダウンに大きく寄与でき、またＰ
ＬＬ，同期検波時に必要となるリミッタアンプとほぼ同
じ位相遅れを有するバッファアンプを同期検波器の入力
側に配したことで、位相遅れの極めて少ない高利得のリ
ミッタアンプを用いる必要がなくなることから、リミッ
タアンプからの高調波の不要輻射がないが故に、部品配
置の制約がなくなり、セットのさらなるコンパクト化が
図れる。
【０００７】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図２は、本発明によるマルチバンドラジオ
ＩＣの内部ブロックおよびそのアプリケーションを示す
回路図である。先ず、ＦＭ処理系について説明するに、
アンテナからのＦＭ入力(FM IN) は、ＢＰＦ（バンドパ
ス・フィルタ）１を経て１８番ピンからＦＭフロントエ
ンド（ＦＥ）２に入力される。ＦＭフロントエンド２
は、高周波増幅回路、周波数変換回路および局部発振回
路から構成されており、高周波増幅回路の負荷として２
０番ピンに接続されているＬＣ共振回路３が、入力ＦＭ
信号に対して同調をとるように共振することによって選
局を行い、これを中間周波数（ＩＦ）に変換する。
に説明する。図２は、本発明によるマルチバンドラジオ
ＩＣの内部ブロックおよびそのアプリケーションを示す
回路図である。先ず、ＦＭ処理系について説明するに、
アンテナからのＦＭ入力(FM IN) は、ＢＰＦ（バンドパ
ス・フィルタ）１を経て１８番ピンからＦＭフロントエ
ンド（ＦＥ）２に入力される。ＦＭフロントエンド２
は、高周波増幅回路、周波数変換回路および局部発振回
路から構成されており、高周波増幅回路の負荷として２
０番ピンに接続されているＬＣ共振回路３が、入力ＦＭ
信号に対して同調をとるように共振することによって選
局を行い、これを中間周波数（ＩＦ）に変換する。
【０００８】ＦＭ中間周波数信号は１６番ピンから出力
され、フィルタ４を通って１３番ピンからＦＭ中間周波
増幅器５に入力される。このＦＭ中間周波増幅器５で増
幅されたＦＭ中間周波数信号は１１番ピンから出力さ
れ、セラミックフィルタ６でフィルタリングされて９番
ピンからＦＭリミッタアンプ７に入力され、このリミッ
タアンプ７を経てクォードラチャ検波器からなるＦＭ検
波器８に供給される。
され、フィルタ４を通って１３番ピンからＦＭ中間周波
増幅器５に入力される。このＦＭ中間周波増幅器５で増
幅されたＦＭ中間周波数信号は１１番ピンから出力さ
れ、セラミックフィルタ６でフィルタリングされて９番
ピンからＦＭリミッタアンプ７に入力され、このリミッ
タアンプ７を経てクォードラチャ検波器からなるＦＭ検
波器８に供給される。
【０００９】このＦＭ検波器８の検波出力はバッファ９
に供給される。バッファ９は、ＦＭ検波出力とＡＭ検波
出力のいずれか一方を選択するスイッチ機能を有し、選
択した検波出力を３０番ピンを通して出力する。また、
ＦＭリミッタアンプ７において別系統で得られる検波出
力はＡＧＣ回路１０に供給され、このＡＧＣ回路１０の
時定数回路で高調波を落とすことにより得られる直流成
分によってメータ駆動回路１１を起動する。このメータ
駆動回路１１は、同調したときに、２番ピンと電源（Ｖ
cc）ライン間に接続されている例えばＬＥＤ１２を駆動
する。
に供給される。バッファ９は、ＦＭ検波出力とＡＭ検波
出力のいずれか一方を選択するスイッチ機能を有し、選
択した検波出力を３０番ピンを通して出力する。また、
ＦＭリミッタアンプ７において別系統で得られる検波出
力はＡＧＣ回路１０に供給され、このＡＧＣ回路１０の
時定数回路で高調波を落とすことにより得られる直流成
分によってメータ駆動回路１１を起動する。このメータ
駆動回路１１は、同調したときに、２番ピンと電源（Ｖ
cc）ライン間に接続されている例えばＬＥＤ１２を駆動
する。
【００１０】続いて、ＡＭ処理系について説明するに、
図示せぬ第１局部発振回路からのＡＭ入力(AM IN) は、
１９番ピンからＡＭフロントエンド１３に入力される。
ＡＭフロントエンド１３は、高周波増幅回路、周波数変
換回路および局部発振回路から構成されており、２３
番，２４番ピン間に接続されているクリスタル発振器１
４によって局部発振回路が発振することにより、４５５
ＫＨｚ又は４５０ＫＨｚの中間周波数信号に変換する。
図示せぬ第１局部発振回路からのＡＭ入力(AM IN) は、
１９番ピンからＡＭフロントエンド１３に入力される。
ＡＭフロントエンド１３は、高周波増幅回路、周波数変
換回路および局部発振回路から構成されており、２３
番，２４番ピン間に接続されているクリスタル発振器１
４によって局部発振回路が発振することにより、４５５
ＫＨｚ又は４５０ＫＨｚの中間周波数信号に変換する。
【００１１】ＡＭ中間周波数信号は、ＦＭ中間周波数信
号と同様に、１６番ピンから出力され、フィルタ１５を
通って１４番ピンからＡＭ中間周波増幅器１６に入力さ
れ、このＡＭ中間周波増幅器１６で増幅された後、エン
ベロープ検波器１７および同期検波器１８に供給され
る。エンベロープ検波器１７は、ＡＧＣ回路１０を起動
するために常に動作状態にあり、電界強度に応じた直流
電圧をＡＧＣ回路１０に供給する。ＡＧＣ回路１０は、
この直流電圧に応じてＡＭ中間周波増幅器１６のゲイン
をコントロールする。これにより、ＡＧＣフィードバッ
クループが形成され、歪みのない検波出力が得られるこ
とになる。
号と同様に、１６番ピンから出力され、フィルタ１５を
通って１４番ピンからＡＭ中間周波増幅器１６に入力さ
れ、このＡＭ中間周波増幅器１６で増幅された後、エン
ベロープ検波器１７および同期検波器１８に供給され
る。エンベロープ検波器１７は、ＡＧＣ回路１０を起動
するために常に動作状態にあり、電界強度に応じた直流
電圧をＡＧＣ回路１０に供給する。ＡＧＣ回路１０は、
この直流電圧に応じてＡＭ中間周波増幅器１６のゲイン
をコントロールする。これにより、ＡＧＣフィードバッ
クループが形成され、歪みのない検波出力が得られるこ
とになる。
【００１２】エンベロープ検波器１７の検波出力は、Ｐ
ＳＮ(Phase Shift Network) 回路１９に供給される。Ｐ
ＳＮ回路１９は、所定の帯域において２系統の位相差を
ほぼ９０°とするオールパスの回路網を構成しており、
エンベロープ検波器１７の検波出力に対しては何ら作用
しない。したがって、エンベロープ検波器１７の検波出
力はそのままカットオフ周波数が例えば３ＫＨｚのＬＰ
Ｆ（ローパス・フィルタ）２０を通ってバッファ９に供
給される。同期検波器１８の検波出力も、エンベロープ
検波器１７の検波出力と同様に、ＰＳＮ回路１９へ供給
される。両検波出力の切り替え制御は、コントロール回
路２１によって行われる。ＰＳＮ回路１９は、同期検波
器１８の検波出力に対してのみ、その作用をなす。
ＳＮ(Phase Shift Network) 回路１９に供給される。Ｐ
ＳＮ回路１９は、所定の帯域において２系統の位相差を
ほぼ９０°とするオールパスの回路網を構成しており、
エンベロープ検波器１７の検波出力に対しては何ら作用
しない。したがって、エンベロープ検波器１７の検波出
力はそのままカットオフ周波数が例えば３ＫＨｚのＬＰ
Ｆ（ローパス・フィルタ）２０を通ってバッファ９に供
給される。同期検波器１８の検波出力も、エンベロープ
検波器１７の検波出力と同様に、ＰＳＮ回路１９へ供給
される。両検波出力の切り替え制御は、コントロール回
路２１によって行われる。ＰＳＮ回路１９は、同期検波
器１８の検波出力に対してのみ、その作用をなす。
【００１３】図１は、本発明に係るＡＭ検波系の具体的
な構成を示すブロック図であり、図中、図２と同等部分
には同一符号を付して示す。同図において、図２のＡＭ
中間周波増幅器１６の出力であるＡＭ中間周波数信号(A
M IF IN)は、リミッタアンプ２２およびバッファアンプ
２３を通ってエンベロープ検波器１７に供給される。リ
ミッタアンプ２２およびバッファアンプ２３としては、
例えば図３および図４に示す構成のものを用い得る。図
４のバッファアンプ２３において、位相の合わせ込み
は、ＩＦ帯域近傍（４００ＫＨｚ〜５００ＫＨｚ）にお
いて一致するように入力結合容量（Ｃ1)や結合容量（Ｃ
3 ，Ｃ4)等を変えて行う。また、定電流源ｉ2 ，ｉ3 は
ゲインを０ｄＢとするように調整する。
な構成を示すブロック図であり、図中、図２と同等部分
には同一符号を付して示す。同図において、図２のＡＭ
中間周波増幅器１６の出力であるＡＭ中間周波数信号(A
M IF IN)は、リミッタアンプ２２およびバッファアンプ
２３を通ってエンベロープ検波器１７に供給される。リ
ミッタアンプ２２およびバッファアンプ２３としては、
例えば図３および図４に示す構成のものを用い得る。図
４のバッファアンプ２３において、位相の合わせ込み
は、ＩＦ帯域近傍（４００ＫＨｚ〜５００ＫＨｚ）にお
いて一致するように入力結合容量（Ｃ1)や結合容量（Ｃ
3 ，Ｃ4)等を変えて行う。また、定電流源ｉ2 ，ｉ3 は
ゲインを０ｄＢとするように調整する。
【００１４】エンベロープ検波器１７では、バッファア
ンプ２３を経たＡＭ中間周波数信号k(1+mcospt)sinω1t
に、図５に示すように、リミッタアンプ２２によって振
幅成分を除いた信号 sinω1tを掛け合わせることによ
り、数１から明らかな如く入力信号レベルに応じたＤＣ
成分、高調波成分およびＡＦ(Audio Frequency) 成分か
らなる検波出力が導出される。
ンプ２３を経たＡＭ中間周波数信号k(1+mcospt)sinω1t
に、図５に示すように、リミッタアンプ２２によって振
幅成分を除いた信号 sinω1tを掛け合わせることによ
り、数１から明らかな如く入力信号レベルに応じたＤＣ
成分、高調波成分およびＡＦ(Audio Frequency) 成分か
らなる検波出力が導出される。
【数１】
【００１５】そして、このエンベロープ検波器１７の出
力は、スイッチＳ２を経た後ＬＰＦ２４で高調波成分が
落とされることによってそのＡＦ成分がエンベロープ検
波出力としてＰＳＮ回路２５へ供給され、またそのＤＣ
成分がＬＰＦ２６によって抽出されてバッファ２７を経
てＡＧＣ電圧として利用される。
力は、スイッチＳ２を経た後ＬＰＦ２４で高調波成分が
落とされることによってそのＡＦ成分がエンベロープ検
波出力としてＰＳＮ回路２５へ供給され、またそのＤＣ
成分がＬＰＦ２６によって抽出されてバッファ２７を経
てＡＧＣ電圧として利用される。
【００１６】リミッタアンプ２２の出力は、ＰＬＬ用位
相検波器２８にも供給される。この位相検波器２８の検
波出力は、ＬＰＦ２９を通過することによってそのＤＣ
成分が抽出される。この抽出されたＤＣ成分は、スイッ
チＳ１を介してＶＣＯ（電圧制御発振器）３０に制御電
圧として印加され、ＶＣＯ発振周波数を制御する。この
ＶＣＯ３０の発振出力は、カウンタ３１で互いにπ／２
の位相差を持つ２系統（０°，９０°）のクロックに分
周される。位相差９０°のクロックは位相検波器２８に
供給される。以上により、ＡＭ中間周波数信号に対して
位相差が０°，９０°の２系統のクロックを生成するＰ
ＬＬ回路が構成されている。
相検波器２８にも供給される。この位相検波器２８の検
波出力は、ＬＰＦ２９を通過することによってそのＤＣ
成分が抽出される。この抽出されたＤＣ成分は、スイッ
チＳ１を介してＶＣＯ（電圧制御発振器）３０に制御電
圧として印加され、ＶＣＯ発振周波数を制御する。この
ＶＣＯ３０の発振出力は、カウンタ３１で互いにπ／２
の位相差を持つ２系統（０°，９０°）のクロックに分
周される。位相差９０°のクロックは位相検波器２８に
供給される。以上により、ＡＭ中間周波数信号に対して
位相差が０°，９０°の２系統のクロックを生成するＰ
ＬＬ回路が構成されている。
【００１７】このＰＬＬ回路において、ＶＣＯ３０の発
振中心周波数は、３．６ＭＨｚ又は３．６４ＭＨｚであ
り、カウンタ３１で１／８分周されて４５０ＫＨｚ又は
４５５ＫＨｚの位相差が０°，９０°の２系統のクロッ
クとなる。この２系統のクロックは各々、平衡同期検波
器３２および直交同期検波器３３に供給される。平衡同
期検波器３２および直交同期検波器３３は、バッファア
ンプ２３を経て供給されるＡＭ中間周波数信号に、位相
差が０°，９０°のクロックを掛け合わせることによっ
て平衡同期検波出力および直交同期検波出力をそれぞれ
得る。
振中心周波数は、３．６ＭＨｚ又は３．６４ＭＨｚであ
り、カウンタ３１で１／８分周されて４５０ＫＨｚ又は
４５５ＫＨｚの位相差が０°，９０°の２系統のクロッ
クとなる。この２系統のクロックは各々、平衡同期検波
器３２および直交同期検波器３３に供給される。平衡同
期検波器３２および直交同期検波器３３は、バッファア
ンプ２３を経て供給されるＡＭ中間周波数信号に、位相
差が０°，９０°のクロックを掛け合わせることによっ
て平衡同期検波出力および直交同期検波出力をそれぞれ
得る。
【００１８】平衡同期検波出力はＬＰＦ３４を通ること
で、入力レベルに応じたＤＣ電圧のみが取り出される。
このＤＣ電圧は、コンパレータ３５で所定の電界強度に
応じた基準電圧ＶCOMPと比較され、その比較出力がＡＭ
選局時の同調表示のための局検出出力として導出され
る。これにより、局検出出力は所定の電界強度と同期の
２つの情報の論理積をとった出力となり、その応答速度
は先のＰＬＬ回路のループフィルタ、即ちＬＰＦ２９に
よって決定される。
で、入力レベルに応じたＤＣ電圧のみが取り出される。
このＤＣ電圧は、コンパレータ３５で所定の電界強度に
応じた基準電圧ＶCOMPと比較され、その比較出力がＡＭ
選局時の同調表示のための局検出出力として導出され
る。これにより、局検出出力は所定の電界強度と同期の
２つの情報の論理積をとった出力となり、その応答速度
は先のＰＬＬ回路のループフィルタ、即ちＬＰＦ２９に
よって決定される。
【００１９】通常、ＡＭの同調表示は、ＡＧＣ出力電圧
によるもの（又は、それを利用したメータ回路）が殆ど
であるが、ディジタルチューニングシステム（ＤＴＳ）
等の自動選局において、ＡＧＣとしての時定数がスキャ
ン速度を制限するので、スキャン速度を上げるために、
選局時のみＡＧＣ時定数を短く切り換える回路を付加し
なければならない。ところが、本発明においては、平衡
同期検波器３２を常に動作状態とし、ＡＭ選局時の同調
表示にその平衡同期検波出力を利用したので、同調表示
精度とスキャン速度を向上できることになる。
によるもの（又は、それを利用したメータ回路）が殆ど
であるが、ディジタルチューニングシステム（ＤＴＳ）
等の自動選局において、ＡＧＣとしての時定数がスキャ
ン速度を制限するので、スキャン速度を上げるために、
選局時のみＡＧＣ時定数を短く切り換える回路を付加し
なければならない。ところが、本発明においては、平衡
同期検波器３２を常に動作状態とし、ＡＭ選局時の同調
表示にその平衡同期検波出力を利用したので、同調表示
精度とスキャン速度を向上できることになる。
【００２０】平衡同期検波出力はさらに、スイッチＳ２
を経た後ＬＰＦ２４で高調波が落とされてＰＳＮ回路２
５に供給される。スイッチＳ２は、同期検波モードのと
き端子Ａ側、エンベロープ検波モードのとき端子Ｂ側に
それぞれ切り換わる。直交同期検波出力も同様に、ＬＰ
Ｆ３６で高調波が落とされてＰＳＮ回路３７に供給され
る。ＰＳＮ回路２５，３７は、３００Ｈｚ〜９ＫＨｚの
帯域で、ほぼπ／２の位相差を作り出す回路である。
を経た後ＬＰＦ２４で高調波が落とされてＰＳＮ回路２
５に供給される。スイッチＳ２は、同期検波モードのと
き端子Ａ側、エンベロープ検波モードのとき端子Ｂ側に
それぞれ切り換わる。直交同期検波出力も同様に、ＬＰ
Ｆ３６で高調波が落とされてＰＳＮ回路３７に供給され
る。ＰＳＮ回路２５，３７は、３００Ｈｚ〜９ＫＨｚの
帯域で、ほぼπ／２の位相差を作り出す回路である。
【００２１】ＰＳＮ回路２５，３７を通過した平衡同期
および直交同期の各検波出力は、スイッチＳ３，Ｓ４を
介してマトリクス回路３８で加・減算が行われる。スイ
ッチＳ３，Ｓ４は、同期検波モードのとき端子Ａ側、エ
ンベロープ検波モードのとき端子Ｂ側にそれぞれ切り換
わる。マトリクス回路３８の加・減算出力のいずれか一
方がスイッチ５によって選択され、ＬＰＦ２０およびバ
ッファ９を経て検波出力として導出される。
および直交同期の各検波出力は、スイッチＳ３，Ｓ４を
介してマトリクス回路３８で加・減算が行われる。スイ
ッチＳ３，Ｓ４は、同期検波モードのとき端子Ａ側、エ
ンベロープ検波モードのとき端子Ｂ側にそれぞれ切り換
わる。マトリクス回路３８の加・減算出力のいずれか一
方がスイッチ５によって選択され、ＬＰＦ２０およびバ
ッファ９を経て検波出力として導出される。
【００２２】図６において、被変調波は、ω1 のキャリ
アに対してＵＳＢ側にω1 ＋ｐ、ＬＳＢ側にω1 −ｑの
成分があるため、直交／平衡同期検波出力を、ＰＳＮ回
路２５，３７を通過させマトリクス回路３８で加・減算
することによって同期検波およびＵＳＢ／ＬＳＢの分離
が行われる。ここで、ＰＳＮ回路２５，３７の位相差が
π／２でかつ２つの検波器３２，３３の出力レベルが同
じであれば、理論的にはＵＳＢ／ＬＳＢの分離度は無限
大となり、π／２からのずれに応じて分離度は劣化す
る。
アに対してＵＳＢ側にω1 ＋ｐ、ＬＳＢ側にω1 −ｑの
成分があるため、直交／平衡同期検波出力を、ＰＳＮ回
路２５，３７を通過させマトリクス回路３８で加・減算
することによって同期検波およびＵＳＢ／ＬＳＢの分離
が行われる。ここで、ＰＳＮ回路２５，３７の位相差が
π／２でかつ２つの検波器３２，３３の出力レベルが同
じであれば、理論的にはＵＳＢ／ＬＳＢの分離度は無限
大となり、π／２からのずれに応じて分離度は劣化す
る。
【００２３】図６に示したＵＳＢ／ＬＳＢに異なる情報
を持つ被変調波を、
を持つ被変調波を、
【数２】 とすると、図７に示す同期検波回路において、平衡同期
検波器３２および直交同期検波器３３の各検波出力をＬ
ＰＦ２４，３６を通すことで高調波が落とされ、さらに
ほぼπ／２の位相差を作り出すＰＳＮ回路３７，２５を
通すことで、数３で表される信号Ａ，Ｂが得られる。
検波器３２および直交同期検波器３３の各検波出力をＬ
ＰＦ２４，３６を通すことで高調波が落とされ、さらに
ほぼπ／２の位相差を作り出すＰＳＮ回路３７，２５を
通すことで、数３で表される信号Ａ，Ｂが得られる。
【数３】 そして、信号Ａに対して信号Ｂをπ／２だけ進ませる方
向に移相シフトさせ、マトリクス３８で加・減算を行う
ことにより、数４から明らかなように、ＵＳＢ／ＬＳＢ
が分離される。
向に移相シフトさせ、マトリクス３８で加・減算を行う
ことにより、数４から明らかなように、ＵＳＢ／ＬＳＢ
が分離される。
【数４】
【００２４】また、ＳＳＢについても、システムとして
は同期検波と同じであるが、ＳＳＢにはキャリアがない
ために同期はかからない。そのために、ＳＳＢモード受
信時には、先のＰＬＬ回路において、スイッチＳ１を端
子Ｂ側に切り換えることによってＶＣＯ３０の制御電圧
を所定の基準電圧ＶREF に固定し、そのループをオープ
ンにすることによってＶＣＯ３０の発振周波数を固定と
する。ＵＳＢ／ＬＳＢの分離も、同期検波と同じであ
る。
は同期検波と同じであるが、ＳＳＢにはキャリアがない
ために同期はかからない。そのために、ＳＳＢモード受
信時には、先のＰＬＬ回路において、スイッチＳ１を端
子Ｂ側に切り換えることによってＶＣＯ３０の制御電圧
を所定の基準電圧ＶREF に固定し、そのループをオープ
ンにすることによってＶＣＯ３０の発振周波数を固定と
する。ＵＳＢ／ＬＳＢの分離も、同期検波と同じであ
る。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
マルチバンドラジオに必要な全ての検波器、機能をワン
チップ化したことにより、システムを簡素化、標準化
し、コストダウンに大きく寄与できるとともに、同期検
波時に必要となるリミッタアンプとほぼ同じ位相遅れを
有するバッファアンプを同期検波器の入力側に配したこ
とにより、位相遅れの極めて少ない高利得のリミッタア
ンプを用いる必要がなくなるので、リミッタアンプから
の高調波の不要輻射がなくなり、その結果部品配置の制
約がなくなり、セットのさらなるコンパクト化が可能と
なる。
マルチバンドラジオに必要な全ての検波器、機能をワン
チップ化したことにより、システムを簡素化、標準化
し、コストダウンに大きく寄与できるとともに、同期検
波時に必要となるリミッタアンプとほぼ同じ位相遅れを
有するバッファアンプを同期検波器の入力側に配したこ
とにより、位相遅れの極めて少ない高利得のリミッタア
ンプを用いる必要がなくなるので、リミッタアンプから
の高調波の不要輻射がなくなり、その結果部品配置の制
約がなくなり、セットのさらなるコンパクト化が可能と
なる。
【００２６】また、平衡同期検波器を常に動作状態と
し、その検波出力の直流成分と所定の電界強度に応じた
基準電圧とを比較し、その比較出力をＡＭ選局時の同調
表示出力として利用するようにしたので、ディジタルチ
ューニングシステム等の自動選局における正確な同調表
示をスムーズに行うことができることになる。
し、その検波出力の直流成分と所定の電界強度に応じた
基準電圧とを比較し、その比較出力をＡＭ選局時の同調
表示出力として利用するようにしたので、ディジタルチ
ューニングシステム等の自動選局における正確な同調表
示をスムーズに行うことができることになる。
【図１】本発明に係るＡＭ検波系の具体的な構成を示す
ブロック図である。
ブロック図である。
【図２】本発明によるマルチバンドラジオＩＣの内部ブ
ロックおよびそのアプリケーションを示す回路図であ
る。
ロックおよびそのアプリケーションを示す回路図であ
る。
【図３】リミッタアンプの構成の一例を示す回路図であ
る。
る。
【図４】バッファアンプの構成の一例を示す回路図であ
る。
る。
【図５】エンベロープ検波の原理図である。
【図６】被変調波のスペクトラムである。
【図７】同期検波の原理図である。
２ ＦＭフロントエンド ５ ＦＭ中間周波増幅器 ８ ＦＭ検波器 １０ ＡＧＣ回路 １３ ＡＭフロントエンド １６ ＡＭ中間周波増幅器 １７ エンベロープ検波器 ２２ リミッタアンプ ２３ バッファアンプ ２８ ＰＬＬ用位相検波器 ３２ 平衡同期検波器 ３３ 直交同期検波器
Claims (4)
- 【請求項１】 ＡＭ中間周波数信号を入力とするリミッ
タアンプと、 前記リミッタアンプとほぼ同じ位相遅れを有して前記Ａ
Ｍ中間周波数信号を入力とするバッファアンプと、 前記バッファアンプの出力信号に前記リミッタアンプの
出力信号を掛け合わせることによってエンベロープ検波
出力を得るエンベロープ検波器と、 前記ＡＭ中間周波数信号に対して同相の第１のクロック
信号とこの第１のクロック信号とπ／２の位相差を有す
る第２のクロック信号とを生成するクロック生成回路
と、 前記バッファアンプの出力信号に前記第１のクロック信
号を掛け合わせることによって平衡同期検波出力を得る
平衡同期検波器と、 前記バッファアンプの出力信号に前記第２のクロック信
号を掛け合わせることによって直交同期検波出力を得る
直交同期検波器とを搭載したことを特徴とするマルチバ
ンドラジオＩＣ。 - 【請求項２】 前記クロック生成回路は、発振周波数が
制御電圧に応じて可変な電圧制御発振器と、前記電圧制
御発振器の発振出力を分周して前記第１のクロック信号
および前記第２のクロック信号として出力する分周回路
と、前記リミッタアンプの出力信号に対する前記第２の
クロック信号の位相差を検出してその位相差信号の直流
成分を前記電圧制御発振器の制御電圧として供給する位
相検波器とを有するＰＬＬ回路であることを特徴とする
請求項１記載のマルチバンドラジオＩＣ。 - 【請求項３】 前記クロック生成回路において、ＳＳＢ
モード受信時には、前記電圧制御発振器の制御電圧を固
定とすることを特徴とする請求項２記載のマルチバンド
ラジオＩＣ。 - 【請求項４】 前記平衡同期検波器の検波出力の直流成
分と所定の電界強度に応じた基準電圧とを比較するコン
パレータを搭載し、 前記コンパレータの比較出力を局検出出力として導出す
ることを特徴とする請求項１記載のマルチバンドラジオ
ＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03440892A JP3191380B2 (ja) | 1992-01-23 | 1992-01-23 | マルチバンドラジオｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03440892A JP3191380B2 (ja) | 1992-01-23 | 1992-01-23 | マルチバンドラジオｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206734A true JPH05206734A (ja) | 1993-08-13 |
| JP3191380B2 JP3191380B2 (ja) | 2001-07-23 |
Family
ID=12413366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03440892A Expired - Fee Related JP3191380B2 (ja) | 1992-01-23 | 1992-01-23 | マルチバンドラジオｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3191380B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002043042A1 (fr) * | 2000-11-22 | 2002-05-30 | Niigata Seimitsu Co., Ltd. | Dispositif electronique comprenant une fonction de presentation |
| KR20040003890A (ko) * | 2002-07-04 | 2004-01-13 | (주)에이엔티테크놀러지 | 라디오주파수 모듈 |
-
1992
- 1992-01-23 JP JP03440892A patent/JP3191380B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002043042A1 (fr) * | 2000-11-22 | 2002-05-30 | Niigata Seimitsu Co., Ltd. | Dispositif electronique comprenant une fonction de presentation |
| KR20040003890A (ko) * | 2002-07-04 | 2004-01-13 | (주)에이엔티테크놀러지 | 라디오주파수 모듈 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3191380B2 (ja) | 2001-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8060049B2 (en) | Integrated low-if terrestrial audio broadcast receiver and associated method | |
| US7272374B2 (en) | Dynamic selection of local oscillator signal injection for image rejection in integrated receivers | |
| WO2006012272A1 (en) | Ratiometric clock systems for integrated receivers and associated methods | |
| EP1175008A3 (en) | Low phase noise frequency converter | |
| JP2007088657A (ja) | Ｆｍトランスミッタ | |
| JP2007096694A (ja) | Ｆｍトランスミッタ | |
| US4061980A (en) | Radio receiver with plural converters and frequency control | |
| US6509802B2 (en) | PLL-tuning system having a phase detector with a sampling frequency equal to a reference frequency | |
| KR100744858B1 (ko) | 이동 통신용 단말기 | |
| JPH0720017B2 (ja) | Ｆｍ復調器 | |
| JPH0715371A (ja) | スーパーへテロダイン方式の送受信方法と送受信機 | |
| JPS61251313A (ja) | 電子同調式ｆｍ受信機 | |
| JPH0340333A (ja) | チューナ選局装置 | |
| JP3191380B2 (ja) | マルチバンドラジオｉｃ | |
| JPWO2006114941A1 (ja) | クロック発生回路およびオーディオシステム | |
| JP4076558B2 (ja) | Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路 | |
| TW396680B (en) | Radio receiver | |
| JPH0389720A (ja) | ラジオ受信機 | |
| US4095190A (en) | Tuning system | |
| JP2000174652A (ja) | Ｆｍ受信機 | |
| JP2000299646A (ja) | ダブルコンバージョンチューナ | |
| JPS5951182B2 (ja) | Ａｍ受信機 | |
| JP2004040562A (ja) | 標準電波を用いた基準周波数発生方法及び装置 | |
| JPH1051341A (ja) | ラジオ受信回路 | |
| JPS60223335A (ja) | Ａｍ／ｆｍ受信機のチユ−ナ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |