JPWO2006114941A1 - クロック発生回路およびオーディオシステム - Google Patents

クロック発生回路およびオーディオシステム Download PDF

Info

Publication number
JPWO2006114941A1
JPWO2006114941A1 JP2007514487A JP2007514487A JPWO2006114941A1 JP WO2006114941 A1 JPWO2006114941 A1 JP WO2006114941A1 JP 2007514487 A JP2007514487 A JP 2007514487A JP 2007514487 A JP2007514487 A JP 2007514487A JP WO2006114941 A1 JPWO2006114941 A1 JP WO2006114941A1
Authority
JP
Japan
Prior art keywords
frequency
signal
khz
generation circuit
clock generation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007514487A
Other languages
English (en)
Inventor
宮城　弘
弘 宮城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NSC Co Ltd
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Nigata Semitsu Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd, Nigata Semitsu Co Ltd filed Critical Ricoh Co Ltd
Publication of JPWO2006114941A1 publication Critical patent/JPWO2006114941A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

構成を簡略化することができるクロック発生回路およびオーディオシステムを提供することを目的とする。クロック発生回路３００は、３２．７６８ｋＨｚの共振周波数を有する水晶振動子１０を用いて基準周波数信号を生成する発振器１２と、発振器１２によって生成された基準周波数信号に同期するとともに基準周波数信号のＭ倍の周波数を有する信号を生成するＰＬＬ回路と、このＰＬＬ回路によって生成された信号を分周比Ｎ１で分周することにより３２ｋＨｚの周波数を有する第１のクロック信号ＣＬＫ１を生成する第１の分周器３０と、ＰＬＬ回路によって生成された信号を分周比Ｎ２で分周することにより３８ｋＨｚの周波数を有する第２のクロック信号ＣＬＫ２を生成する第２の分周器３２と、ＰＬＬ回路によって生成された信号を分周比Ｎ３で分周することにより４８ｋＨｚの周波数を有する第３のクロック信号ＣＬＫ３を生成する第３の分周器３４とを備えている。

Description

本発明は、複数の周波数のクロック信号を発生するクロック発生回路およびオーディオシステムに関する。
最近では、デジタル処理によって実現される各種のオーディオ装置が実用化されているが、それぞれの規格毎に使用されるサンプリング周波数が決まっていることが多いため、オーディオ装置毎に異なる周波数のクロック信号が必要になる。また、これらのオーディオ装置から出力されるオーディオ信号を送信して外部のＦＭ受信機のスピーカから出力するために、トランスミッタ機能を有するオーディオ装置も実用化されている（例えば、特許文献１参照。）。
特開２００２−２６０３２４号公報（第３−６頁、図１−６）
ところで、上述した特許文献１等に開示されたような各種のサンプリング周波数に対応するオーディオ信号をＦＭトランスミッタを用いて送信する場合に、複数のサンプリング周波数およびＦＭトランスミッタによる変調動作に必要な周波数のそれぞれに対応するクロック信号が必要になる。例えば、ＤＶＤやＭＰ３（MPEG Audio Layer-3）用に３２ｋＨｚおよび４８ｋＨｚのクロック信号が必要になり、ＦＭステレオ変調処理のサブキャリア用に３８ｋＨｚのクロック信号が必要になる。従来は、これら複数のクロック信号用に別々のクロック発生回路を備える必要があり、構成が複雑になるという問題があった。
本発明は、このような点に鑑みて創作されたものであり、その目的は、構成を簡略化することができるクロック発生回路およびオーディオシステムを提供することにある。
上述した課題を解決するために、本発明のクロック発生回路は、３２．７６８ｋＨｚの共振周波数を有する水晶振動子を用いて基準周波数信号を生成する発振器と、発振器によって生成された基準周波数信号に同期するとともに基準周波数信号のＭ倍の周波数を有する信号を生成する位相同期ループ回路と、位相同期ループ回路によって生成された信号を分周比Ｎ１で分周することにより３２ｋＨｚの整数倍の周波数を有する第１のクロック信号を生成する第１の分周器と、位相同期ループ回路によって生成された信号を分周比Ｎ２で分周することにより３８ｋＨｚの整数倍の周波数を有する第２のクロック信号を生成する第２の分周器と、位相同期ループ回路によって生成された信号を分周比Ｎ３で分周することにより４８ｋＨｚの整数倍の周波数を有する第３のクロック信号を生成する第３の分周器とを備えている。これにより、デジタルオーディオで汎用されるサンプリング周波数が３２ｋＨｚと４８ｋＨｚのオーディオデータを処理するために必要な２種類のクロック信号と、ステレオ変調処理に必要な３８ｋＨｚのクロック信号とを１つの位相同期ループ（ＰＬＬ）回路を用いた共通のクロック発生回路で生成することができ、構成の簡略化が可能となる。また、３２．７６８ｋＨｚの水晶振動子は時計の基準周波数発生用に用いられており、安価に出回っているものであるため、この水晶振動子を用いることによりコスト低減が可能になる。
また、上述した基準周波数信号は、３２．７６８ｋＨｚの（１／Ｎ４）倍の周波数を有しているときに、第１の分周器の分周比Ｎ１は、（３２．７６８×Ｍ）／（３２×Ｎ４）で決まる値、あるいはこの値をさらに２のべき乗の数で割った値に設定されることが望ましい。具体的にこのような分周比の設定を行うことにより、３２ｋＨｚあるいはその２のべき乗倍の周波数を有するクロック信号を生成することが可能になる。
また、上述した基準周波数信号は、３２．７６８ｋＨｚの（１／Ｎ４）倍の周波数を有しているときに、第２の分周器の分周比Ｎ２は、（３２．７６８×Ｍ）／（３８×Ｎ４）で決まる値、あるいはこの値をさらに２のべき乗の数で割った値に設定されることが望ましい。具体的にこのような分周比の設定を行うことにより、３８ｋＨｚあるいはその２のべき乗倍の周波数を有するクロック信号を生成することが可能になる。
また、上述した基準周波数信号は、３２．７６８ｋＨｚの（１／Ｎ４）倍の周波数を有しているときに、第３の分周器の分周比Ｎ３は、（３２．７６８×Ｍ）／（４８×Ｎ４）で決まる値、あるいはこの値をさらに２のべき乗の数で割った値に設定されることが望ましい。具体的にこのような分周比の設定を行うことにより、４８ｋＨｚあるいはその２のべき乗倍の周波数を有するクロック信号を生成することが可能になる。
また、上述したＮ１、Ｎ２、Ｎ３、Ｎ４、Ｍは整数値であることが望ましい。これにより、分周器の構成を簡略化することができる。
また、本発明のオーディオシステムは、上述したクロック発生回路と、クロック発生回路によって生成される第１および第３のクロック信号の少なくとも一方を用いてオーディオデータの再生動作を行うオーディオ処理部と、オーディオ処理部によって再生されたオーディオデータが入力され、クロック発生回路によって生成される第２のクロック信号を用いて、入力されたオーディオデータに対するＦＭステレオ変調処理、ＦＭ変調処理を行った信号を送信するＦＭトランスミッタとを備えている。これにより、オーディオ処理部に入力する３２ｋＨｚと４８ｋＨｚの２種類のクロック信号とＦＭトランスミッタに入力する３８ｋＨｚのクロック信号とを共通のクロック発生回路で生成することができるため、オーディオシステム全体の装置構成を簡略化することが可能となる。
一実施形態のオーディオシステムの構成を示す図である。 クロック発生回路の詳細構成を示す図である。
符号の説明
１０ 水晶振動子
１２ 発振器（ＯＳＣ）
１４、２６、３０、３２、３４ 分周器
２０ 位相比較器（ＰＤ）
２２ ローパスフィルタ（ＬＰＦ）
２４ 電圧制御型発振器（ＶＣＯ）
１００ オーディオ処理部
２００ ＦＭトランスミッタ
２１０ ステレオ変調部
３００ クロック発生回路
以下、本発明を適用した一実施形態のオーディオシステムについて、図面を参照しながら詳細に説明する。図１は、一実施形態のオーディオシステムの構成を示す図である。図１に示すように、本実施形態のオーディオシステムは、オーディオ処理部１００、ＦＭトランスミッタ２００、クロック発生回路３００を含んで構成されている。これらオーディオ処理部１００、ＦＭトランスミッタ２００、クロック発生回路３００のほとんどの構成が半導体基板上にＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて１チップ部品として形成されている（但し、これらのプロセスによって形成不可能な水晶振動子１０（後述する）や駆動機構等は除く）。これらのプロセスを用いることにより、半導体基板上に形成された１チップ部品およびオーディオシステム全体の小型化、低消費電力化を図ることができる。
オーディオ処理部１００は、複数のサンプリング周波数のそれぞれに対応したデジタルオーディオの再生処理を行う。例えば、オーディオ処理部１００は、図示しないＤＶＤドライブから入力されるサンプリング周波数３２ｋＨｚのオーディオデータの再生動作と、ＭＰ３形式で記録されたサンプリング周波数３２ｋＨｚあるいは４８ｋＨｚのオーディオデータの再生動作を選択的に行う。これらの再生動作に必要な３２ｋＨｚおよび４８ｋＨｚのクロック信号はクロック発生回路３００から入力される。
ＦＭトランスミッタ２００は、オーディオ処理部１００による再生動作によって生成されたオーディオデータに対してＦＭステレオ変調処理およびＦＭ変調処理を行い、ＦＭ変調された信号をアンテナ２２０から送信する。この信号は外部のＦＭ受信機によって受信され、オーディオ処理部１００から出力されたオーディオデータに対応するオーディオ音がこのＦＭ受信機のスピーカから出力される。ＦＭトランスミッタ２００は、ＦＭステレオ変調処理を行うステレオ変調部２１０を備えている。ステレオ変調部２１０では、オーディオ処理部１００から入力されるＬ／Ｒ用のオーディオデータを３８ｋＨｚのサブキャリアに同期したステレオ変調処理を行ってステレオ複合データ（コンポジットデータ）を生成しており、この処理に必要な３８ｋＨｚのクロック信号がクロック発生回路３００から入力される。
クロック発生回路３００は、３２．７６８ｋＨｚの水晶振動子を用いて、３２ｋＨｚの周波数を有する第１のクロック信号ＣＬＫ１と、３８ｋＨｚの周波数を有する第２のクロック信号ＣＬＫ２と、４８ｋＨｚの周波数を有するクロック信号ＣＬＫ３とを発生する。
図２は、クロック発生回路３００の詳細構成を示す図である。図２に示すように、クロック発生回路３００は、水晶振動子１０、発振器（ＯＳＣ）１２、分周器１４、２６、３０、３２、３４、位相比較器（ＰＤ）２０、ローパスフィルタ（ＬＰＦ）２２、電圧制御型発振器（ＶＣＯ）２４を備えている。
水晶振動子１０は、３２．７６８ｋＨｚの共振周波数を有する。この水晶振動子１０は、時計用に広く出回っているものであり、安価に入手することができる。発振器１２は、水晶振動子１０を共振回路の一部に用いて３２．７６８ｋＨｚの発振動作を行って発振信号を出力する。この発振信号は分周比が４（＝Ｎ４）の分周器１４を通して４分周され、８．１９２ｋＨｚの基準周波数信号ｆｒとして位相比較器２０の一方の入力端に入力される。
位相比較器２０は、この基準周波数信号ｆｒと他方の入力端に入力された分周器２６の出力信号の位相を比較し、位相差に応じた信号を出力する。ローパスフィルタ２２は、位相比較器２０の出力信号を平滑して電圧制御型発振器２４に印加する制御電圧を生成する。電圧制御型発振器２４は、ローパスフィルタ２２から印加される制御電圧に応じた周波数で発振動作を行う。この発振信号は分周比が７１２５（＝Ｍ）の分周器２６を通して７１２５分周され、この分周後の信号が位相比較器２０の他方の入力端に入力される。
上述した位相比較器２０、ローパスフィルタ２２、電圧制御型発振器２４、分周器２６によって位相同期ループ（ＰＬＬ）回路が構成されており、８．１９２ｋＨｚの基準周波数信号に同期し、かつ、この基準周波数信号の７１２５倍の周波数（５８．３６８ＭＨｚ）を有する信号がこのＰＬＬ回路によって生成され、出力される。
分周器３０は、分周比が１８２４（＝Ｎ１）に設定されており、ＰＬＬ回路の出力信号を１８２４分周したクロック信号ＣＬＫ１を生成して出力する。ＰＬＬ回路の出力信号の周波数は５８．３６８ＭＨｚであるため、これを１８２４分周することで３２ｋＨｚのクロック信号ＣＬＫ１が生成される。
同様に、分周器３２は、分周比が１５３６（＝Ｎ２）に設定されており、ＰＬＬ回路の出力信号を１５３６分周したクロック信号ＣＬＫ２を生成して出力する。ＰＬＬ回路の出力信号の周波数は５８．３６８ＭＨｚであるため、これを１５３６分周することで３８ｋＨｚのクロック信号ＣＬＫ２が生成される。
また、分周器３４は、分周比が１２１６（＝Ｎ３）に設定されており、ＰＬＬ回路の出力信号を１２１６分周したクロック信号ＣＬＫ３を生成して出力する。ＰＬＬ回路の出力信号の周波数は５８．３６８ＭＨｚであるため、これを１２１６分周することで４８ｋＨｚのクロック信号ＣＬＫ３が生成される。
このように、本実施形態のクロック発生回路３００では、デジタルオーディオで汎用されるサンプリング周波数が３２ｋＨｚと４８ｋＨｚのオーディオデータを処理するために必要な２種類のクロック信号ＣＬＫ１、ＣＬＫ３と、ステレオ変調処理に必要な３８ｋＨｚのクロック信号ＣＬＫ２とを１つのＰＬＬ回路を用いて生成することができ、クロック発生回路３００およびこれを用いたオーディオシステムの構成の簡略化が可能となる。また、３２．７６８ｋＨｚの水晶振動子１０は時計の基準周波数発生用に用いられており、安価に出回っているものであるため、この水晶振動子１０を用いることによりコスト低減が可能になる。
具体的には、分周器３０の分周比Ｎ１は、（３２．７６８×Ｍ）／（３２×Ｎ４）で決まる値に設定されている。上述した例ではＭ＝７１２５、Ｎ４＝４であってＮ１＝１８２４となっている。このような分周比Ｎ１を設定することにより、３２．７６８ｋＨｚの水晶振動子１０を用いて３２ｋＨｚのクロック信号ＣＬＫ１を生成することが可能になる。あるいは、この分周比Ｎ１は、（３２．７６８×Ｍ）／（３２×Ｎ４）で決まる値をさらに２のべき乗の数（２，４，８，…，２n （＝２n （ｎは０以上の整数）））で割った値でもよい。この場合には、３２ｋＨｚに２のべき乗の数を掛けた周波数のクロック信号ＣＬＫ１’が生成されるが、このクロック信号ＣＬＫ１’を分周することで容易に３２ｋＨｚのクロック信号ＣＬＫ１を生成することができる。また、分周比Ｎ１を（３２．７６８×Ｍ）／（３２×Ｎ４）で決まる値を４で割った値に設定することにより、ＭＰ３等で用いられる１２８ｋＨｚのサンプリング周波数に一致するクロック信号を直接生成することも可能になる。
同様に、分周器３２の分周比Ｎ２は、（３２．７６８×Ｍ）／（３８×Ｎ４）で決まる値に設定されている。上述した例ではＭ＝７１２５、Ｎ４＝４であってＮ２＝１５３６となっている。このような分周比Ｎ２を設定することにより、３２．７６８ｋＨｚの水晶振動子１０を用いて３８ｋＨｚのクロック信号ＣＬＫ２を生成することが可能になる。あるいは、この分周比Ｎ２は、（３２．７６８×Ｍ）／（３８×Ｎ４）で決まる値をさらに２のべき乗の数（２，４，８，…，２n ）で割った値でもよい。この場合には、３８ｋＨｚに２のべき乗の数を掛けた周波数のクロック信号ＣＬＫ２’が生成されるが、このクロック信号ＣＬＫ２’を分周することで容易に３８ｋＨｚのクロック信号ＣＬＫ２を生成することができる。
また、分周器３４の分周比Ｎ３は、（３２．７６８×Ｍ）／（４８×Ｎ４）で決まる値に設定されている。上述した例ではＭ＝７１２５、Ｎ４＝４であってＮ３＝１２１６となっている。このような分周比Ｎ３を設定することにより、３２．７６８ｋＨｚの水晶振動子１０を用いて４８ｋＨｚのクロック信号ＣＬＫ３を生成することが可能になる。あるいは、この分周比Ｎ３は、（３２．７６８×Ｍ）／（４８×Ｎ４）で決まる値をさらに２のべき乗の数（２，４，８，…，２n ）で割った値でもよい。この場合には、４８ｋＨｚに２のべき乗の数を掛けた周波数のクロック信号ＣＬＫ３’が生成されるが、このクロック信号ＣＬＫ３’を分周することで容易に４８ｋＨｚのクロック信号ＣＬＫ３を生成することができる。また、分周比Ｎ３を（３２．７６８×Ｍ）／（４８×Ｎ４）で決まる値を２で割った値に設定することにより、ＭＰ３等で用いられる９６ｋＨｚのサンプリング周波数に一致するクロック信号を直接生成することも可能になる。
また、上述した分周器１４の分周比Ｎ４、分周器２６の分周比Ｍ、分周器３０の分周比Ｎ１、分周器３２の分周比Ｎ２、分周器３４の分周比Ｎ３のそれぞれを整数値とすることにより、各分周器の構成を簡略化して、クロック発生回路３００およびこれを用いたオーディオシステムの構成のさらなる簡略化が可能となる。
なお、本発明は上記実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。上述した実施形態では、発振器１２の発振信号を分周器１４を介して位相比較器２０に入力したが、この分周器１４を省略して発振器１２の発振信号を基準周波数信号として位相比較器２０に直接入力してもよい。
本発明によれば、デジタルオーディオで汎用されるサンプリング周波数が３２ｋＨｚと４８ｋＨｚのオーディオデータを処理するために必要な２種類のクロック信号と、ステレオ変調処理に必要な３８ｋＨｚのクロック信号とを１つの位相同期ループ（ＰＬＬ）回路を用いた共通のクロック発生回路で生成することができ、構成の簡略化が可能となる。また、３２．７６８ｋＨｚの水晶振動子は時計の基準周波数発生用に用いられており、安価に出回っているものであるため、この水晶振動子を用いることによりコスト低減が可能になる。

Claims (7)

  1. ３２．７６８ｋＨｚの共振周波数を有する水晶振動子を用いて基準周波数信号を生成する発振器と、
    前記発振器によって生成された基準周波数信号に同期するとともに前記基準周波数信号のＭ倍の周波数を有する信号を生成する位相同期ループ回路と、
    前記位相同期ループ回路によって生成された信号を分周比Ｎ１で分周することにより３２ｋＨｚの整数倍の周波数を有する第１のクロック信号を生成する第１の分周器と、
    前記位相同期ループ回路によって生成された信号を分周比Ｎ２で分周することにより３８ｋＨｚの整数倍の周波数を有する第２のクロック信号を生成する第２の分周器と、
    前記位相同期ループ回路によって生成された信号を分周比Ｎ３で分周することにより４８ｋＨｚの整数倍の周波数を有する第３のクロック信号を生成する第３の分周器と、
    を備えるクロック発生回路。
  2. 請求項１において、
    前記基準周波数信号は、３２．７６８ｋＨｚの（１／Ｎ４）倍の周波数を有しているときに、第１の分周器の分周比Ｎ１は、（３２．７６８×Ｍ）／（３２×Ｎ４）で決まる値、あるいはこの値をさらに２n （ｎは０以上の整数）で割った値に設定されるクロック発生回路。
  3. 請求項１において、
    前記基準周波数信号は、３２．７６８ｋＨｚの（１／Ｎ４）倍の周波数を有しているときに、第２の分周器の分周比Ｎ２は、（３２．７６８×Ｍ）／（３８×Ｎ４）で決まる値、あるいはこの値をさらに２n （ｎは０以上の整数）で割った値に設定されるクロック発生回路。
  4. 請求項１において、
    前記基準周波数信号は、３２．７６８ｋＨｚの（１／Ｎ４）倍の周波数を有しているときに、第３の分周器の分周比Ｎ３は、（３２．７６８×Ｍ）／（４８×Ｎ４）で決まる値、あるいはこの値をさらに２n （ｎは０以上の整数）で割った値に設定されるクロック発生回路。
  5. 請求項１において、
    前記Ｎ１、Ｎ２、Ｎ３、Ｎ４、Ｍは整数値であるクロック発生回路。
  6. 請求項１に記載のクロック発生回路と、
    前記クロック発生回路によって生成される前記第１および第３のクロック信号の少なくとも一方を用いてオーディオデータの再生動作を行うオーディオ処理部と、
    前記オーディオ処理部によって再生されたオーディオデータが入力され、前記クロック発生回路によって生成される前記第２のクロック信号を用いて、入力されたオーディオデータに対するＦＭステレオ変調処理、ＦＭ変調処理を行った信号を送信するＦＭトランスミッタと、
    を備えるオーディオシステム。
  7. 請求項６において、
    ＣＭＯＳプロセスあるいはＭＯＳプロセスを用いて、前記クロック発生回路、前記オーディオ処理部、前記ＦＭトランスミッタに対応する構成が半導体基板上に形成されたオーディオシステム。
JP2007514487A 2005-04-25 2006-03-08 クロック発生回路およびオーディオシステム Pending JPWO2006114941A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005125875 2005-04-25
JP2005125875 2005-04-25
PCT/JP2006/304467 WO2006114941A1 (ja) 2005-04-25 2006-03-08 クロック発生回路およびオーディオシステム

Publications (1)

Publication Number Publication Date
JPWO2006114941A1 true JPWO2006114941A1 (ja) 2008-12-18

Family

ID=37214572

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007514487A Pending JPWO2006114941A1 (ja) 2005-04-25 2006-03-08 クロック発生回路およびオーディオシステム

Country Status (6)

Country Link
US (1) US20090225990A1 (ja)
EP (1) EP1876712A1 (ja)
JP (1) JPWO2006114941A1 (ja)
CN (1) CN101189798A (ja)
TW (1) TW200642288A (ja)
WO (1) WO2006114941A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4300372B1 (ja) * 2008-02-27 2009-07-22 オンキヨー株式会社 オーディオ装置、スイッチング電源及びスイッチング制御方法
US8525498B2 (en) * 2008-07-31 2013-09-03 Monolithic Power Systems, Inc. Average input current limit method and apparatus thereof
JP5172872B2 (ja) * 2010-01-28 2013-03-27 日本電信電話株式会社 クロック・データリカバリ回路
TWI599889B (zh) * 2017-03-14 2017-09-21 芯籟半導體股份有限公司 自動產生時脈的通用序列匯流排控制器及其使用方法
CN115250397A (zh) * 2021-04-28 2022-10-28 华为技术有限公司 Tws耳机和tws耳机的播放方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292062B1 (en) * 2000-02-10 2001-09-18 Silicon Wave, Inc. Method and apparatus for implementing a high-precision interval timer utilizing multiple oscillators including a non-optimal oscillator
JP2002100997A (ja) * 2000-09-25 2002-04-05 Toshiba Corp Ｆｍトランスミッタ及び当該ｆｍトランスミッタを備えたコンピュータシステム
JP2004056717A (ja) * 2002-07-24 2004-02-19 Renesas Technology Corp 半導体装置、システムボードおよび多相クロック発生回路

Also Published As

Publication number Publication date
EP1876712A1 (en) 2008-01-09
US20090225990A1 (en) 2009-09-10
CN101189798A (zh) 2008-05-28
TW200642288A (en) 2006-12-01
WO2006114941A1 (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
TW200407694A (en) Generation of multiple clock signals of different frequency characteristics
JP2007088657A (ja) Ｆｍトランスミッタ
JP2007096694A (ja) Ｆｍトランスミッタ
JPWO2006114941A1 (ja) クロック発生回路およびオーディオシステム
US20090011729A1 (en) Fm transmitter
US20040246032A1 (en) Clock shaping device and electronic instrument using the same
JPH08317001A (ja) ディジタル変復調回路
US6670857B2 (en) Audio clock restoring apparatus and audio clock restoring method
US20070195961A1 (en) FM transmitter
JP4076558B2 (ja) Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路
JP2005094077A (ja) クロック生成システム
JP2008147788A (ja) 位相同期回路、同期検波回路および放送受信装置
US8150349B2 (en) Apparatus and method for audio conversion
JP2009027685A (ja) Ｆｍステレオ送信機およびそのデジタル化された周波数変調ステレオ多重化回路
JP2000148281A (ja) クロック選択回路
JPH0758636A (ja) 周波数シンセサイザ
JP4892466B2 (ja) アナログデジタル回路
JP4499009B2 (ja) 分周回路、クロック生成回路、およびそれを搭載した電子機器
JP2006262521A (ja) Ｆｍステレオ送信用回路
JP4354454B2 (ja) ステレオ変調器およびこれを用いたｆｍ送信回路
JPH05206734A (ja) マルチバンドラジオｉｃ
JP2003347933A (ja) クロック生成回路
JP2005033581A (ja) フラクショナル−ｎ方式の位相同期ループ形周波数シンセサイザ
JP2001119317A (ja) 無線通信装置、無線通信装置の周波数切替え方法および記録媒体
JP2007228444A (ja) Ｐｌｌ周波数シンセサイザ回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090714