JP4300372B1 - オーディオ装置、スイッチング電源及びスイッチング制御方法 - Google Patents

Abstract

【課題】 スイッチングアンプのクロック信号の周波数を分周してスイッチング電源のクロック信号を生成するオーディオ装置であって、スイッチングアンプのクロック信号を生成するクロック生成回路に電源投入時に電源電圧を供給する別の電源回路を別途設けることなく、スイッチング電源を動作開始すること。
【解決手段】 電源投入時においてスイッチング電源１０１から第２クロック生成回路１０５に電源電圧が供給されていない状態においては、第１クロック生成回路１０４は、分周回路１０３からのクロック信号を使用せずに、第１クロック生成回路１０４に予め設定されている周波数のクロック信号を生成し、スイッチング電源１０１を動作させる。スイッチング電源１０１が動作することによって、スイッチング電源１０１から電源電圧が第２クロック生成回路１０５に供給されるようになる。
【選択図】図１

Description

本発明は、スイッチングアンプとスイッチング電源とを備えるオーディオ装置であって、スイッチング電源を駆動するクロック信号の周波数を制御するオーディオ装置に関する。

現在、スイッチングアンプとスイッチング電源とを備えるオーディオ装置が提供されている。スイッチングアンプとスイッチング電源とを組み合せる場合、この２つを駆動するクロック信号はそれぞれに個別の周波数（キャリア周波数ともいう）を有しているので、それぞれの周波数同士の干渉（ビート）が発生し、それが可聴帯域にフォールダウンすることが大きな問題となっている。

これを抑制するために、スイッチングアンプとスイッチング電源とのクロック信号を同一源から生成することが考えられる。しかし、スイッチングアンプにおいては、可聴帯域への影響と性能向上との観点から、クロック信号の周波数は比較的高く（数百ｋＨｚ以上に）設定されることが多いのに対して、スイッチング電源ではスイッチング損失の増加を防止するため、クロック信号の周波数は比較的低めに設定され、同一のものとすることは現実的ではない。

この問題を解決するために、スイッチングアンプを駆動するクロック信号の周波数を任意の分周比で分周して、スイッチング電源を駆動するクロック信号の周波数とすることにより、ビートの発生を抑制する技術が提案されている。しかし、この技術では、オーディオ装置の電源投入時において、スイッチング電源からの電源電圧がスイッチングアンプのクロック信号を生成するクロック生成回路に供給されていない状態では、スイッチングアンプを動作させるためのクロック信号を生成することができない。従って、スイッチングアンプのクロック信号を分周して、スイッチング電源のクロック信号を生成することもできない。そのため、スイッチングアンプのクロック信号を生成するためのクロック生成回路に電源投入時に電源電圧を供給するための（スイッチング電源以外の）別の電源回路を別途設けて、別の電源回路からの電源電圧によってクロック生成回路を動作させ、スイッチングアンプのクロック信号を生成する必要がある。

特開２００５−１３６７１７号 特開２００６−６０５８０号

本発明は上記従来の課題を解決するためになされたものであり、その目的は、スイッチングアンプのクロック信号の周波数を分周してスイッチング電源のクロック信号を生成するオーディオ装置であって、スイッチングアンプのクロック信号を生成するクロック生成回路に電源投入時に電源電圧を供給する別の電源回路を別途設けることなく、スイッチング電源を動作開始することができるオーディオ装置を提供することである。

本発明の好ましい実施形態によるオーディオ装置は、スイッチング電源と、スイッチングアンプと、分周手段とを備える。前記スイッチング電源は、スイッチング動作することによって電源電圧を前記スイッチングアンプに出力する第１スイッチング手段と、前記第１スイッチング手段をスイッチング動作させる第１クロック信号を生成する第１クロック生成手段とを有する。前記スイッチングアンプは、入力信号に応じたパルス変調信号を生成するパルス変調手段と、前記パルス変調信号によってスイッチング動作する第２スイッチング手段と、前記スイッチング電源から供給される電源電圧によって動作し、前記パルス変調手段を駆動する第２クロック信号を生成する第２クロック生成手段とを有する。前記分周手段は、前記第２クロック生成手段から供給される前記第２クロック信号の周波数を分周し、第３クロック信号を生成する。前記第２クロック生成手段に前記スイッチング電源から電源電圧が供給されていないために、前記分周手段から前記第１クロック生成手段に前記第３クロック信号が供給されていない状態においては、前記第１クロック生成手段は、前記第１クロック生成手段に予め設定されている周波数の前記第１クロック信号を生成する。前記第２クロック生成手段に前記スイッチング電源から電源電圧が供給されており、前記分周手段から前記第１クロック生成手段に前記第３クロック信号が供給されている状態においては、前記第１クロック生成手段は、前記第３クロック信号の周波数に同期した周波数の前記第１クロック信号を生成する。

本発明の好ましい実施形態によるスイッチング制御方法は、スイッチング電源と、スイッチングアンプとを備えるオーディオ装置における、スイッチング制御方法であって、前記オーディオ装置の電源投入時であって、前記スイッチング電源からの電源電圧が前記スイッチングアンプに供給されていない状態において、前記スイッチング電源が、前記スイッチング電源に予め設定されている周波数の第１クロック信号を生成するステップと、前記スイッチング電源に予め設定されている周波数の前記第１クロック信号によって前記スイッチング電源が動作し、電源電圧を前記スイッチングアンプに供給するステップと、前記スイッチング電源から供給された電源電圧によって、前記スイッチングアンプが第２クロック信号を生成するステップと、前記第２クロック信号によって前記スイッチングアンプが動作するステップと、前記第２クロック信号の周波数を分周して第３クロック信号を生成し、前記スイッチング電源に供給するステップと、前記スイッチング電源に前記第３クロック信号が供給されている状態になると、前記スイッチング電源が、前記第３クロック信号の周波数に基づいた周波数の前記第１クロック信号を生成するステップと、前記第３クロック信号の周波数に同期した周波数の前記第１クロック信号によって前記スイッチング電源が動作し、電源電圧を前記スイッチングアンプに供給するステップとを含む。

電源投入時においてスイッチング電源から第２クロック生成手段に電源電圧が供給されていない状態においては、第１クロック生成手段は、分周手段からの第３クロック信号を使用せずに、第１クロック生成手段に予め設定されている周波数の第１クロック信号を生成し、第１スイッチング手段を動作させる。第１スイッチング手段が動作することによって、スイッチング電源から電源電圧が第２クロック生成手段に供給されるようになる。従って、電源投入時にも第２クロック生成手段をスイッチング電源からの電源電圧によって動作開始させることができ、電源投入時に第２クロック生成手段を動作させるための別の電源回路を別途設ける必要がない。

また、第２クロック生成手段が動作を開始した後は、第１クロック生成手段には分周手段から第３クロック信号（第２クロック生成手段が生成した第２クロック信号の周波数を分周したクロック信号）が供給されるようになる。第１クロック生成手段は、第３クロック信号の周波数に同期した周波数の第１クロック信号を生成し、第１スイッチング手段を動作させる。ここで、第３クロック信号の周波数に同期した周波数とは、例えば、第３クロック信号の周波数と同じ周波数、または、第３クロック信号の周波数をさらに分周した（例えば周波数を１／２にした）周波数を意味する。従って、第１クロック信号と第２クロック信号とによってビートが発生することが防止される。

以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図１は、本発明の好ましい実施形態によるスイッチング電源１０１及びスイッチングアンプ１０２を備えるオーディオ装置１を示す概略ブロック図である。図２は、オーディオ装置１の詳細な構成を示す回路図である。

［概要］
図１に示すように、オーディオ装置１は、スイッチングアンプ１０２に電源電圧を供給するスイッチング電源（ＤＣ／ＤＣコンバータ）１０１と、外部から入力される入力信号（オーディオ信号）をスイッチング増幅し、図示しないスピーカーに供給するスイッチングアンプ１０２と、スイッチングアンプ１０２のパルス幅変調回路を駆動するクロック信号を分周してスイッチング電源１０１に供給する分周回路１０３とを備える。

オーディオ装置１は、電源投入時において、スイッチング電源１０１の第１クロック生成回路１０４に予め設定されている周波数のクロック信号に基づいてスイッチング電源１０１がスイッチング動作を開始し、スイッチングアンプ１０２に電源電圧を供給する。スイッチングアンプ１０２にスイッチング電源１０１からの電源電圧が供給されると、スイッチングアンプ１０２の第２クロック生成回路１０５が動作を開始する。第２クロック生成回路１０５によって生成されたクロック信号によってスイッチングアンプ１０２はスイッチング動作する。第２クロック生成回路１０５によって生成されたクロック信号は、分周回路１０３によって分周され、スイッチング電源１０１の第１クロック生成回路１０４に供給される。第１クロック生成回路１０４は、分周回路１０３からのクロック信号の周波数に基づく（すなわち、同期した）周波数を有するクロック信号を生成し、スイッチング電源１０１は、当該クロック信号によってスイッチング動作する。従って、電源投入時にも第２クロック生成回路１０５をスイッチング電源１０１からの電源電圧によって動作開始させることができ、電源投入時に第２クロック生成回路１０５を動作させるための別の電源回路を別途設ける必要がない。

［スイッチング電源］
スイッチング電源１０１は、入力電源電圧（直流電圧）Ｅをスイッチングするためのスイッチング素子を、電源投入直後は第１クロック生成回路１０４に設定されている周波数のクロック信号によってスイッチング動作すると共に、スイッチングアンプ１０２の動作開始後には、分周回路１０３から供給されるクロック信号に同期するように生成されたクロック信号によってスイッチング動作する。

図２に示すように、スイッチング電源１０１は、スイッチング回路１１、トランスＴ、整流回路１２、平滑回路１３、および、第１クロック生成回路１０４を備える。

スイッチング回路１１は、直流電圧である入力電圧Ｅをスイッチングして、所定の周波数を有する交流電圧に変換する。スイッチング回路１１は、例えばＭＯＳＦＥＴからなる第１，第２スイッチング素子ＳＷ１，ＳＷ２を含む。第１クロック生成回路１０４から供給されるクロック信号ＣＬＫ１によって、第１スイッチング素子ＳＷ１がオンオフ動作され、クロック信号ＣＬＫ２によって、第２スイッチング素子ＳＷ２がオンオフ動作される。

トランスＴは、１次巻線に入力された電圧値を所定の電圧値に昇圧して２次巻線から出力させる。整流回路１２は、トランスＴの２次巻線の出力を整流するものであり、例えばダイオードブリッジ回路を含む。平滑回路１３はコンデンサＣ１，Ｃ２を含み、整流回路１２からの出力を平滑する。平滑回路１３の出力は、電源電圧として出力端子からスイッチングアンプ１０２に供給される。

第１クロック生成回路１０４は、第１，第２スイッチング素子ＳＷ１，ＳＷ２をオンオフ動作させるクロック信号ＣＬＫ１，ＣＬＫ２を生成する回路である。第１クロック生成回路１０４は、クロック生成部１４と、端子１０４ａ〜１０４ｅとを有する。端子１０４ａ，１０４ｂには抵抗Ｒ１，コンデンサＣ３がそれぞれ接続されており、抵抗Ｒ１及びコンデンサＣ３によって電源投入時にクロック生成部１４が生成するクロック信号ＣＬＫ０の周波数（例えば約１８０ｋＨｚ）が設定されている。端子１０４ｃは分周回路１０３の出力端に接続されており、第２クロック生成回路１０５の動作開始後に、クロック生成部１４に分周回路１０３からクロック信号ＣＬＫ４が供給される。

クロック生成部１４は、電源投入時において、端子１０４ｃに分周回路１０３からクロック信号ＣＬＫ４が供給されていない状態においては、抵抗Ｒ１とコンデンサＣ３とで決定される所定周波数（約１８０ｋＨｚ）のクロック信号ＣＬＫ０を生成する。第１クロック生成回路１０４は、クロック生成部１４で生成されたクロック信号ＣＬＫ０の１／２の周波数（すなわち周波数が約９０ｋＨｚ）であるクロック信号ＣＬＫ１，ＣＬＫ２を生成し、端子１０４ｄ，１０４ｅを介して、第１，第２スイッチング素子ＳＷ１，ＳＷ２に供給する。

一方、クロック生成部１４は、スイッチングアンプ１０２の動作開始後であって、端子１０４ｃに分周回路１０３からクロック信号ＣＬＫ４が供給されている状態においては、クロック信号ＣＬＫ４と同じ周波数（約２００ｋＨｚ）のクロック信号ＣＬＫ０を生成する。すなわち、クロック生成部１４は、クロック信号ＣＬＫ４の周波数に同期したクロック信号ＣＬＫ０を生成する。第１クロック生成回路１０４は、クロック生成部１４で生成されたクロック信号ＣＬＫ０の１／２の周波数（すなわち周波数が約１００ｋＨｚ）であるクロック信号ＣＬＫ１，ＣＬＫ２を生成し、端子１０４ｄ，１０４ｅを介して、第１，第２スイッチング素子ＳＷ１，ＳＷ２に供給する。

［スイッチングアンプ］
スイッチングアンプ１０２は、パルス変調回路（例えばパルス幅変調回路）において入力信号をパルス幅変調し、パルス幅変調信号を生成し、当該パルス幅変調信号に応じてスイッチング素子をオンオフ制御することによって、入力信号を増幅するものである。図３は、スイッチングアンプ１０２の構成を示す概略ブロック図である。スイッチングアンプ１０２は、パルス幅変調回路２１、ドライバ２２、スイッチング出力回路２３、ＬＰＦ（Low Pass Filter）２４、および第２クロック生成回路１０５を備える。なお、図２においては、ドライバ２２、スイッチング出力回路２３、および、ＬＰＦ２４の記載を省略している。

パルス幅変調回路２１は、第２クロック生成回路１０５から供給されるクロック信号ＣＬＫ３（周波数が例えば４００ｋＨｚ）に基づいて、入力信号をパルス幅変調し、第１のパルス幅変調信号ＯＵＴ１および第２のパルス幅変調信号ＯＵＴ２を生成する。第１のパルス幅変調信号ＯＵＴ１および第２のパルス幅変調信号ＯＵＴ２は、一方がハイレベルの信号である場合に他方がローレベルの信号である。ドライバ２２は、第１のパルス幅変調信号ＯＵＴ１および第２のパルス幅変調信号ＯＵＴ２が入力され、後述のスイッチング素子を駆動するための駆動信号ＤＲＶ１およびＤＲＶ２を出力する。

スイッチング出力回路２３は、スイッチング電源１０１から供給される第１の電源（例えば正の電源＋ＶＤ）と第２の電源（例えば負の電源−ＶＤ）との間に接続され、駆動信号に応答して正の電源＋ＶＤまたは負の電源−ＶＤを出力する。スイッチング出力回路２３は、スイッチング素子（例えば、ＭＯＳＦＥＴ）ＳＷ３、ＳＷ４を有する。

ＬＰＦ２４は、スイッチング出力回路２３の出力端とスイッチングアンプ１０２の出力端との間に接続され、高周波成分を除去して、スピーカー等の負荷に出力する。ＬＰＦ２４は、コイル２８およびコンデンサ２９を有する。

第２クロック生成回路１０５は、パルス幅変調回路２１を駆動するためのクロック信号ＣＬＫ３を生成する。図２に示すように、第２クロック生成回路１０５は、発振子（例えばセラロック）３０と、抵抗Ｒ２，Ｒ３と、コンデンサＣ４，Ｃ５と、インバータ３１〜３３とを有する。発振子３０から出力されるクロック信号は、抵抗Ｒ２，Ｒ３，コンデンサＣ４，Ｃ５、インバータ３１，３２によって波形成形されて、矩形波状のクロック信号ＣＬＫ３が生成される。クロック信号ＣＬＫ３の周波数は、例えば４００ｋＨｚである。クロック信号ＣＬＫ３は、パルス幅変調回路２１に供給される。インバータ３３は、クロック信号ＣＬＫ３を反転およびバッファして、分周回路１０３に供給する。

［分周回路］
分周回路１０３は、第２クロック生成回路１０５から供給されるクロック信号ＣＬＫ３を所定の分周比で分周したクロック信号ＣＬＫ４を生成し、スイッチング電源１０１の第１クロック生成回路１０４に供給する回路である。上記の通り、第１クロック生成回路１０４が、クロック生成部１４で生成されたクロック信号ＣＬＫ０の１／２の周波数のクロック信号ＣＬＫ１，ＣＬＫ２を出力する場合、パルス幅変調回路２１を駆動するクロック信号ＣＬＫ３の周波数（約４００ｋＨｚ）を１／４にしてスイッチング電源１０１を駆動するクロック信号ＣＬＫ１，ＣＬＫ２（約１００ｋＨｚ）を得るためには、分周回路１０３の分周比は２に設定されている。すなわち、分周回路１０３は、クロック信号ＣＬＫ３の周波数を２分周して、周波数が１／２（約２００ｋＨｚ）であるクロック信号ＣＬＫ４を生成する。

分周回路１０３は、図２に示すように、第２クロック生成回路１０５からのクロック信号ＣＬＫ３を１／２の周波数に分周する分周部（例えばフリップフロップ回路）５１と、インバータ５２、ＡＮＤ回路５３、抵抗Ｒ４及びコンデンサＣ６を含む。ＡＮＤ回路５３の一方の入力端には分周部５１の出力が供給され、他方の入力端には分周部１０３の出力をインバータ５２で反転させ、抵抗Ｒ４及びコンデンサＣ６によって立上り及び立下りが緩やかにされた信号が供給される。その結果、ＡＮＤ回路５３から出力されるクロック信号ＣＬＫ４は、クロック信号ＣＬＫ３の周波数を１／２に分周し、かつ、ハイレベルの期間を短くしたクロック信号になっている。このようなクロック信号ＣＬＫ４は、第１クロック生成回路１０４のクロック生成部１４が、分周回路１０３によって生成されるクロック信号ＣＬＫ４と同じ周波数の（同期した）クロック信号ＣＬＫ０を生成するために使用される。

［動作］
以上の構成を有するオーディオ装置１についてその動作を説明する。なお、図４Ａ〜図４Ｅは、各点における波形のシミュレーション結果である。電源投入直後においては、スイッチングアンプ１０２にはスイッチング電源１０１から電源電圧が供給されておらず、第２クロック生成回路１０５はクロック信号ＣＬＫ３をパルス幅変調回路２１および分周回路１０３に供給することができない。従って、スイッチング電源１０１の第１クロック生成回路１０４のクロック生成部１４には分周回路１０３からクロック信号ＣＬＫ４が供給されていない。

第１クロック生成回路１０４に電源電圧Ｅが供給されると、クロック生成部１４は、抵抗Ｒ１およびコンデンサＣ３によって予め設定されている周波数（約１８０ｋＨｚ）のクロック信号ＣＬＫ０を生成する（図４Ａ参照）。第１クロック生成回路１０４は、クロック信号ＣＬＫ０の１／２の周波数であるクロック信号ＣＬＫ１，ＣＬＫ２をスイッチング素子ＳＷ１，ＳＷ２に出力する（図４Ｂ参照）。これにより、スイッチング素子ＳＷ１，ＳＷ２が電源電圧Ｅをスイッチングすることによって、スイッチング電源回路１０１は、電源電圧をスイッチングアンプ１０２に供給するようになる。

スイッチングアンプ１０２にスイッチング電源回路１０１から電源電圧が供給されると、第２クロック生成回路１０５がクロック信号ＣＬＫ３（約４００ｋＨｚ）を生成するようになり、クロック信号ＣＬＫ３によってスイッチングアンプ１０２が動作を開始する。すなわち、パルス幅変調回路２１がクロック信号ＣＬＫ３に基づいて、入力信号によって変調されたパルス幅変調信号を生成し、パルス幅変調信号によってスイッチング素子ＳＷ３，ＳＷ４がスイッチング動作する。

第２クロック生成回路１０５からのクロック信号ＣＬＫ３は分周回路１０３にも供給される。分周回路１０３は、クロック信号ＣＬＫ３の周波数を１／２に分周し、さらにハイレベルの期間を短くしたクロック信号ＣＬＫ４（周波数約２００ｋＨｚ）を生成し、第１クロック生成回路１０４に供給する（図４Ｃ参照）。

第１クロック生成回路１０４にクロック信号ＣＬＫ４が供給されると、クロック生成部１４は、クロック信号ＣＬＫ４と同じ周波数（約２００ｋＨｚ）のクロック信号ＣＬＫ０を生成する（図４Ｄ参照）。詳細には、クロック生成部１４は、クロック信号ＣＬＫ４のハイレベルへの立ち上がりに応答してハイレベルに立ち上がるクロック信号を生成することによって、クロック信号ＣＬＫ４と同じ周波数のクロック信号ＣＬＫ０を生成する。第１クロック生成回路１０４は、クロック信号ＣＬＫ０の１／２の周波数（約１００ｋＨｚ）であるクロック信号ＣＬＫ１，ＣＬＫ２をスイッチング素子ＳＷ１，ＳＷ２に出力する（図４Ｅ参照）。これにより、スイッチング電源１０１は、スイッチングアンプ１０２のパルス幅変調回路２１を駆動するクロック信号ＣＬＫ３を１／４に分周（４分周）した周波数のクロック信号ＣＬＫ１，ＣＬＫ２によって駆動される。その結果、クロック信号ＣＬＫ３と、クロック信号ＣＬＫ１，ＣＬＫ２とによってビートが発生することを防止することができる。

以上のように、電源投入時でありスイッチングアンプ１０２の第２クロック生成回路１０５がクロック信号ＣＬＫ３を生成できないときには、第１クロック生成回路１０４が予め設定されている周波数のクロック信号ＣＬＫ１，ＣＬＫ２を生成して、スイッチング素子ＳＷ１，ＳＷ２をスイッチング動作させるようにしている。従って、電源投入時に第２クロック生成回路１０５を動作させるための電源回路を別途設ける必要がない。第２クロック生成回路１０５が動作を開始した後は、第１クロック生成回路１０４は、パルス幅変調回路２１を駆動するクロック信号ＣＬＫ３の周波数を分周した周波数のクロック信号ＣＬＫ１，ＣＬＫ２を生成し、スイッチング素子ＳＷ１，ＳＷ２をスイッチング動作させる。従って、定常状態においては、クロック信号ＣＬＫ３と、クロック信号ＣＬＫ１，ＣＬＫ２とが整数倍の関係を有している（同期している）ので、ビートが発生することを防止することができる。

以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。例えば、クロック信号ＣＬＫ０〜ＣＬＫ４の周波数は上記のものに限定されない。また、パルス幅変調回路の代わりにパルス密度変調回路が適用されてもよい。

本発明は、オーディオアンプに好適に適用され得る。

本発明の好ましい実施形態によるオーディオ装置の構成を示す概略ブロック図である。 本発明の好ましい実施形態によるオーディオ装置の構成を示す詳細回路図である。 スイッチングアンプ１０２の構成を示す概略ブロック図である。 電源投入時の端子１０４ｂ（コンデンサＣ３電圧）の波形を示すシミュレーション結果である。 電源投入時のクロック信号ＣＬＫ１，ＣＬＫ２の波形を示すシミュレーション結果である。 クロック信号ＣＬＫ４の波形を示すシミュレーション結果である。 クロック信号ＣＬＫ４に同期したクロック信号ＣＬＫ０の波形を示すシミュレーション結果である。 クロック信号ＣＬＫ４に同期したクロック信号ＣＬＫ０によって生成されたクロック信号ＣＬＫ１，ＣＬＫ２の波形を示すシミュレーション結果である。

符号の説明

１０１ スイッチング電源
１０２ スイッチングアンプ
１０３ 分周回路
１０４ 第１クロック生成回路
１０５ 第２クロック生成回路

Claims (3)

1. スイッチング電源と、スイッチングアンプと、分周手段とを備えるオーディオ装置であって、
   前記スイッチング電源が、
   スイッチング動作することによって電源電圧を前記スイッチングアンプに出力する第１スイッチング手段と、
   前記第１スイッチング手段をスイッチング動作させる第１クロック信号を生成する第１クロック生成手段とを有し、
   前記スイッチングアンプが、
   入力信号に応じたパルス変調信号を生成するパルス変調手段と、
   前記パルス変調信号によってスイッチング動作する第２スイッチング手段と、
   前記スイッチング電源から供給される電源電圧によって動作し、前記パルス変調手段を駆動する第２クロック信号を生成する第２クロック生成手段とを有し、
   前記分周手段が、前記第２クロック生成手段から供給される前記第２クロック信号の周波数を分周し、第３クロック信号を生成するものであり、
   前記第２クロック生成手段に前記スイッチング電源から電源電圧が供給されていないために、前記分周手段から前記第１クロック生成手段に前記第３クロック信号が供給されていない状態においては、前記第１クロック生成手段が、前記第１クロック生成手段に予め設定されている周波数の前記第１クロック信号を生成し、
   前記第２クロック生成手段に前記スイッチング電源から電源電圧が供給されており、前記分周手段から前記第１クロック生成手段に前記第３クロック信号が供給されている状態においては、前記第１クロック生成手段が、前記第３クロック信号の周波数に同期した周波数の前記第１クロック信号を生成する、オーディオ装置。
2. 請求項１に記載のオーディオ装置に適用される前記スイッチング電源であって、
   スイッチング動作することによって電源電圧を前記スイッチングアンプに出力する第１スイッチング手段と、
   前記第１スイッチング手段をスイッチング動作させる第１クロック信号を生成する第１クロック生成手段とを有し、
   前記第２クロック生成手段に前記スイッチング電源から電源電圧が供給されていないために、前記分周手段から前記第１クロック生成手段に前記第３クロック信号が供給されていない状態においては、前記第１クロック生成手段が、前記第１クロック生成手段に予め設定されている周波数の前記第１クロック信号を生成し、
   前記第２クロック生成手段に前記スイッチング電源から電源電圧が供給されており、前記分周手段から前記第１クロック生成手段に前記第３クロック信号が供給されている状態においては、前記第１クロック生成手段が、前記第３クロック信号の周波数に同期した周波数の前記第１クロック信号を生成する、スイッチング電源。
3. スイッチング電源と、スイッチングアンプとを備えるオーディオ装置における、スイッチング制御方法であって、
   前記オーディオ装置の電源投入時であって、前記スイッチング電源からの電源電圧が前記スイッチングアンプに供給されていない状態において、前記スイッチング電源が、前記スイッチング電源に予め設定されている周波数の第１クロック信号を生成するステップと、
   前記スイッチング電源に予め設定されている周波数の前記第１クロック信号によって前記スイッチング電源が動作し、電源電圧を前記スイッチングアンプに供給するステップと、
   前記スイッチング電源から供給された電源電圧によって、前記スイッチングアンプが第２クロック信号を生成するステップと、
   前記第２クロック信号によって前記スイッチングアンプが動作するステップと、
   前記第２クロック信号の周波数を分周して第３クロック信号を生成し、前記スイッチング電源に供給するステップと、
   前記スイッチング電源に前記第３クロック信号が供給されている状態になると、前記スイッチング電源が、前記第３クロック信号の周波数に同期した周波数の前記第１クロック信号を生成するステップと、
   前記第３クロック信号の周波数に基づいた周波数の前記第１クロック信号によって前記スイッチング電源が動作し、電源電圧を前記スイッチングアンプに供給するステップとを含む、スイッチング制御方法。