JP4956852B2

JP4956852B2 - スイッチング制御装置

Info

Publication number: JP4956852B2
Application number: JP2007196828A
Authority: JP
Inventors: 直山本
Original assignee: Onkyo Corp
Current assignee: Onkyo Corp
Priority date: 2007-07-30
Filing date: 2007-07-30
Publication date: 2012-06-20
Anticipated expiration: 2027-07-30
Also published as: JP2009033904A

Description

本発明は、スイッチング電源を駆動するクロック信号のスイッチング周波数を制御するスイッチング制御装置に関する。

現在、スイッチングアンプとスイッチング電源とを備えるオーディオ装置が提供されている。スイッチングアンプとスイッチング電源とを組み合せる場合、この2つはそれぞれに特有のスイッチング周波数（キャリア周波数ともいう）を有しているので、それぞれのスイッチング周波数同士の干渉（ビート）が発生し、それが可聴帯域にフォールダウンすることが大きな問題となっている。

これを抑制するために、スイッチングアンプとスイッチング電源とのスイッチング周波数を同一源のものとすることが考えられる。しかし、スイッチングアンプにおいては、可聴帯域への影響と性能向上との観点から、スイッチング周波数は比較的高く（数百ｋＨｚ以上に）設定されることが多いのに対して、スイッチング電源ではスイッチング損失の増加を防止するため、スイッチング周波数は比較的低めに設定され、同一のものとすることは現実的ではない。

この問題を解決するために、スイッチングアンプのスイッチング周波数を任意の分周比で分周して、スイッチング電源のスイッチング周波数とすることにより、ビートの発生を抑制することが考えられる。しかし、下記特許文献１または２に記載のパルス幅変調回路を用いたスイッチングアンプによると、入力信号（オーディオ信号）のレベルによって、スイッチングアンプのスイッチング周波数が変動する。そのため、スイッチングアンプの周波数を分周してスイッチング電源のスイッチング周波数を得る方式の場合、入力信号の変動によって、スイッチング電源のスイッチング周波数も変動し、可聴帯域内に入る、または、スイッチング周波数が高くなりすぎて、スイッチング損失が増大するという問題が生じる。

特開２００４−３２０１８２号特開２００７−２８４５５号特開２００４−４０９８３号特開平１１−５２９０３号

本発明は上記従来の課題を解決するためになされたものであり、その目的は、スイッチングアンプのスイッチング周波数を分周してスイッチング電源のスイッチ周波数を生成するスイッチング制御装置であって、入力信号のレベル変動に基づくスイッチングアンプのスイッチング周波数の変化によっても、スイッチング電源のスイッチング周波数を常に適切な値にすることができるスイッチング制御装置を提供することである。

本発明の好ましい実施形態によるスイッチング制御装置は、入力信号のレベルに応じて周波数が変化するパルス幅変調信号を出力するパルス幅変調回路を有し、該パルス幅変調信号によってスイッチングするスイッチングアンプと、外部からのクロック信号に応じて直流電圧をスイッチングして該スイッチングアンプに供給するスイッチング電源とを備えるオーディオ装置における、該クロック信号を生成するスイッチング制御装置であって、該パルス幅変調回路から出力されるパルス幅変調信号の周波数に応じて、分周比を設定する分周比設定手段と、該パルス幅変調信号が入力され、該パルス幅変調信号を該分周比設定手段によって設定された分周比で分周して、該クロック信号を生成し、該クロック信号を該スイッチング電源に供給する分周手段とを備える。

好ましい実施形態においては、前記分周比設定手段が、前記パルス幅変調信号の周波数が所定値以上である場合に分周比を第１の値に設定し、該パルス幅変調信号の周波数が該所定値未満である場合に分周比を該第１の値よりも小さい第２の値に設定する。

好ましい実施形態においては、前記分周比設定手段が、前記パルス幅変調信号の周波数が第１所定値以上である場合に分周比を第１の値に設定し、該パルス幅変調信号の周波数が該第１所定値未満であり、かつ、第２所定値より大きい場合に分周比を該第１の値よりも小さい第２の値に設定し、該パルス幅変調信号の周波数が該第２所定値以下である場合に分周比を該第１の値よりも小さく該第２の値よりも大きい第３の値に設定する。

さらに好ましい実施形態においては、前記分周比設定手段が、分周比を前記第３の値から前記第２の値に変更する場合に、前記クロック信号のスイッチング周波数が（Ｃ−Ｂ）／ｎで算出される値ずつｎ回に分割して増加するように分周比を変更する。なお、Ｃは分周比が該第２の値によって取り得るスイッチング周波数範囲の中間周波数、Ｂは分周比が該第３の値によって取り得るスイッチング周波数範囲の中間周波数である。

分周比設定手段は、パルス幅変調信号の周波数に応じて分周比を設定し、設定した分周比を分周手段に送信する。分周手段は、入力されたパルス幅変調信号を、分周比設定手段から送信された分周比で分周することにより、スイッチング電源に供給するクロック信号を生成する。従って、スイッチングアンプのパルス幅変調信号を分周して、スイッチング電源を動作させるクロック信号を生成するので、これらの周波数によってビートが発生することを防止できる。さらに、パルス幅変調信号の周波数によって分周比を変更することにより、パルス幅変調信号の周波数が小さくなってもクロック信号のスイッチング周波数が可聴帯域内に入ることを防止でき、かつ、パルス幅変調信号の周波数が大きくなってもクロック信号のスイッチング周波数が必要以上に大きくなりスイッチング損失が増大することを防止できる。これは、パルス幅変調信号の周波数が入力信号のレベルによって変動するパルス幅変調回路を有するスイッチングアンプと、スイッチング電源とを組合せることによって初めて得られる独特の効果である。

［実施形態１］
［全体構成］
以下、本発明の好ましい実施形態について、図面を参照して具体的に説明するが、本発明はこれらの実施形態には限定されない。図１は、本発明の好ましい実施形態によるスイッチング制御装置が適用されるオーディオ装置を示す概略ブロック図である。

オーディオ装置は、外部から入力される入力信号（オーディオ信号）を増幅し図示しないスピーカーに供給するスイッチングアンプ１０１と、スイッチングアンプ１０１に電源電圧を供給するスイッチング電源１０２と、スイッチングアンプ１０１のＰＷＭ信号を分周してクロック信号を生成しスイッチング電源１０２に供給する分周回路１０３と、スイッチングアンプ１０１のＰＷＭ信号の周波数に応じて分周回路１０３の分周比を設定する制御部１０４とを備える。

［スイッチングアンプ］
スイッチングアンプ１０１は、パルス幅変調回路において入力信号をパルス幅変調しＰＷＭ信号を生成し、当該ＰＷＭ信号に応じてスイッチ素子をオンオフ制御することによって、入力信号を増幅するものである。図２は、代表的なスイッチングアンプ１０１を示すブロック図である。スイッチングアンプ１０１は、パルス幅変調回路２１、ドライバ２２、スイッチング出力回路２３、ＬＰＦ（Low Pass Filter）２４および負帰還回路２５を備える。

パルス幅変調回路２１は、入力信号をパルス幅変調して第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２を生成する。第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２は、通常、一方がハイレベルの信号である場合に他方がローレベルの信号である。ドライバ２２は、第１のＰＷＭ信号ＯＵＴ１および第２のＰＷＭ信号ＯＵＴ２が入力され、電源電圧に基づいて、後述のスイッチ素子を駆動するための駆動信号ＤＲＶ１およびＤＲＶ２を出力する。

スイッチング出力回路２３は、スイッチング電源１０２から供給される第１の電源（例えば正の電源＋ＶＤ）と第２の電源（例えば負の電源−ＶＤ）との間に接続され、駆動信号に応答して正の電源＋ＶＤまたは負の電源−ＶＤを出力する。スイッチング出力回路２３は、スイッチ素子（例えば、ＭＯＳＦＥＴ）２６、２７を有する。

ＬＰＦ２４は、スイッチング出力回路２３の出力端とスイッチングアンプ１０１の出力端との間に接続され、高周波成分を除去して、スピーカー等の負荷に出力する。ＬＰＦ２４は、コイル２８およびコンデンサ２９を有する。負帰還回路２５は、スイッチング出力回路２３の出力端とパルス幅変調回路１０１の入力との間に接続され、スイッチング出力回路２３の出力に含まれる信号の歪み成分を低減する。

本実施形態のスイッチングアンプ１０１は、パルス幅変調回路２１が生成するＰＷＭ信号の周波数（スイッチング出力回路２３のスイッチング周波数）が入力信号のレベルに応じて変化するものである限りにおいて、任意の適切なものが採用され得る。すなわち、パルス幅変調回路２１から出力されるＰＷＭ信号は、入力信号のレベルが大きくなるにつれて、レベルが０（無変調）の場合に比べて、周波数が小さくなる。なお、入力信号のレベルに応じてＰＷＭ信号の周波数が変化する理由は、特許文献１に詳細に開示されているので、ここでは割愛する。

図３は、このような条件を満足するパルス幅変調回路の一例を示す回路図である。図３のパルス幅変調回路２１は、無安定マルチバイブレータを用いたパルス幅変調回路である。概要を説明すると、コンデンサＣ１、Ｃ２をトランジスタＱ２、Ｑ１のコレクタ電流によって充放電することにより、インバータ回路ＩＮＶ１、ＩＮＶ２からハイレベルまたはローレベルの２つのレベルを有するパルスを出力する。そして、トランジスタＱ１に入力信号であるオーディオ信号ｉｎを入力し、定電流回路６２からのトランジスタＱ１、Ｑ２のコレクタ電流の分配比を制御し、コンデンサＣ１、Ｃ２の充電時間を制御することによって、出力パルスのパルス幅を変調する。その結果、パルス幅変調回路２１は、インバータ回路ＩＮＶ１、ＩＮＶ２からそれぞれＰＷＭ信号を出力する。パルス幅変調回路２１は、インバータ回路ＩＮＶ１、ＩＮＶ２の入力が、一方がハイレベルであり、他方がローレベルである場合に、発振動作（一方がハイレベルを出力する時に、他方がローレベルを出力する動作を繰り返すことをいう）を継続し、ＰＷＭ信号を出力することができる。

［スイッチング電源］
スイッチング電源１０２は、入力電源をスイッチングするためのスイッチ素子を、外部から供給されるクロック信号によってオンオフ動作させる他励式スイッチング電源が採用され得る。

図４は、スイッチング電源１０２の一例を示す概略回路図である。スイッチング電源１０２は、スイッチング回路１、共振回路１２、高周波トランスＴ、整流回路１４、及び、平滑回路１５を備える。

スイッチング回路１は、商用交流電源が整流されることにより得られた直流電圧としての入力電圧Ｅをスイッチングして、所定の周波数を有する交流電圧に変換する。スイッチング回路１は、入力電圧Ｅが入力される入力端子ＩＮの両端において、たとえばＭＯＳ−ＦＥＴからなる第１〜第４スイッチング素子ＳＷ１１〜ＳＷ１４がフルブリッジ回路として構成されることによりなる。分周回路１０３から供給されるクロック信号ＣＬＫ１によって、第１および第４スイッチング素子ＳＷ１１，ＳＷ１４がオン、オフされ、クロック信号ＣＬＫ２によって、第２および第３スイッチング素子ＳＷ１２，ＳＷ１３がオン、オフされる。

共振回路１２は、スイッチング回路１の出力を共振させ、その出力波形を正弦波状（または余弦波状）にする。高周波トランスＴは、１次巻線に入力された電圧値を所定の電圧値に昇圧して２次巻線から出力させる。

整流回路１４は、高周波トランスＴの２次巻線の出力を整流するものであり、ダイオードブリッジ回路として構成された４つのダイオードＤ１５〜Ｄ１８からなる。平滑回路１５は、整流回路１４に接続され、チョークコイルＬ１１と、コンデンサＣ１５とからなるＬＣ回路によって構成されている。平滑回路１５の出力は、電源電圧として出力端子ＯＵＴからスイッチングアンプ１０１に供給される。

［スイッチング制御装置］
図１に戻って、スイッチング電源１０２のスイッチング素子にクロック信号を供給するスイッチング制御装置は、分周回路１０３と、制御部１０４とを含む。

分周回路１０３は、スイッチング回路１の第１〜第４スイッチング素子ＳＷ１１〜ＳＷ１４をオン、オフさせるためのクロック信号ＣＬＫ１、ＣＬＫ２をスイッチング電源１０２に供給する。クロック信号ＣＬＫ１、ＣＬＫ２は、互いに位相が反転された信号である。

分周回路１０３は、スイッチングアンプ１０１のパルス幅変調回路２１からＰＷＭ信号が供給され、制御部１０４から分周比の情報が供給される。分周回路１０３は、ＰＷＭ信号を制御部１０４から指示された分周比で分周することによって、ＰＷＭ信号の周波数を当該分周比で分周したスイッチング周波数を有するクロック信号ＣＬＫ１、ＣＬＫ２を生成する。

なお、スイッチングアンプ１０１のスイッチング周波数とスイッチング電源のスイッチング周波数とが連動していればよいので、分周回路１０３は、ＰＷＭ信号ＯＵＴ１及びＯＵＴ２が入力されて、この２つのＰＷＭ信号からクロック信号を生成してもよく、どちらか一方のＰＷＭ信号が入力されて、一方のＰＷＭ信号からクロック信号を生成してもよい。

制御部（例えばマイコン）１０４は、スイッチングアンプ１０１のパルス幅変調回路２１からＰＷＭ信号が供給され、ＰＷＭ信号の周波数（すなわち、スイッチングアンプ１０１のスイッチング周波数）を特定する。制御部１０４は、ＰＷＭ信号の周波数に応じて、分周比を設定し、設定した分周比の情報を分周回路１０３に供給する。

上記の通り、スイッチングアンプ１０１のスイッチング周波数とスイッチング電源のスイッチング周波数とが連動していればよいので、制御部１０４は、ＰＷＭ信号ＯＵＴ１及びＯＵＴ２が入力されて、この２つのＰＷＭ信号から分周比を設定してもよく、どちらか一方のＰＷＭ信号が入力されて、一方のＰＷＭ信号から分周比を設定してもよい。

［スイッチング制御装置の動作及び作用効果］
以上の構成を有するオーディオ装置について、その動作を説明する。本実施形態においては、制御部１０４が、ＰＷＭ信号の周波数に応じて２種類の分周比に設定する場合を例に説明するが、分周比の種類は３つ以上あってもよい。図５は、制御部１０４の処理を示すフローチャートである。

制御部１０４は、パルス幅変調回路２１からＰＷＭ信号が供給されると、例えば所定の周期毎に、ＰＷＭ信号の周波数をカウントして特定する（Ｓ１）。制御部１０４は、特定した周波数が、第１所定値（本例では、４００ｋＨｚ）以上であるか否かを判断する（Ｓ２）。ＰＷＭ信号の周波数が４００ｋＨｚ以上であれば（Ｓ２でＹＥＳ）、制御部１０４は、分周比を第１の値である８に設定する（Ｓ３）。一方、ＰＷＭ信号の周波数が４００ｋＨｚ未満であれば（Ｓ２でＮＯ）、制御部１０４は、分周比を第１の値よりも小さい第２の値である４に設定する（Ｓ４）。制御部１０４は、Ｓ３又はＳ４で設定した分周比が前周期で設定されていた分周比から変更になったか否かを判断する（Ｓ５）。分周比が変更された場合（Ｓ５でＹＥＳ）、制御部１０４は分周回路１０３に設定された分周比の情報を送信し（Ｓ６）、Ｓ１に戻る。一方、分周比が変更されていない場合は（Ｓ５でＮＯ）、そのままＳ１に戻る。

分周回路１０３は、制御部１０４から分周比の情報を取得して、ＰＷＭ信号を分周してクロック信号を生成する際の分周比を設定する。分周回路１０３は、パルス幅変調回路からＰＷＭ信号が供給され、当該ＰＷＭ信号を設定した分周比（８または４）で分周し、クロック信号を生成する。例えば、分周回路１０３は、ＰＷＭ信号を分周してクロック信号ＣＬＫ１を生成し、クロック信号ＣＬＫ１をインバータ等の論理回路で反転させることによって、クロック信号ＣＬＫ２を生成するとよい。生成されたクロック信号ＣＬＫ１、ＣＬＫ２はスイッチング電源１０２の各スイッチング素子に供給される。

次に、本実施形態の作用効果を説明する。スイッチングアンプ１０１のＰＷＭ信号を分周して、スイッチング電源１０２のスイッチング周波数とすることによって、スイッチングアンプ１０１の周波数とスイッチング電源１０２の周波数とのビートを防止することができる。

さらに、スイッチングアンプ１０１のＰＷＭ信号の周波数のセンター値を４００ｋＨｚとし、スイッチング電源１０２のスイッチング周波数は５０ｋＨｚ〜１００ＫＨｚが適切であるとする。この場合、上記の通り、ＰＷＭ信号を4分周または8分周してスイッチング電源１０２のスイッチング電源のクロック信号を生成することで、適切なスイッチング周波数とすることができる（詳細後述）。

なお、スイッチング電源１０２のスイッチング周波数が５０ｋＨｚ〜１００ＫＨｚが適切であるのは次に理由による。オーディオアンプに使用されるスイッチング電源としては一定以上のパワーが求められるが、一般的にハイパワーに対応可能なスイッチング素子は小電力型素子に比べてスイッチング速度が遅くなる傾向にあり、一定以上のスイッチング速度にするとスイッチング損失が大きくなってしまい、設計上問題となる。また、スイッチング速度を遅くしすぎると、その周波数が可聴帯域内に入ってくる可能性がある。仮に可聴帯域内でなくても、後段のフィルタの設計に困難が伴う結果となり、問題が生じる。このような条件を考慮すると、スイッチング周波数は５０ｋＨｚ〜１００ＫＨｚが適切である。

図６は、図３のパルス幅変調回路２１に入力信号を入力した際に出力されるＰＷＭ信号の周波数の分布を示す。横軸に周波数を、縦軸に出力レベルをそれぞれ示す。このパルス幅変調回路２１によると、入力信号のレベルによってＰＷＭ信号の周波数が変動するので、入力信号のレベル変化に伴って周波数がかなり広範囲に変化していることがわかる。

図７は、比較例として、ＰＷＭ信号を4分周のみ又は８分周のみして生成されるクロック信号の周波数特性を示す。左側が８分周のとき、右側が４分周のときの周波数分布である。図７の各波形は、図６の波形と相似形状となっている。８分周のみの場合では、スイッチング周波数が低くなるので、スイッチング損失が少なくなるが、５０ｋＨｚ未満となる場合があり、スイッチング周波数が可聴帯域に接近してしまう。また4分周のみの場合では、スイッチング周波数は可聴帯域に対して十分に大きくなるので、基本波が音質上に及ぼす影響は少なくなる。しかし、１００ｋＨｚ以上となる場合があり、この場合には電源の想定設計値以上にスイッチング損失が大きくなる。

図８は、本実施形態のように、ＰＷＭ信号の周波数に応じて分周比を８または４に変更する制御を行った場合のスイッチング周波数の分布を示す。本実施形態では、ＰＷＭ信号を分周して生成されるクロック信号のスイッチング周波数は、概略５０ｋＨｚ〜１００ＫＨｚの間に収まっていることが分かる。詳細には、図６に示すように、ＰＷＭ信号が４００ｋＨｚ以上で取り得る周波数範囲は概略４００〜４６０ｋＨｚであるので、８分周すると、５０〜５８ｋＨｚになる（図８の左側部分参照）。一方、ＰＷＭ信号が４００ｋＨｚ未満で取り得る周波数範囲は概略３３０〜４００ｋＨｚであるので、４分周すると、概略８２〜１００ｋＨｚになる（図８の右側部分）。従って、ＰＷＭ信号を分周してクロック信号を生成すると共に、クロック信号のスイッチング周波数を概略５０ｋＨｚ〜１００ＫＨｚに収めることができる。従って、スイッチング周波数の変動は小さくなり、音質上問題となるビートの発生を抑止しつつ、スイッチング損失を小さくすることが可能となり、スイッチング電源にとって適当なスイッチング周波数を維持することができる。

なお、本実施形態では簡単のために4分周及び8分周を例示したが、ＰＷＭ信号を一旦逓倍して周波数を高くしてから、分周することによりきめ細かい制御を行うことができ、スイッチング周波数の変動をさらに抑えることができる。

［実施形態２］
スイッチング電源ではスイッチング周波数が高すぎるとスイッチング損失が増加するので、特に高負荷時は、スイッチング周波数を一定以下に保つことが好ましい。上記の通り、図３のパルス幅変調回路２１では、入力信号のレベルが大きくなると、ＰＷＭ信号の周波数が低下する。言い換えると、ＰＷＭ信号の周波数が一定以下になったときには、スイッチングアンプ１０１を駆動するスイッチング電源１０２に大きな負荷がかかると判断できる。本実施形態においては、この特性を利用して、制御部１０４は、ＰＷＭ信号の周波数が第１所定値よりも小さい第２所定値以下になった場合に、分周比が大きくなるように調整することにより、スイッチング周波数を一定以下に保ち、スイッチング電源で生じるスイッチング損失をより少なくする。

図９は、本実施形態における制御部１０４の処理を示すフローチャートである。図９の処理は、図５の処理と比較して、破線で囲ったＳ１１〜Ｓ１３の処理が追加されている。つまり、Ｓ２でＰＷＭ信号の周波数が４００ｋＨｚ未満であると判断された場合の分周比の設定処理が異なっている。

制御部１０４は、パルス幅変調回路２１から供給されたＰＷＭ信号の周波数が第２所定値以下であるか否かを判断する（Ｓ１１）。第２所定値は、入力信号のレベルが増大し、スイッチング電源の負荷が大きくなると判断される周波数である。第２所定値は、第１所定値（４００ｋＨｚ）よりも小さい値であり、例えば３５０ｋＨｚである。

ＰＷＭ信号の周波数が３５０ｋＨｚ以下であれば（Ｓ１１でＹＥＳ）、制御部１０４は、分周回路１０３でＰＷＭ信号を分周して生成されたクロック信号の周波数が、所定の範囲Ｂ（例えば、５０ｋＨｚ〜７０ｋＨｚ）内になるように分周比を決定する（Ｓ１２）。図６に示すとおり、ＰＷＭ信号の３５０ｋＨｚ以下で取り得る周波数範囲は、概略３３０ｋＨｚ〜３５０ｋＨｚである。従って、制御部１０４は、このような条件を満足するために、分周比を第３の値（第３の値は、第２の値よりも大きく、第１の値よりも小さい）である６に設定する。分周比６でＰＷＭ信号を分周した場合、クロック信号のスイッチング周波数を５５ｋＨｚ〜５８ｋＨｚとすることができるからである。従って、ＰＷＭ信号の周波数が小さく、スイッチング電源の負荷が大きいと考えられる場合は、クロック信号のスイッチング周波数を小さくすることにより、スイッチング電源のスイッチング損失を抑制することができる。

一方、ＰＷＭ信号の周波数が３５０ｋＨｚより大きければ（Ｓ１１でＮＯ）、制御部１０４は、分周回路１０３でＰＷＭ信号を分周して生成されるクロック信号の周波数が所定の範囲Ｃ（例えば、７０ｋＨｚ〜１００ｋＨｚ）内になるように分周比を決定する（Ｓ１３）。ＰＷＭ信号の周波数が３５０ｋＨｚ〜４００ｋＨｚにおいて、このような条件を満足するために、制御部１０４は、分周比を第２の値である５に設定するとよい。分周比５でＰＷＭ信号を分周した場合、クロック信号のスイッチング周波数を７０ｋＨｚ〜８０ｋＨｚとすることができるからである。

［実施形態３］
オーディオ信号はレベルや周波数成分が急激に変化することが特徴である。実施形態２では、大きな負荷がかかった場合に、スイッチング周波数の分周比制御によってスイッチング電源１０２のスイッチング周波数をＢ範囲である５０ｋＨｚ〜７０ｋＨｚに保った後に、オーディオ信号のレベルが減少、すなわち、スイッチング電源１０２にかかる負荷が小さくなったと判断し、直ちにスイッチング周波数をＣ範囲である７０ｋＨｚ〜１００ｋＨｚに戻す処理を実行すると、オーディオ信号のレベルが変動するたびに、スイッチング周波数が大きく変動することになってしまい、スイッチング電源１０２の動作に支障をきたす可能性がある。本実施形態では、この問題を解決するために、スイッチング電源１０２にかかる負荷が低下、すなわちＰＷＭ信号の周波数が上昇したとしても、すぐにスイッチング周波数を７０ｋＨｚ〜１００ｋＨｚに戻すように分周比を変更せずに、複数回に分割して徐々にスイッチング周波数を変動させることで、スイッチング電源の動作をスムーズにすることができる。

図１０は、本実施形態における制御部１０４の処理を示すフローチャートである。図１０の処理は、図９の処理と比較して、破線で囲ったＳ２１〜Ｓ２２の処理がさらに追加されている。Ｓ１１でＰＷＭ信号の周波数が３５０ｋＨｚより大きいと判断された場合（Ｓ１１でＮＯ）、制御部１０４は、現在のスイッチング周波数が範囲Ｃである７０〜１００ｋＨｚ内にあるか否かを判断する（Ｓ２１）。スイッチング周波数が範囲Ｃである７０〜１００ｋＨｚ内にあれば（Ｓ２１でＹＥＳ）、Ｓ５へと進む。

スイッチング周波数が範囲Ｃである７０〜１００ｋＨｚ内でなく、範囲Ｂである５０〜７０ｋＨｚ内である場合（Ｓ２１でＮＯ）、制御部１０４は、スイッチング周波数が下記式１によって算出される周波数分だけ現在のスイッチング周波数から増加するように分周比を算出して、分周比を設定する。
増加する周波数＝（範囲Ｃの中間周波数−範囲Ｂの中間周波数）／ｎ（式１）
ここで、ｎはスイッチング周波数を段階的に増加させる回数を表す値であり例えば５回である。範囲Ｃは７０〜１００ｋＨｚであるので、範囲Ｃの中間周波数は８５ｋＨｚであり、範囲Ｂは５０〜７０ｋＨｚであるので、範囲Ｂの中間周波数は６０ｋＨｚである。従って、増加させる周波数は５ｋＨｚになる。従って、制御部１０４は、Ｓ２１でＮＯと判断されると、スイッチング周波数を５ｋＨｚ上昇させるように、分周比をその都度算出して設定する。そして、Ｓ２１でＹＥＳと判断されるまで、ｎ回に分割してスイッチング周波数を増加させるように、分周比を徐々に低くする。

以上の処理によって、クロック信号のスイッチング周波数を範囲Ｂから範囲Ｃに上昇させる際には、直ぐにスイッチング周波数を上昇させるのではなく、ｎ回に分割して徐々に上昇させるので、スイッチング電源の動作をスムーズに行うことができる。

［他の実施形態］
図１０の処理において、一定時間以上、周波数が３５０ｋＨｚより大きい状態が持続した場合にＳ２１、Ｓ２２の処理に進むようにしてもよい。また、ＰＷＭ信号の周波数が３５０ｋＨｚ以下になった場合には、即座に分周比を６に設定しているが、これについても一定時間以上、周波数が３５０ｋＨｚ以下になった場合にのみ、分周比を６に設定するようにしてもよい。同様に、Ｓ２でＰＷＭ信号が４００ｋＨｚ以上であると判断して分周比を８に設定する場合も、一定時間以上周波数が４００ｋＨｚ以上継続することを条件としてもよい。また、スイッチング周波数を範囲Bから範囲Cにする場合にのみ、徐々に周波数を増加する処理としているが、Ｓ１２においても、ｎ回に分割して徐々にスイッチング周波数を変化させるように分周比を制御してもよい。

以上、本発明の好ましい実施形態を説明したが、本発明はこれらの実施形態には限定されない。

本発明は、オーディオアンプに好適に適用され得る。

本発明の好ましい実施形態によるオーディオ装置の構成を示す概略ブロック図である。スイッチングアンプ１０１の構成を示す概略ブロック図である。パルス幅変調回路２１の構成を示す概略回路図である。スイッチング電源１０２の構成を示す概略ブロック図である。制御部１０４の処理を示すフローチャートである。パルス幅変調回路２１のＰＷＭ信号の周波数分布を示すデータである。比較例として、分周比固定で、ＰＷＭ信号を分周して生成したクロック信号の周波数分布を示すデータである。本実施形態における、ＰＷＭ信号を分周して生成したクロック信号の周波数分布を示すデータである。実施形態２における制御部１０４の処理を示すフローチャートである。実施形態３における制御部１０４の処理を示すフローチャートである。

符号の説明

１０１スイッチングアンプ
１０２スイッチング電源
１０３分周回路（分周手段）
１０４制御部（分周比設定手段）

Claims

入力信号のレベルに応じて周波数が変化するパルス幅変調信号を出力するパルス幅変調回路を有し、該パルス幅変調信号によってスイッチングするスイッチングアンプと、外部からのクロック信号に応じて直流電圧をスイッチングして該スイッチングアンプに供給するスイッチング電源とを備えるオーディオ装置における、該クロック信号を生成するスイッチング制御装置であって、
該パルス幅変調回路から出力されるパルス幅変調信号の周波数に応じて、分周比を設定する分周比設定手段と、
該パルス幅変調信号が入力され、該パルス幅変調信号を該分周比設定手段によって設定された分周比で分周して、該クロック信号を生成し、該クロック信号を該スイッチング電源に供給する分周手段とを備える、スイッチング制御装置。
前記分周比設定手段が、前記パルス幅変調信号の周波数が所定値以上である場合に分周比を第１の値に設定し、該パルス幅変調信号の周波数が該所定値未満である場合に分周比を該第１の値よりも小さい第２の値に設定する、請求項１に記載のスイッチング制御装置。
前記分周比設定手段が、前記パルス幅変調信号の周波数が第１所定値以上である場合に分周比を第１の値に設定し、該パルス幅変調信号の周波数が該第１所定値未満であり、かつ、第２所定値より大きい場合に分周比を該第１の値よりも小さい第２の値に設定し、該パルス幅変調信号の周波数が該第２所定値以下である場合に分周比を該第１の値よりも小さく該第２の値よりも大きい第３の値に設定する、請求項１に記載のスイッチング制御装置。
前記分周比設定手段が、分周比を前記第３の値から前記第２の値に変更する場合に、前記クロック信号のスイッチング周波数が（Ｃ−Ｂ）／ｎで算出される値ずつｎ回に分割して増加するように分周比を変更する、請求項３に記載のスイッチング制御装置。なお、Ｃは分周比が該第２の値によって取り得るスイッチング周波数範囲の中間周波数、Ｂは分周比が該第３の値によって取り得るスイッチング周波数範囲の中間周波数である。