JP5678344B2

JP5678344B2 - スイッチング電源装置の制御方法

Info

Publication number: JP5678344B2
Application number: JP2010158813A
Authority: JP
Inventors: 中村　吉宏; 吉宏中村; 貴史河合
Original assignee: Minebea Co Ltd
Current assignee: Minebea Co Ltd
Priority date: 2010-07-13
Filing date: 2010-07-13
Publication date: 2015-03-04
Anticipated expiration: 2030-07-13
Also published as: JP2012023835A; US20120014152A1; US8477519B2

Description

本発明は、スイッチング電源装置の制御方法に関し、詳しくは、力率改善（ＰＦＣ）部とＤＣ／ＤＣコンバータ部とを含むＡＣ／ＤＣコンバータ回路を備えたスイッチング電源装置に対して好適に適用される制御方法に関するものである。

従来、ノートパソコン、液晶テレビ、プラズマテレビ、ゲーム機等のデジタル機器や家庭用娯楽機器用として、力率を改善するためのＡＣ／ＤＣコンバータを備えるスイッチング電源装置が利用されており、一般的には、全波整流ブリッジ、昇圧型力率改善（ＰＦＣ）部およびＤＣ／ＤＣコンバータ部により構成される。

ＤＣ／ＤＣコンバータ部としては、フライバックコンバータ、フォワードコンバータ、電流共振（ＬＬＣ）コンバータなどが挙げられるが、高効率が要求される電源では電流共振コンバータが広く採用されている。

図７は、特許文献１の中で開示された、ハーフブリッジ型のスイッチング電源装置を示すもので、全波整流ブリッジ１８、力率改善部２０、及びハーフブリッジ型の電流共振コンバータ３０で構成されている。

この装置の回路構成において、力率改善部２０は、全波整流ブリッジ１８と電流共振コンバータ３０の入力側に設けた２つのスイッチ素子３１，３２との間に、インダクタ２１、ダイオード２２、スイッチ素子２３を含むアクティブフィルタと平滑コンデンサ２６とを有する。

また、電流共振コンバータ３０は、該スイッチ素子３１，３２の直列回路の中間点とトランスＴＦの一次巻線との間に直列共振回路（共振コンデンサ３３及び共振インダクタ３４）が接続され、トランスＴＦの二次巻線に流れる電流を整流ダイオード３５、３６とコンデンサ３７にて、整流かつ平滑することによって所定の出力電圧を得る。

この回路は、周波数制御部３８を介して、２つのスイッチ素子３１，３２が交互にオン・オフ動作されることによって、スイッチングされた高周波電圧が、トランスＴＦの一次巻線の両端に印加され、トランスＴＦを介して二次側に出力し、直流の出力電圧に変換する構成となっている。

また、このスイッチング電源装置は、電流共振コンバータ３０の変換効率は高いものの、全波整流ブリッジ１８、力率改善部２０、及び電流共振コンバータ３０からなる３つの多段回路構成であるため、一般的に総合効率が８５〜９０％程度に低下する。

このような状況の中、本願出願人は、先の出願（特願２０１０−８５３９４）において、全波整流ブリッジを無くし、かつ力率改善部と電流共振コンバータ部のスイッチ素子を共通化して変換効率を向上させたフルブリッジ型のスイッチング電源装置を提案した。

図８は、このようなスイッチング電源装置の要部をなすＡＣ／ＤＣコンバータ回路１を示す回路構成図である。図８に示すＡＣ／ＤＣコンバータ回路１は、力率改善（ＰＦＣ）部２と電流共振（ＬＬＣ共振）型ＤＣ／ＤＣコンバータ部（以下、電流共振コンバータ部という）３から構成される。力率改善部２は、第１、第２ダイオードＤ１、Ｄ２の直列回路と第１、第２スイッチ素子Ｑ１、Ｑ２の直列回路とが並列接続され、両直列回路の中間点間に昇圧インダクタＬ１と交流電源Ｖａｃが直列に接続されており、さらに、第１、第２ダイオードＤ１、Ｄ２の直列回路の両端に第１、第２スイッチ素子Ｑ１、Ｑ２に対して第１平滑コンデンサＣiが並列接続されている。

尚、図８に示す回路構成において、昇圧インダクタＬ１は、一端が第１、第２ダイオードＤ１、Ｄ２の中間点に接続され、他端が交流電源Ｖａｃの一端に接続されているが、交流電源Ｖａｃと昇圧インダクタＬ１が逆の配置構成でもよく、また、直列共振回路６の共振コンデンサＣｒと共振インダクタＬｒのいずれか一方または両方を、第３、第４スイッチ素子Ｑ３、Ｑ４の中間点と高周波トランスＴＦの一次巻線との間に接続してもよい。また、共振インダクタＬｒは、高周波トランスＴＦの漏れインダクタンスで代替することもできる。

電流共振コンバータ部３は、力率改善部２と第１、第２スイッチ素子Ｑ１、Ｑ２を共有し、この第１、第２スイッチ素子Ｑ１、Ｑ２の直列回路と、第３、第４スイッチ素子Ｑ３、Ｑ４の直列回路とが並列接続され、４つのスイッチ素子Ｑ１〜Ｑ４のブリッジ構成からなるフルブリッジ回路５が構成されている。このとき、第１、第３スイッチ素子Ｑ１、Ｑ３が高圧側に配置され、第２、第４スイッチ素子Ｑ２、Ｑ４が低圧側に配置されている。

また、電流共振コンバータ部３は、フルブリッジ回路５の後段に、高周波トランスＴＦを挟んで、高周波トランスＴＦの一次側に共振インダクタＬｒと共振コンデンサＣｒを含む直列共振回路６を有し、高周波トランスＴＦの二次側に整流ダイオードＤ３、Ｄ４と第２平滑コンデンサＣｏを含む整流回路を有している。直列共振回路６は、高周波トランスＴＦの一次巻線と直列に接続され、第１、第２スイッチ素子Ｑ１、Ｑ２の中間点と第３、第４スイッチ素子Ｑ３、Ｑ４の中間点との間に接続されている。

さらに、ＡＣ／ＤＣコンバータ回路１は、力率改善部２の第１平滑コンデンサＣｉの両端間電圧（以下、ＰＦＣ電圧ともいう）を検出するＰＦＣ電圧検出部１０と、ＡＣ／ＤＣコンバータ回路１の出力電圧（すなわち、第２平滑コンデンサＣｏの両端間電圧）を検出する出力電圧検出部１１と、交流電源Ｖａｃの極性を検出する極性検出部１３と、第１〜第４スイッチ素子Ｑ１〜Ｑ４のオン・オフ動作を制御するスイッチング制御部１２とを備えている。ＰＦＣ電圧検出部１０、出力電圧検出部１１、及び極性検出部１３からの出力信号は、スイッチング制御部１２に入力され、スイッチング制御部１２は、これらの出力信号に基づいて、第１〜第４スイッチ素子Ｑ１〜Ｑ４を駆動するパルス信号を生成して、各スイッチ素子に出力する。
尚、通常、第１〜第４スイッチ素子Ｑ１〜Ｑ４はＭＯＳＦＥＴにより構成され、この場合、各スイッチ素子Ｑ１〜Ｑ４を駆動するパルス信号は、ゲート駆動信号である。

このスイッチング電源装置において、力率改善部２は、そのＰＦＣ電圧を、交流電源Ｖａｃの負の半サイクルの間は第１スイッチ素子Ｑ１のオンデューティに基づいて（この間、第３スイッチ素子Ｑ３は、第１スイッチ素子Ｑ１と同じオンデューティを有するようにオン・オフ動作する）、交流電源Ｖａｃの正の半サイクルの間は第２スイッチ素子Ｑ２のオンデューティに基づいて（この間、第４スイッチ素子Ｑ４は、第２スイッチ素子Ｑ２と同じオンデューティを有するようにオン・オフ動作する）、それぞれ制御するデュアルブースト型の昇圧コンバータ回路を構成する。

そして、このスイッチング電源装置は、上述したような力率改善部２におけるＰＦＣ電圧のＰＷＭ制御と、フルブリッジ回路５のスイッチング周波数を変えることによる電流共振コンバータ３の出力電圧の制御とを独立に実行することができる。また、力率改善部２と電流共振コンバータ部３とで、第１、第２スイッチ素子Ｑ１、Ｑ２を共有しているため、フルブリッジ方式のスイッチング電源装置を、全波整流ブリッジを要することなく、部品点数を削減して低廉かつ簡易に構成するとともに、スイッチング損失を低減しかつ回路構成を多段化することがないため、高効率、高力率のスイッチング電源装置が実現される。

特開２００８−２８３８１８号公報

ここで、図８に示すＡＣ／ＤＣコンバータ回路１では、上述したように、ＰＦＣ電圧を制御するためのオンデユーティを有するようにオン・オフ動作するスイッチ素子（以下、制御ゲートともいう）が、交流電源Ｖａｃの極性の切替わりに従って、第１、第３スイッチ素子Ｑ１、Ｑ３からなるスイッチ対と第２、第４スイッチ素子Ｑ２、Ｑ４からなるスイッチ対との間で切替えられる。このとき、このような制御ゲートの切替えを単純に実行してしまうと、図９を用いて以下に説明するような問題が生じることが考えられる。

図９は、交流電源Ｖａｃの負の半サイクルから正の半サイクルへの極性の切替わりが生じた場合を例として、制御ゲートを切替えるためのスイッチ素子Ｑ１〜Ｑ４の通常想定される駆動制御を示している。図９における駆動制御では、交流電源Ｖａｃの極性の切替わりが生じた時点を含む（スイッチング周期の）１周期の次の周期の開始時点を制御ゲートの切替え時点Ｍとして（すなわち、この場合、交流電源Ｖａｃの極性の切替わりは、時点Ｍ以前の１周期間のいずれかの時点（例えば、期間Ｉ中のいずれかの時点）で生じている）、交流電源Ｖａｃの負の半サイクルの間に第１、第３スイッチ素子Ｑ１、Ｑ３に出力していたゲート駆動信号を、切替え時点Ｍから、それぞれ第２、第４スイッチ素子Ｑ２、Ｑ４に出力するように単純に切替えることにより、制御ゲートを第１、第３スイッチ素子Ｑ１、Ｑ３から第２、第４スイッチ素子Ｑ２，Ｑ４に切替えている。

この方法では、図９に示すように、時点Ｍの前後で、高周波トランスＴＦの一次巻線に印加される高周波電圧が正負非対称になる。すなわち、交流電源Ｖａｃの正及び負の半サイクルの間、フルブリッジ回路５は、通常、第１、第４スイッチ素子Ｑ１、Ｑ４がオン（かつ、第２、第３スイッチ素子Ｑ２、Ｑ３がオフ）の第１状態と、第２、第３スイッチ素子Ｑ２、Ｑ３がオン（かつ、第１、第４スイッチ素子Ｑ１、Ｑ４がオフ）の第２状態とを、スイッチング周期の半周期毎に交互に繰り返すことにより、高周波トランスＴＦの一次巻線に対して正負対称に高周電圧を印加するのに対して、時点Ｍの直前と直後では、上記第１状態が、上記第２状態を挟むことなく２度続くことになり、その結果、高周波トランスＴＦに対して同極性の共振電圧及び共振電流が２度続けて入力されるといった、高周波電圧の正負の非対称性が発生する。
また、交流電源Ｖａｃの正の半サイクルから負の半サイクルへの極性の切替わりが生じた場合についても、同様な駆動制御によれば、同様の問題が生じる。

これによって、交流電源Ｖａｃの極性の切り替り時に、高周波トランスＴＦに一時的に大きな励磁電流が流れ、この大きな励磁電流が交流電源Ｖａｃの周波数の２倍の周期で現れるため、高周波トランスＴＦのコアの振動が可聴周波数帯で発生し、高周波トランスＴＦからの音鳴りが発生してしまうことが考えられる。

本発明は、上記課題に鑑みてなされたものであって、その目的は、新たな部品を追加することなく、低廉かつ簡易な回路構成により、トランスから発生する音鳴りを低減することが可能なスイッチング電源装置の制御方法を提供することにある。

以下の発明の態様は、本発明の構成を例示するものであり、本発明の多様な構成の理解を容易にするために、項別けして説明するものである。各項は、本発明の技術的範囲を限定するものではなく、発明を実施するための最良の形態を参酌しつつ、各項の構成要素の一部を置換し、削除し、又は、さらに他の構成要素を付加したものについても、本願発明の技術的範囲に含まれ得るものである。

（１）力率改善部と、電流共振コンバータ部とを含み、前記電流共振コンバータ部のスイッチ素子の一部を前記力率改善部のスイッチ素子と共通化したフルブリッジ型のＡＣ／ＤＣコンバータ回路を備え、交流電源の交流入力電圧の力率を改善しつつ直流電圧に変換して出力するスイッチング電源装置の制御方法であって、前記力率改善部は、第１、第２スイッチ素子の直列回路と、第１、第２ダイオードの直列回路とを含み、前記第１、第２スイッチ素子の直列回路と前記第１、第２ダイオードの直列回路とは並列接続されて、両直列回路の中間点間に昇圧インダクタと交流電源の直列回路が接続され、前記電流共振コンバータ部は、前記力率改善部と前記第１、第２スイッチ素子を共有し、前記第１、第２スイッチ素子の直列回路と第３、第４スイッチ素子の直列回路とを、前記第１、第３スイッチ素子を高圧側に配置し、前記第２、第４スイッチ素子を低圧側に配置して並列接続したフルブリッジ回路と、該フルブリッジ回路により駆動される高周波トランスとを含んでおり、前記交流電源の極性が正の半サイクルから負の半サイクル、または負の半サイクルから正の半サイクルに切り替わる前後に、前記電流共振コンバータ部に含まれる前記高周波トランスの一次巻線に印加される高周波電圧が正負対称になるように前記第１〜第４スイッチ素子のオン・オフ制御を行うことを特徴とするスイッチング電源装置の制御方法（請求項１）。

（２）（１）項に記載のスイッチング電源装置の制御方法において、前記スイッチング電源装置は、前記交流電源の極性が切り替わる毎に、前記第１、第３スイッチ素子の組と前記第２、第４スイッチ素子の組のそれぞれを交互にオン・オフ制御し、前記第１、第３スイッチ素子がオン・オフ制御されている間は、前記第２、第４スイッチ素子を、それぞれ前記第１、第３スイッチ素子に対して相補的にオン・オフ動作させ、前記第２、第４スイッチ素子がオン・オフ制御されている間は、前記第１、第３スイッチ素子を、それぞれ前記第２、第４スイッチ素子に対して相補的にオン・オフ動作させるように制御するとともに、前記交流電源の全サイクルにわたって、前記高周波トランスに一定周期で極性が変化する共振電圧及び共振電流が入力されるように、前記第１〜第４スイッチ素子を駆動するパルス信号を制御することを特徴とするスイッチング電源装置の制御方法（請求項２）。

（３）（１）または（２）項に記載のスイッチング電源装置の制御方法において、前記力率改善部は、前記第１、第２スイッチ素子の直列回路と並列に接続された第１平滑コンデンサを含み、前記電流共振コンバータ部は、前記高周波トランスの一次巻線に接続された直列共振回路を含むことを特徴とするスイッチング電源装置の制御方法（請求項３）。

（４）（３）項に記載のスイッチング電源装置の制御方法において、前記力率改善部の前記第１平滑コンデンサの両端間電圧であるＰＦＣ電圧を検出するＰＦＣ電圧検出部と、前記電流共振コンバータ部の前記高周波トランスの二次側に設けられた第２平滑コンデンサの両端間電圧である出力電圧を検出する出力電圧検出部と、前記交流電源の極性を検出する極性検出部と、前記第１〜第４スイッチ素子のオン・オフ動作を制御するスイッチング制御部とをさらに備え、前記スイッチング制御部は、前記ＰＦＣ電圧検出部からの出力信号に基づいて前記第１、第２スイッチ素子のオンデューティを変化させて前記ＰＦＣ電圧を制御し、かつ、前記出力電圧検出部からの出力信号に基づいて前記フルブリッジ回路のスイッチング周波数を変化させて前記出力電圧を制御することを特徴とするスイッチング電源装置の制御方法（請求項４）。

（５）（４）項に記載のスイッチング電源装置の制御方法において、前記スイッチング制御部は、前記極性検出部からの出力信号に基づいて前記交流電源の極性の切替わりを判別し、前記交流電源の前記第１、第２スイッチ素子の直列回路の中間点側が正極となる正の半サイクルの間は、前記第２スイッチ素子を、そのオンデューティに基づいて前記ＰＦＣ電圧を制御するようにオン・オフ動作させるとともに、前記第４スイッチ素子を前記第２スイッチ素子と同一のオンデューティを有するようにオン・オフ動作させ、かつ、前記第１、第３スイッチ素子を、それぞれ前記第２、第４スイッチ素子に対して相補的にオン・オフ動作させるように制御し、前記交流電源の前記第１、第２スイッチ素子の直列回路の中間点側が負極となる負の半サイクルの間は、前記第１スイッチ素子を、そのオンデューティに基づいて前記ＰＦＣ電圧を制御するようにオン・オフ動作させるとともに、前記第３スイッチ素子を前記第１スイッチ素子と同一のオンデューティを有するようにオン・オフ動作させ、かつ、前記第２、第４スイッチ素子を、それぞれ前記第１、第３スイッチ素子に対して相補的にオン・オフ動作させるように制御することを特徴とするスイッチング電源装置の制御方法（請求項５）。

（６）（５）項に記載のスイッチング電源装置の制御方法において、前記スイッチング制御部は、前記極性検出部からの出力信号に基づいて前記交流電源の極性の切替わりを判別し、前記交流電源の極性の切替わり時点の経過後、前記第１、第３スイッチ素子からなるスイッチ対のオン・オフ動作と、前記第２、第４スイッチ素子からなるスイッチ対のオン・オフ動作とを切替える際に、前記交流電源の極性の切替わり時点前の半サイクルの間に前記ＰＦＣ電圧を制御するオンデューティを有するようにオン・オフ動作していた前記スイッチ対のスイッチング周期及びオンデューティを調整することにより、前記交流電源の全サイクルにわたって、前記高周波トランスに同極性の共振電圧及び共振電流が続けて入力されることがないように、前記第１〜第４スイッチ素子を駆動するパルス信号を制御することを特徴とするスイッチング電源装置の制御方法（請求項６）。

（７）（６）項に記載のスイッチング電源装置の制御方法において、前記スイッチング制御部は、前記交流電源の前記正の半サイクルにおいて、前記第２、第４スイッチ素子のいずれか一方が他方に対して先行してオン動作し、他方が一方に対してスイッチング周期の半周期分遅れてオン動作するように制御し、かつ、前記交流電源の前記負の半サイクルにおいて、前記第１、第３スイッチ素子のいずれか一方が他方に対して先行してオン動作し、他方が一方に対してスイッチング周期の半周期分遅れてオン動作するよう制御するとともに、前記交流電源の極性の切替わり時点の経過後、前記第１、第３スイッチ素子からなるスイッチ対のオン・オフ動作と、前記第２、第４スイッチ素子からなるスイッチ対のオン・オフ動作とを切替える際に、前記交流電源の極性の切替わり時点前の半サイクルの間に前記ＰＦＣ電圧を制御するオンデューティを有するようにオン・オフ動作していた前記スイッチ対の前記先行してオン動作していた側のスイッチ素子について、前記交流電源の極性の切替わり時点後の次のオン動作の開始時点からのスイッチング周期を半周期とし、該半周期が経過した時点で、前記先行してオン動作していた側のスイッチ素子のオン・オフ動作と、該スイッチ素子に対して相補的にオン・オフ動作していたスイッチ素子のオン・オフ動作とを切替え、かつ、前記スイッチ対の前記遅れてオン動作していた側のスイッチ素子について、前記先行してオン動作していた側のスイッチ素子の前記次のオン動作の開始時点からの半周期をオフ期間とし、該オフ期間後の次の半周期のオンデューティを１００％として、該半周期が経過した時点で、前記遅れてオン動作していた側のスイッチ素子のオン・オフ動作と、該スイッチ素子に対して相補的にオン・オフ動作していたスイッチ素子のオン・オフ動作とを切替えることを特徴とするスイッチング電源装置の制御方法（請求項７）。

（８）（６）または（７）項に記載のスイッチング電源装置の制御方法において、前記スイッチング制御部により、前記ＰＦＣ電圧検出部からの出力信号と前記出力電圧検出部からの出力信号をそれぞれＡ／Ｄ変換するＡ／Ｄ変換工程と、前記Ａ／Ｄ変換された信号から前記第１〜第４スイッチ素子を駆動するパルス信号の制御周波数及びオンデューティを演算する演算工程と、前記演算により得られた制御周波数及びオンデューティを予め設定された上下限により定まる範囲内に制限する出力リミット工程と、前記制限された制御周波数及びオンデューティに基づいて、前記第１〜第４スイッチ素子を駆動するパルス信号を生成して出力するＰＷＭ出力処理工程とを実行し、前記ＰＷＭ出力処理工程は、前記極性検出部からの出力信号を入力して前記交流電源の極性の切替わりを判別し、前記交流電源の極性の切替わり時点の経過後、前記第１、第３スイッチ素子からなるスイッチ対のオン・オフ動作と、前記第２、第４スイッチ素子からなるスイッチ対のオン・オフ動作とを切替える際に、前記交流電源の極性の切替わり時点前の半サイクルの間に前記ＰＦＣ電圧を制御するオンデューティを有するようにオン・オフ動作していた前記スイッチ対のスイッチング周期及びオンデューティを調整することにより、前記交流電源の全サイクルにわたって、前記高周波トランスに同極性の共振電圧及び共振電流が続けて入力されることがないように、前記第１〜第４スイッチ素子を駆動するパルス信号を制御するＰＷＭ出力制御工程を含むことを特徴とするスイッチング電源装置の制御方法（請求項８）。

（９）（８）項に記載のスイッチング電源装置の制御方法において、前記ＰＷＭ出力制御工程は、前記交流電源の極性の切替わりを判別する出力切替え判定工程を含んでおり、さらに、該出力切替え判定工程において前記交流電源の極性の切替わりが生じたと判定された場合に、前記交流電源の極性の切替わり時点前の半サイクルの間に前記ＰＦＣ電圧を制御するオンデューティを有するようにオン・オフ動作していた前記スイッチ対のスイッチング周期及びオンデューティを調整する工程と、切替えフラグをセットする工程とを含み、また、前記出力切替え判定工程において前記交流電源の極性の切替わりが生じていないと判定された場合に、前記切替えフラグがセットされているか否かを判定し、前記切替えフラグがセットされていた場合、前記第１、第３スイッチ素子からなる前記スイッチ対を駆動するパルス信号と、前記第２、第４スイッチ素子からなる前記スイッチ対を駆動するパルス信号とを切替える工程とを含むことを特徴とするスイッチング電源装置の制御方法（請求項９）。

本発明に係るスイッチング電源装置の制御方法によれば、交流電源の極性が正の半サイクルから負の半サイクル、または負の半サイクルから正の半サイクルに切り替わる前後に、電流共振コンバータ部に含まれる高周波トランスの一次巻線に印加される高周波電圧が正負対称になるようにスイッチ素子のオン・オフ制御を行うことにより、交流電源の全サイクルにわたって、高周波トランスに同極性の共振電圧及び共振電流が続けて入力されることがなく、一定周期で正負の極性の切替わりを繰り返す共振電圧及び共振電流が入力されるため、交流電源の極性の切り替り時に、高周波トランスに一時的に大きな励磁電流が流れて高周波トランスのコアの振動が可聴周波数帯で発生することがなく、高周波トランスからの音鳴りを効果的に抑制または解消することが可能となる。

また、本発明に係るスイッチング電源装置の制御方法によれば、スイッチング電源装置に新たな部品を追加することなく、低廉かつ簡易な回路構成により、上記作用効果を達成することが可能である。そして、本発明に係るスイッチング電源装置の制御方法は、力率改善部と、電流共振コンバータ部とを含み、前記電流共振コンバータ部のスイッチ素子の一部または全てを前記力率改善部のスイッチ素子と共通化したＡＣ／ＤＣコンバータ回路を備えているスイッチング電源装置の更なる高品質化に寄与するものである。

本発明の一実施形態におけるスイッチング電源装置の制御方法を示すタイミングチャートである。図１に示すスイッチング電源装置の制御方法において、交流電源の正負の半サイクルの切替わり時点におけるスイッチ素子の駆動制御の一例を示すタイミングチャートである。本発明の一実施形態におけるスイッチング電源装置の制御方法を実装するスイッチング制御部の構成例を示す機能ブロック図である。図３に示すスイッチング制御部に実装された本発明の一実施形態におけるスイッチング電源装置の制御方法を示すフローチャートである。図４に示すフローチャートにおいて、ＰＷＭ出力工程を詳細に示すフローチャートである。本発明の一実施形態におけるスイッチング電源装置の制御方法において、交流電源の正負の半サイクルの切替わり時点におけるスイッチ素子制御の別の例を示すタイミングチャートである。従来例の全波整流ブリッジ、力率改善部および電流共振コンバータからなるスイッチング電源装置の回路構成図である。全波整流ブリッジを無くし、かつ力率改善部と電流共振コンバータ部のスイッチ素子を共通化したスイッチング電源装置の要部であるＡＣ／ＤＣコンバータ回路の構成例を示す回路構成図である。図８に示すＡＣ／ＤＣコンバータ回路において、交流電源の正負の半サイクルの切替わり時点におけるスイッチ素子の通常想定される駆動制御の一例を示すタイミングチャートである。

以下に、図面を参照して、本発明の好ましい実施形態を説明する。
図１は、本発明の一実施形態におけるスイッチング電源装置の制御方法を示すタイミングチャートである。本実施形態は、本発明に係るスイッチング電源装置の制御方法を、図８に示すＡＣ／ＤＣコンバータ回路１を要部とするスイッチング電源装置に適用した例であり、以下に記載される回路要素及び回路構成は、図８を参照して上述したＡＣ／ＤＣコンバータ回路１と共通のものである。

図１は、第１〜第４スイッチ素子Ｑ１〜Ｑ４のゲートに印加されるゲート駆動信号を用いて、本実施形態におけるスイッチ素子の駆動制御を示す図であり、「ＡＣ入力電圧」は、交流電源Ｖａｃの電圧である。
また、以下の説明において、交流電源Ｖａｃの極性が、第１、第２スイッチ素子Ｑ１、Ｑ２との中間点側が正極となる間を正の半サイクルといい、第１、第２スイッチ素子Ｑ１、Ｑ２との中間点側が負極となる間を負の半サイクルという。図１に示す「ＡＣ入力電圧」の波形では、「＋」の符号が付された半サイクル及び「−」の符号が付された半サイクルが、それぞれ交流電源Ｖａｃの正の半サイクル及び負の半サイクルに対応する。

本発明は、交流電源Ｖａｃの極性の切替わり時における各スイッチ素子Ｑ１〜Ｑ４の駆動制御に１つの特徴を有するものであるが、このような切替え制御の開始時点（図１に示す時点Ｓ）から切替え時点（第１、第２スイッチ素子Ｑ１、Ｑ２の場合、図１に示す時点Ｍ_２、第３、第４スイッチ素子Ｑ３、Ｑ４の場合、図１に示す時点Ｍ_１）の間の制御については後述し、以下では、まず、力率改善部２及び電流共振コンバータ部３の基本動作を実現する第１〜第４スイッチ素子Ｑ１〜Ｑ４の駆動制御について説明する。また、力率改善部２及び電流共振コンバータ部３の基本動作の説明において、交流電源Ｖａｃの正及び負の半サイクルにおける動作として説明される第１〜第４スイッチ素子Ｑ１〜Ｑ４の動作は、特に明示されない限り、それぞれの半サイクルから、交流電源Ｖａｃの極性の切替わり時における所定の期間（第１、第２スイッチ素子Ｑ１、Ｑ２の場合、期間Ｍ_１−Ｍ_２、第３、第４スイッチ素子Ｑ３、Ｑ４の場合、期間Ｓ−Ｍ_１）を除いた期間における動作を指すものとする。

力率改善部２は、第１平滑コンデンサＣｉの両端間電圧を出力電圧（以下、ＰＦＣ電圧という）とするデュアルブースト型の昇圧コンバータ回路を構成しており、ＰＦＣ電圧検出部１０からの出力信号に基づいて、ＰＦＣ電圧をパルス幅変調（ＰＷＭ）制御するものである。このような力率改善部２の構成要素としての機能に着目して、第１、第２スイッチ素子Ｑ１、Ｑ２の動作を説明すれば、次の通りである。

力率改善部２において、交流電源Ｖａｃの正の半サイクルの間は、第２スイッチ素子Ｑ２が昇圧コンバータ回路の主スイッチ素子として機能し、そのオンデューティに基づいて、力率改善部２のＰＦＣ電圧がＰＷＭ制御される。このオンデューティは、図１において、ＡＣ入力電圧の正の半サイクルにおける「Ｑ２（ゲート駆動信号）」の「パルス幅（Ｄ）／周期（Ｔ）」に相当する。また、図１において、正の半サイクルにおける「Ｑ１（ゲート駆動信号）」の波形は「Ｑ２（ゲート駆動信号）」の波形の正負の論理を反転した反転波形であり、第１スイッチ素子Ｑ１は、第２スイッチ素子Ｑ２と相補的にオン・オフ動作するように駆動されて、昇圧コンバータ回路における同期整流素子として機能する。そして、正の半サイクルの間、第２スイッチ素子Ｑ２がオン（かつ、第１スイッチ素子Ｑ１がオフ）状態のとき、昇圧インダクタＬ１にエネルギーが蓄積され、第２スイッチ素子Ｑ２がオフ（かつ、第１スイッチ素子Ｑ１がオン）されると、昇圧インダクタＬ１に蓄えられたエネルギーが第１平滑コンデンサＣｉに移送され、ＡＣ入力電圧が昇圧されて、第１平滑コンデンサＣｉの両端間電圧としてＰＦＣ電圧が出力される。

一方、交流電源Ｖａｃの負の半サイクルの間は、第１、第２スイッチ素子Ｑ１、Ｑ２の果たす機能が正の半サイクルに対して切替わる。すなわち、負の半サイクルの間、第１スイッチ素子Ｑ１が主スイッチ素子として機能し、そのオンデューティに基づいて力率改善部２のＰＦＣ電圧が制御される。このオンデューティは、図１において、ＡＣ入力電圧の負の半サイクルにおける「Ｑ１（ゲート駆動信号）」の「パルス幅（Ｄ）／周期（Ｔ）」に相当する。また、図１において、負の半サイクルにおける「Ｑ２（ゲート駆動信号）」の波形は、「Ｑ１（ゲート駆動信号）」の波形の正負の論理を反転した反転波形であり、第２スイッチ素子Ｑ２は、第１スイッチ素子Ｑ１と相補的にオン・オフ動作するように駆動されて、同期整流素子として機能する。そして、負の半サイクルの間、第１スイッチ素子Ｑ１がオン（かつ、第２スイッチ素子Ｑ２がオフ）状態のとき、昇圧インダクタＬ１にエネルギーが蓄積され、第１スイッチ素子Ｑ１がオフ（かつ、第２スイッチ素子Ｑ２がオン）されると、昇圧インダクタＬ１に蓄えられたエネルギーが第１平滑コンデンサＣｉに移送され、ＡＣ入力電圧が昇圧されて、第１平滑コンデンサＣｉの両端間電圧としてＰＦＣ電圧が出力される。

電流共振コンバータ部３は、力率改善部２のＰＦＣ電圧を入力し、この入力電圧を、第１〜第４スイッチ素子Ｑ１〜Ｑ４から構成されるフルブリッジ回路５のスイッチングにより高周波電圧に変換して高周波トランスＴＦの一次巻線の両端に印加し、高周波トランスＴＦの二次側に発生する高周波電圧を、整流ダイオードＤ３、Ｄ４と第２平滑コンデンサＣｏにて整流かつ平滑化することによって、所定の直流出力電圧（第２平滑コンデンサＣｏの両端間電圧）を得る構成となっている。そして、電流共振コンバータ部３は、第１〜第４スイッチ素子Ｑ１〜Ｑ４からなるフルブリッジ回路５と、高周波トランスＴＦの一次側の共振コンデンサＣｒ及び共振インダクタＬｒからなる直列共振回路６との共振動作によって、ソフトスイッチング動作を行っている。一般に、このような直列共振回路６を有する電流共振コンバータ部３では、そのゲイン特性に基づいて、フルブリッジ回路５のスイッチング周波数を変動させることによって、出力電圧を制御することができ、ＡＣ／ＤＣコンバータ回路１では、出力電圧検出部１１の出力電圧に基づいて、出力電圧をパルス周波数変調（ＰＦＭ）制御するものである。
このような電流共振コンバータ部３の構成要素としての機能に着目して、第１〜第４スイッチ素子Ｑ１〜Ｑ４の動作を説明すれば、次の通りである。

交流電源Ｖａｃの正の半サイクルの間、第４スイッチ素子Ｑ４は、この間にＰＦＣ電圧を制御するオンデューティを有する第２スイッチ素子Ｑ２と同一のオンデューティを有するように駆動され、図１において、交流電源Ｖａｃの正の半サイクルにおける「Ｑ４（ゲート駆動信号）」のパルス幅Ｄ及びスイッチング周期Ｔは、「Ｑ２（ゲート駆動信号）」のパルス幅Ｄ及びスイッチング周期Ｔと等しい。但し、このような第２、第４スイッチ素子Ｑ２、Ｑ４からなるスイッチ対のうち、第４スイッチ素子Ｑ４は、第２スイッチ素子Ｑ２に対して先行してオン動作し、第２スイッチ素子Ｑ２は、第４スイッチ素子Ｑ４のオン動作からスイッチング周期Ｔの半周期（Ｔ／２）分遅れてオン動作するように制御される。また、図１において、正の半サイクルにおける「Ｑ３（ゲート駆動信号）」の波形は、「Ｑ４（ゲート駆動信号）」の波形の正負の論理を反転した反転波形であり、第３スイッチ素子Ｑ３は、第４スイッチ素子Ｑ４と相補的にオン・オフ動作するように駆動される。

これによって、第１、第４スイッチ素子Ｑ１、Ｑ４がオン（かつ、第２、第３スイッチ素子Ｑ２、Ｑ３がオフ）の状態と、第２、第３スイッチ素子Ｑ２、Ｑ３がオン（かつ、第１、第４スイッチ素子Ｑ１、Ｑ４がオフ）の状態とが、スイッチング周期の半周期（Ｔ／２）毎に交互に繰り返され、このようなフルブリッジ回路５のスイッチング動作により、ＰＦＣ電圧が周期Ｔの高周波電圧に変換される。

一方、交流電源Ｖａｃの負の半サイクルの間は、第３スイッチ素子Ｑ３が、この間にＰＦＣ電圧を制御するオンデューティを有する第１スイッチ素子Ｑ１と同一のオンデューティを有するように駆動され、図１において、交流電源Ｖａｃの正の半サイクルにおける「Ｑ３（ゲート駆動信号）」のパルス幅Ｄ及びスイッチング周期Ｔは、「Ｑ１（ゲート駆動信号）」のパルス幅Ｄ及びスイッチング周期Ｔと等しい。そして、このような第１、第３スイッチ素子Ｑ１、Ｑ３からなるスイッチ対のうち、第３スイッチ素子Ｑ３は、第１スイッチ素子Ｑ１に対して先行してオン動作し、第１スイッチ素子Ｑ１は、第３スイッチ素子Ｑ３のオン動作からスイッチング周期Ｔの半周期（Ｔ／２）分遅れてオン動作するように制御される。また、図１において、正の半サイクルにおける「Ｑ４（ゲート駆動信号）」の波形は、「Ｑ３（ゲート駆動信号）」の波形の正負の論理を反転した反転波形であり、第４スイッチ素子Ｑ４は、第３スイッチ素子Ｑ３と相補的にオン・オフ動作するように駆動される。

これによって、正の半サイクルと同様に、第１、第４スイッチ素子Ｑ１、Ｑ４の組がオン（かつ、第２、第３スイッチ素子Ｑ２、Ｑ３がオフ）の状態と、第２、第３スイッチ素子Ｑ２、Ｑ３の組がオン（かつ、第１、第４スイッチ素子Ｑ１、Ｑ４がオフ）の状態とが、スイッチング周期の半周期（Ｔ／２）毎に交互に繰り返され、このようなフルブリッジ回路５のスイッチング動作により、ＰＦＣ電圧が周期Ｔの高周波電圧に変換される。

尚、ＡＣ／ＤＣコンバータ回路１では、上述したように、交流電源Ｖａｃの正の半サイクルにおいて、第４スイッチ素子Ｑ４のオンデューティは第２スイッチ素子Ｑ２のオンデューティと等しくなるように動作し、負の半サイクルにおいて、第３スイッチ素子Ｑ３のオンデューティは第１スイッチ素子Ｑ１のオンデューティと等しくなるように動作しているため、フルブリッジ回路５の出力電圧を対称的なパルス波形とすることができる。
以下の説明において、ＰＦＣ電圧を制御するオンデューティを有するように駆動されているスイッチ素子（すなわち、正の半サイクルでは、第２、第４スイッチ素子Ｑ２、Ｑ４、負の半サイクルでは、第１、第３スイッチ素子Ｑ１、Ｑ３）を制御ゲートともいう。

次に、図２を参照して、交流電源Ｖａｃの極性の切り替わり時における第１〜第４スイッチ素子Ｑ１〜Ｑ４の駆動制御について説明する。図２は、このような駆動制御の一例を示すタイミングチャートである。

図２は、図９と同様に、交流電源Ｖａｃの負の半サイクルから正の半サイクルへの極性の切替わりが生じた場合を例として、制御ゲートの切替えのための駆動制御を示している。図２における駆動制御では、交流電源Ｖａｃの極性の切替わりが生じた時点を含む（スイッチング周期の）１周期の次の周期の開始時点を制御ゲートの切替え処理の開始時点Ｓとして（すなわち、この場合、交流電源Ｖａｃの極性の切替わりは、時点Ｓ以前の１周期間のいずれかの時点（例えば、期間Ｉ中のいずれかの時点）で生じている）、次のような駆動制御を行う。

すなわち、交流電源Ｖａｃの極性の切替わり時点前の半サイクル（この例の場合、負の半サイクル）の間の制御ゲートのうち、先行してオン動作していた側のスイッチ素子（この場合、第３スイッチ素子Ｑ３）について、切替え処理の開始時点Ｓ後の次のオン動作（図２のパルスａに相当）の開始時点からのスイッチング周期を半周期（Ｔ／２）とし、この半周期が経過した時点Ｍ_１を第１切替え時点Ｍ_１として、負の半サイクルにおいて先行してオン動作していた側のスイッチ素子（この場合、第３スイッチ素子Ｑ３）に出力していたゲート駆動信号を、第１切替え時点Ｍ_１から、このスイッチ素子（Ｑ３）に対して相補的にオン・オフ動作していたスイッチ素子（この場合、第４スイッチ素子Ｑ４）に出力するように切替えることにより、両スイッチ素子（この場合、第３スイッチ素子Ｑ３と第４スイッチ素子Ｑ４）のオン・オフ動作を切替える。

そして、交流電源Ｖａｃの極性の切替わり時点前の半サイクル（この例の場合、負の半サイクル）の間の制御ゲートのうち、半周期（Ｔ／２）分遅れてオン動作していた側のスイッチ素子（この場合、第１スイッチ素子Ｑ１）については、第１切替え処理の開始時点Ｓからの半周期（Ｔ／２）をオフ期間とし、このオフ期間経過後の次の半周期（Ｔ／２）のオンデューティを１００％とする（図２のパルスｂに相当）。そして、この半周期が経過した時点Ｍ_２を第２切替え時点Ｍ_２として、負の半サイクルにおいて遅れてオン動作していた側のスイッチ素子（この場合、第１スイッチ素子Ｑ１）に出力していたゲート駆動信号を、第２切替え時点Ｍ_２から、このスイッチ素子Ｑ１に対して相補的にオン・オフ動作していたスイッチ素子（この場合、第２スイッチ素子Ｑ２）に出力するように切替えることにより、両スイッチ素子（この場合、第１スイッチ素子Ｑ１と第２スイッチ素子Ｑ２）のオン・オフ動作を切替える。

これによって、フルブリッジ回路５の動作シーケンスは、切替え処理の開始時点Ｓの直前に、第１、第４スイッチ素子Ｑ１、Ｑ４がオン（かつ、第２、第３スイッチ素子Ｑ２、Ｑ３がオフ）の状態が生じ、半周期（Ｔ／２）経過後、切替え処理の開始時点Ｓにおいて、第２、第３スイッチ素子Ｑ２、Ｑ３がオン（かつ、第１、第４スイッチ素子Ｑ１、Ｑ４がオフ）の状態が生じ（図２においてパルスａのパルス幅に相当する期間）、半周期（Ｔ／２）経過後、第１切替え時点Ｍ_１において、再び第１、第４スイッチ素子Ｑ１、Ｑ４がオン（かつ、第２、第３スイッチ素子Ｑ２、Ｑ３がオフ）の状態（図２においてパルスａ’のパルス幅に相当する期間）が生じて、以後、正の半サイクルにおける基本動作が繰り返されるものとなる。

図２に示すように、この駆動制御は、交流電源Ｖａｃの極性の切替わり時点前の半サイクル(この例の場合、負の半サイクル）の間における制御ゲート（この例の場合、第１、第３スイッチ素子Ｑ１、Ｑ３）のスイッチング周期及びオンデューティを調整することにより、交流電源Ｖａｃの極性が負の半サイクルから正の半サイクルに切り替わる前後に高周波トランスＴＦの一次巻線に印加される高周波電圧が正負対称になるようにスイッチ素子のオン・オフ制御を行うものである。すなわち、この駆動制御によれば、交流電源Ｖａｃの極性の切替わり時点において、高周波トランスＴＦに対して、同極性の共振電圧及び共振電流が続けて入力されることなく、一定周期で正負の極性の切替わりを繰り返す共振電圧及び共振電流が入力されるように、制御ゲートの切替えを実施することができる。

尚、図２では、交流電源Ｖａｃの負の半サイクルから正の半サイクルへの極性の切替わりが生じた場合（すなわち、制御ゲートを第１、第３スイッチ素子Ｑ１、Ｑ３から第２、第４スイッチ素子Ｑ２、Ｑ４に切替える場合）を例示したが、図１に示すように、交流電源Ｖａｃの正の半サイクルから負の半サイクルへの極性の切替わりが生じた場合（すなわち、制御ゲートを第２、第４スイッチ素子Ｑ２、Ｑ４から第１、第３スイッチ素子Ｑ１、Ｑ３に切替える場合）も、同様の駆動制御が実施される（図１では、交流電源Ｖａｃの極性の切替わりが発生した時点と、切替え処理の開始時点Ｓが一致するように示されているが、これは、実際には、交流電源Ｖａｃの極性の切替わりがスイッチング周期の１周期の終了間際に発生した場合を簡略化して示すものである）。

これによって、交流電源Ｖａｃの極性の切り替り時に、高周波トランスＴＦに一時的に大きな励磁電流が流れて高周波トランスＴＦのコアの振動が可聴周波数帯で発生することがなく、高周波トランスＴＦからの音鳴りを効果的に抑制または解消することが可能となる。

次に、図３〜図５を参照して、本実施形態におけるスイッチング電源装置の制御方法（第１〜第４スイッチ素子Ｑ１〜Ｑ４の駆動制御方法）を実装するスイッチング制御部１２の構成、及び、スイッチング制御部１２による第１〜第４スイッチ素子Ｑ１〜Ｑ４の駆動制御手順の好適な例について説明する。スイッチング制御部１２は、マイクロコンピュータ、ＤＳＰ、ＦＰＧＡ等のプログラマブルデバイスを用いてデジタル制御装置として構成されており、図３に示すように、その機能ブロックとして、ＰＦＣ電圧検出部１０からの出力信号が入力するＰＦＣ電圧Ａ／Ｄ変換部２１と、出力電圧検出部１１からの出力信号が入力する出力電圧Ａ／Ｄ変換部２２と、ＰＩＤ演算部２３と、出力リミッタ部２４と、ＰＷＭ出力処理部２５とを有している。さらに、ＰＷＭ出力処理部２５は、極性検出部１３からの出力信号が入力する電圧極性検出部２６と、ＰＷＭ出力制御部２７と、スイッチ素子ドライブ回路２８の、各機能ブロックを有している。
尚、このようなスイッチング制御部１２を構成する各機能ブロックは、以下に説明する制御手順を実行する限り、任意の適切なハードウェアまたはソフトウェア、あるいはそれらの組合せにより実装することができる。

スイッチング制御部１２は、図４に示すように、制御開始後、所定の初期設定を実行し（ステップＳ１１）、次いで、ＰＦＣ電圧検出部１０からの出力信号と出力電圧検出部１１からの出力信号とを、それぞれＰＦＣ電圧Ａ／Ｄ変換部２１及び出力電圧Ａ／Ｄ変換部２２によりＡ／Ｄ変換し、デジタルデータであるＰＦＣ電圧データ及び出力電圧データが生成される（制御は、ステップＳ１２におけるＮｏのループが生じている間、Ａ／Ｄ変換の終了を待つことになる）。Ａ／Ｄ変換の終了後（ステップＳ１２のＹｅｓ）、制御はＰＩＤ演算部２３に移行する。
ＰＩＤ演算部２３では、ステップＳ１２においてＡ／Ｄ変換されたＰＦＣ電圧データ及び出力電圧データに基づいて、ＰＩＤ演算を用いて制御周波数及びオンデューティを演算する（ステップＳ１３）。

次いで、制御は出力リミッタ部２４に移行し、ステップＳ１３において演算により得られた制御周波数及びオンデューティが、予め設定された上下限により定まる範囲内に制限される。具体的には、ステップＳ１４において、ステップＳ１３で得られた制御周波数が所定の最大値（ＭＡＸ）を超えているか否かが判別され、超えていた場合（Ｙｅｓ）、この所定の最大値（ＭＡＸ）が制御周波数として設定され（ステップＳ１５）、その後、ステップＳ１８に制御が移行する。また、ステップＳ１４において、ステップＳ１３で得られた制御周波数が所定の最大値（ＭＡＸ）を超えていない場合（Ｎｏ）には、ステップＳ１６において、その制御周波数が所定の最小値（ＭＩＮ）未満であるか否かが判別され、最小値未満であった場合（Ｙｅｓ）、この所定の最小値が制御周波数として設定され（ステップＳ１７）、その後、ステップＳ１８に制御が移行する。また、ステップＳ１６において、ステップＳ１３で得られた制御周波数が所定の最小値（ＭＩＮ）未満ではなかった場合（Ｎｏ）、制御周波数として、ステップＳ１３で得られた値が設定され、ステップＳ１８に制御が移行する。そして、ステップＳ１８〜Ｓ２１では、ステップＳ１３で得られたオンデューティに対して、制御周波数に対するステップＳ１４〜Ｓ１７の手順と同様の手順が実行される。

次いで、制御はＰＷＭ出力処理部２５に移行し、ＰＷＭ出力処理部２５は、ＰＩＤ演算部２３及び出力リミッタ部２４によって設定された制御周波数及びオンデューティに基づいて、第１〜第４スイッチ素子Ｑ１〜Ｑ４を駆動するパルス信号（ゲート駆動信号）を生成して、各スイッチ素子Ｑ１〜Ｑ４に出力する（ステップＳ２２）。
これによって、１回のＰＷＭ出力処理は終了し、以後、ステップＳ１２〜Ｓ２２の処理が繰り返される。

このように、ＡＣ／ＤＣコンバータ回路１では、ＰＦＣ電圧をＰＷＭ制御により所望の電圧に制御し、同時に、出力電圧を、直列共振回路のゲイン特性に基づいて、ＰＦＭ制御によって制御することにより、ＰＦＣ電圧と出力電圧の２つ制御量を異なる変調方式で制御することができ、合理的かつ効率的に第１〜第４スイッチ素子Ｑ１〜Ｑ４を制御することが可能となる。

ここで、図３とともに図５を参照して、ＰＷＭ出力処理部２５の動作について詳述すれば、次の通りである。
ＰＷＭ出力制御部２７には、電圧極性検出部２６から交流電源Ｖａｃ電圧の極性を示す出力信号が入力されており、ＰＷＭ出力制御部２７は、この出力信号に基づいて、現在の状態が正の半サイクルまたは負の半サイクルのいずれであるか、及び、例えば直前の状態との比較により、負の半サイクルから正の半サイクル（または、正の半サイクルから負の半サイクル）への極性の切替わりが発生したか否かを判別可能なように構成されている。
ＰＷＭ出力制御部２７は、まず、現在の制御ゲートが第１、第３スイッチ素子Ｑ１、Ｑ３と、第２、第４スイッチ素子Ｑ２、Ｑ４のいずれであるかを判定し（ステップＳ２３）、第１、第３スイッチ素子Ｑ１、Ｑ３と判定された場合には、ステップＳ１０２〜Ｓ１１３が実行され、第２、第４スイッチ素子Ｑ２、Ｑ４と判定された場合には、ステップＳ２０２〜Ｓ２１３が実行される。

例えば、現在の制御ゲートが第１、第３スイッチ素子Ｑ１、Ｑ３であると判別された場合、まず、ステップＳ１０２において交流電源Ｖａｃの極性の切替わりが発生したか否かが判定され、これによって、制御ゲートの切替え（例えば、ゲート駆動信号の出力切替え）処理を開始する必要があるか否かが判定される。そして、制御ゲートの切替え処理を開始する必要があると判定された（すなわち、今回、交流電源Ｖａｃの負の半サイクルから正の半サイクルへの極性の切替わりが発生したと判定された）場合（ステップＳ１０３のＹｅｓ）、制御は、ステップＳ１０９に移行し、経路Ｂに沿って制御ゲートの切替え処理の前半の制御手順が実行される。

この制御手順では、ステップＳ１０９において制御周波数が倍に設定され、これによって、スイッチング周期は、本来のスイッチング周期Ｔの半周期（Ｔ／２）になる。そして、ステップＳ１１０において、第１スイッチ素子Ｑ１のオンデューティが１００％に設定され、次いで、ステップＳ１１１において、切替え処理の実行中であることを示す切替え処理フラグがセットされる。
その後、制御ゲートを、現在の状態のまま第１、第３スイッチ素子Ｑ１、Ｑ３に設定し（ステップＳ１１２）、第２、第４スイッチ素子Ｑ２、Ｑ４に対するゲート駆動信号の出力は、それぞれ第１、第３スイッチ素子Ｑ１、Ｑ３に対するゲート駆動信号の出力の相補出力に設定される（ステップＳ１１３）。

次いで、ステップＳ２４では、第１スイッチ素子Ｑ１のゲート駆動信号が、第３スイッチ素子Ｑ３のゲート駆動信号に対して、（本来のスイッチング周期Ｔの）半周期（Ｔ／２）遅れとなるように設定されて、第１スイッチ素子Ｑ１のゲート駆動信号に関する指令信号Ｐ（Ｑ１）及び第３スイッチ素子Ｑ３のゲート駆動信号に関する指令信号Ｐ（Ｑ３）が、ＰＷＭ出力制御部２７から、スイッチ素子ドライブ回路２８に出力される。そして、スイッチ素子ドライブ回路２８は、指令信号Ｐ（Ｑ１）、Ｐ（Ｑ３）に基づいて、第１、第３スイッチ素子Ｑ１、Ｑ３のゲート駆動信号及び、それぞれに対して相補的な第２、第４スイッチ素子Ｑ２、Ｑ４のゲート駆動信号を生成し、第１〜第４スイッチ素子Ｑ１〜Ｑ４に対して出力する。

これによって、第３スイッチ素子Ｑ３については、図２に示す切替え処理の開始時点Ｓから第１切替え時点Ｍ_１までの、制御周波数が倍に設定されたことによる半周期（Ｔ／２）間のオン動作（パルスａ）が実現され、第１スイッチ素子Ｑ１については、本来のスイッチング周期Ｔの半周期（Ｔ／２）の遅れによる、切替え処理の開始時点Ｓから第１切替え時点Ｍ_１までのオフ期間と、制御周波数が倍に設定され、かつ、オンデューティが１００％に設定されたことによる、第１切替え時点Ｍ_１から第２切替え時点Ｍ_２までの半周期（Ｔ／２）におけるオン動作（パルスｂ）が実現される。

一方、ステップＳ１０２において、制御ゲートの切替え処理を開始する必要が無いと判定された（すなわち、今回、交流電源Ｖａｃの負の半サイクルから正の半サイクルへの極性の切替わりは発生していないと判定された）場合（ステップＳ１０３のＮｏ）、制御は、ステップＳ１０４に移行し、ここで、切替えフラグがセットされているか否かが判定される。そして、切替えフラグがセットされている（すなわち、現在、制御ゲートの切替え処理の実行中である）と判定された場合（Ｙｅｓ）、制御は、ステップＳ１０５に移行し、経路Ｃに沿って、制御ゲートの切替え処理の後半の手順が実行される（尚、このとき、制御周波数及びオンデューティは、経路Ｃに沿った制御手順が実行されるＰＷＭ出力処理Ｓ２２の直前に実施されるステップＳ１２〜Ｓ２１（図４）により、この時点のＰＦＣ電圧及び出力電圧に基づいた適切な値に設定されている）。

この制御手順では、ステップＳ１０５において、切替え処理の終了を示すため、切り替えフラグがクリアされる。次いで、第１スイッチ素子Ｑ１に対して出力されていたゲート駆動信号が第２スイッチ素子Ｑ２に対して出力され、かつ、第３スイッチ素子Ｑ３に対して出力されていたゲート駆動信号が第４スイッチ素子Ｑ４に対して出力されるように、出力切り替えが実施され、これによって、第２、第４スイッチ素子Ｑ２、Ｑ４が制御ゲートに設定されるとともに、第１、第３スイッチ素子Ｑ１、Ｑ３に対するゲート駆動信号の出力は、それぞれ第２、第４スイッチ素子Ｑ２、Ｑ４に対するゲート駆動信号の出力の相補出力に設定される（ステップＳ１０６〜Ｓ１０８）。

次いで、ステップＳ２４では、第２スイッチ素子Ｑ２のゲート駆動信号が、第４スイッチ素子Ｑ４のゲート駆動信号に対して、半周期（Ｔ／２）遅れとなるように設定されて、第２スイッチ素子Ｑ２のゲート駆動信号に関する指令信号Ｐ（Ｑ２）及び第４スイッチ素子Ｑ４のゲート駆動信号に関する指令信号Ｐ（Ｑ４）が、ＰＷＭ出力制御部２７から、スイッチ素子ドライブ回路２８に出力される。そして、スイッチ素子ドライブ回路２８は、指令信号Ｐ（Ｑ２）、Ｐ（Ｑ４）に基づいて、第２、第４スイッチ素子Ｑ２、Ｑ４のゲート駆動信号及び、それぞれに対して相補的な第１、第３スイッチ素子Ｑ１、Ｑ３のゲート駆動信号を生成し、第１〜第４スイッチ素子Ｑ１〜Ｑ４に対して出力する。

これによって、図２に示す第１切替え時点Ｍ_１における第３スイッチ素子Ｑ３から第４スイッチ素子Ｑ４への切替え、及び、第２切替え時点Ｍ_２における第１スイッチ素子Ｑ１から第２スイッチ素子Ｑ２への切替えが実現され、制御ゲートが負の半サイクルにおける第１、第３スイッチ素子Ｑ１、Ｑ３から、正の半サイクルにおける第２、第４スイッチ素子Ｑ２、Ｑ４に切替えられる。

そして、ステップＳ１０４において、切替えフラグがセットされていないと判定された場合（Ｎｏ）、制御は、ステップＳ１１２に移行し、経路Ａに沿って、交流電源Ｖａｃの負の半サイクルにおける基本動作が実際される。経路Ａに沿ったステップＳ１１２、Ｓ１１３、Ｓ２４の動作は、経路Ｂに沿った制御手順で上述した動作と同様であるため、その説明は省略する。
また、ステップＳ２０２〜Ｓ２１３の制御手順は、最初の制御ゲートが第２、第４スイッチ素子Ｑ２、Ｑ４であり、切替え処理が実行される場合には、制御ゲートが第１、第３スイッチ素子Ｑ１、Ｑ３に切替えられる点を除いて、ステップＳ１０２〜Ｓ１１３の制御手順と全く同様のものであるため、その説明は省略する。

ここで、図３〜図５を参照して上述したスイッチング制御部１２の構成及びその制御手順は、本発明に係るスイッチング電源装置の制御方法を実装するスイッチング制御部１２の構成及びその制御手順の一例に過ぎず、交流電源Ｖａｃの極性の切替わりの前後に、電流共振コンバータ部３に含まれる高周波トランスＴＦの一次巻線に印加される高周波電圧が正負対称になるようにスイッチ素子Ｑ１〜Ｑ４のオン・オフ制御を行う限り、任意の適切なスイッチング制御部及び制御手順を用いることができる。例えば、本発明に係るスイッチング電源装置の制御方法を実装するスイッチング制御部を、アナログ回路によって構成するものであってもよい。

また、上述した制御手順では、制御ゲートを構成する第１、第３スイッチ素子Ｑ１、Ｑ３、及び、第２、第４スイッチ素子Ｑ２、Ｑ４のうち、先行してオン動作する側のスイッチ素子を、それぞれ、第３スイッチ素子Ｑ３及び第４スイッチ素子Ｑ４とし、第１スイッチ素子Ｑ１及び第２スイッチ素子Ｑ２は、それぞれ第３スイッチ素子Ｑ３及び第４スイッチ素子Ｑ４に対して半周期（Ｔ／２）分遅れてオン動作するものとしたが、本実施形態におけるスイッチング電源装置の制御方法において、制御ゲートを構成する第１、第３スイッチ素子Ｑ１、Ｑ３、及び、第２、第４スイッチ素子Ｑ２、Ｑ４は、図６に示すように、それぞれ、第１スイッチ素子Ｑ１及び第２スイッチ素子Ｑ２が先行してオン動作し、第３スイッチ素子Ｑ３及び第４スイッチ素子Ｑ４が、それぞれ第１スイッチ素子Ｑ１及び第２スイッチ素子Ｑ２に対して半周期（Ｔ／２）分遅れてオン動作するものであってもよい。

さらに、本発明に係るスイッチング電源装置の制御方法の参考例として、本発明に係るスイッチング電源装置の制御方法は、ハーブリッジ回路を有するスイッチング電源装置に対しても同様に適用されるものである。

１：ＡＣ／ＤＣコンバータ回路、２：力率改善（ＰＦＣ）部、３：電流共振（ＬＬＣ共振）コンバータ部、５：フルブリッジ回路、６：直列共振回路、１０：ＰＦＣ電圧検出部、１１：出力電圧検出部、１２：スイッチング制御部、１３：極性検出部、２１：ＰＦＣ電圧Ａ／Ｄ変換部、２２：出力電圧Ａ／Ｄ変換部、２３：ＰＩＤ演算部、２４；出力リミッタ部、２５：ＰＷＭ出力処理部、２６：電圧極性検出部、２７：ＰＷＭ出力制御部、２８：スイッチ素子ドライブ回路、Ｑ１〜Ｑ４：（第１〜第４）スイッチ素子、Ｄ１：第１ダイオード、Ｄ２：第２ダイオード、Ｄ３、Ｄ４:整流ダイオード、Ｃｉ：第１平滑コンデンサ、Ｃｏ：第２平滑コンデンサ、Ｃｒ：共振コンデンサ、Ｌ１：昇圧インダクタ、Ｌｒ：共振インダクタ、ＴＦ：高周波トランス、Ｖａｃ：交流電源

Claims

力率改善部と、電流共振コンバータ部とを含み、前記電流共振コンバータ部のスイッチ素子の一部を前記力率改善部のスイッチ素子と共通化したフルブリッジ型のＡＣ／ＤＣコンバータ回路を備え、交流電源の交流入力電圧の力率を改善しつつ直流電圧に変換して出力するスイッチング電源装置の制御方法であって、
前記力率改善部は、第１、第２スイッチ素子の直列回路と、第１、第２ダイオードの直列回路とを含み、前記第１、第２スイッチ素子の直列回路と前記第１、第２ダイオードの直列回路とは並列接続されて、両直列回路の中間点間に昇圧インダクタと交流電源の直列回路が接続され、
前記電流共振コンバータ部は、前記力率改善部と前記第１、第２スイッチ素子を共有し、前記第１、第２スイッチ素子の直列回路と第３、第４スイッチ素子の直列回路とを、前記第１、第３スイッチ素子を高圧側に配置し、前記第２、第４スイッチ素子を低圧側に配置して並列接続したフルブリッジ回路と、該フルブリッジ回路により駆動される高周波トランスとを含んでおり、
前記交流電源の極性が正の半サイクルから負の半サイクル、または負の半サイクルから正の半サイクルに切り替わる前後に、前記電流共振コンバータ部に含まれる前記高周波トランスの一次巻線に印加される高周波電圧が正負対称になるように前記第１〜第４スイッチ素子のオン・オフ制御を行うことを特徴とするスイッチング電源装置の制御方法。
前記スイッチング電源装置は、前記交流電源の極性が切り替わる毎に、前記第１、第３スイッチ素子の組と前記第２、第４スイッチ素子の組のそれぞれを交互にオン・オフ制御し、前記第１、第３スイッチ素子がオン・オフ制御されている間は、前記第２、第４スイッチ素子を、それぞれ前記第１、第３スイッチ素子に対して相補的にオン・オフ動作させ、前記第２、第４スイッチ素子がオン・オフ制御されている間は、前記第１、第３スイッチ素子を、それぞれ前記第２、第４スイッチ素子に対して相補的にオン・オフ動作させるように制御するとともに、前記交流電源の全サイクルにわたって、前記高周波トランスに一定周期で極性が変化する共振電圧及び共振電流が入力されるように、前記第１〜第４スイッチ素子を駆動するパルス信号を制御することを特徴とする請求項１に記載のスイッチング電源装置の制御方法。
前記力率改善部は、前記第１、第２スイッチ素子の直列回路と並列に接続された第１平滑コンデンサを含み、前記電流共振コンバータ部は、前記高周波トランスの一次巻線に接続された直列共振回路を含むことを特徴とする請求項１または２に記載のスイッチング電源装置の制御方法。
前記力率改善部の前記第１平滑コンデンサの両端間電圧であるＰＦＣ電圧を検出するＰＦＣ電圧検出部と、前記電流共振コンバータ部の前記高周波トランスの二次側に設けられた第２平滑コンデンサの両端間電圧である出力電圧を検出する出力電圧検出部と、前記交流電源の極性を検出する極性検出部と、前記第１〜第４スイッチ素子のオン・オフ動作を制御するスイッチング制御部とをさらに備え、
前記スイッチング制御部は、前記ＰＦＣ電圧検出部からの出力信号に基づいて前記第１、第２スイッチ素子のオンデューティを変化させて前記ＰＦＣ電圧を制御し、かつ、前記出力電圧検出部からの出力信号に基づいて前記フルブリッジ回路のスイッチング周波数を変化させて前記出力電圧を制御することを特徴とする請求項３に記載のスイッチング電源装置の制御方法。
前記スイッチング制御部は、前記極性検出部からの出力信号に基づいて前記交流電源の極性の切替わりを判別し、前記交流電源の前記第１、第２スイッチ素子の直列回路の中間点側が正極となる正の半サイクルの間は、前記第２スイッチ素子を、そのオンデューティに基づいて前記ＰＦＣ電圧を制御するようにオン・オフ動作させるとともに、前記第４スイッチ素子を前記第２スイッチ素子と同一のオンデューティを有するようにオン・オフ動作させ、かつ、前記第１、第３スイッチ素子を、それぞれ前記第２、第４スイッチ素子に対して相補的にオン・オフ動作させるように制御し、前記交流電源の前記第１、第２スイッチ素子の直列回路の中間点側が負極となる負の半サイクルの間は、前記第１スイッチ素子を、そのオンデューティに基づいて前記ＰＦＣ電圧を制御するようにオン・オフ動作させるとともに、前記第３スイッチ素子を前記第１スイッチ素子と同一のオンデューティを有するようにオン・オフ動作させ、かつ、前記第２、第４スイッチ素子を、それぞれ前記第１、第３スイッチ素子に対して相補的にオン・オフ動作させるように制御することを特徴とする請求項４に記載のスイッチング電源装置の制御方法。
前記スイッチング制御部は、前記極性検出部からの出力信号に基づいて前記交流電源の極性の切替わりを判別し、前記交流電源の極性の切替わり時点の経過後、前記第１、第３スイッチ素子からなるスイッチ対のオン・オフ動作と、前記第２、第４スイッチ素子からなるスイッチ対のオン・オフ動作とを切替える際に、前記交流電源の極性の切替わり時点前の半サイクルの間に前記ＰＦＣ電圧を制御するオンデューティを有するようにオン・オフ動作していた前記スイッチ対のスイッチング周期及びオンデューティを調整することにより、前記交流電源の全サイクルにわたって、前記高周波トランスに同極性の共振電圧及び共振電流が続けて入力されることがないように、前記第１〜第４スイッチ素子を駆動するパルス信号を制御することを特徴とする請求項５に記載のスイッチング電源装置の制御方法。
前記スイッチング制御部は、前記交流電源の前記正の半サイクルにおいて、前記第１〜第４スイッチ素子のオン・オフ動作を、前記第２、第４スイッチ素子のいずれか一方が他方に対して先行してオン動作し、他方が一方に対してスイッチング周期の半周期分遅れてオン動作するように制御し、かつ、前記交流電源の前記負の半サイクルにおいて、前記第１、第３スイッチ素子のいずれか一方が他方に対して先行してオン動作し、他方が一方に対してスイッチング周期の半周期分遅れてオン動作するように制御するとともに、前記交流電源の極性の切替わり時点の経過後、前記第１、第３スイッチ素子からなるスイッチ対のオン・オフ動作と、前記第２、第４スイッチ素子からなるスイッチ対のオン・オフ動作とを切替える際に、前記交流電源の極性の切替わり時点前の半サイクルの間に前記ＰＦＣ電圧を制御するオンデューティを有するようにオン・オフ動作していた前記スイッチ対の前記先行してオン動作していた側のスイッチ素子について、前記交流電源の極性の切替わり時点後の次のオン動作の開始時点からのスイッチング周期を半周期とし、該半周期が経過した時点で、前記先行してオン動作していた側のスイッチ素子のオン・オフ動作と、該スイッチ素子に対して相補的にオン・オフ動作していたスイッチ素子のオン・オフ動作とを切替え、かつ、前記スイッチ対の前記遅れてオン動作していた側のスイッチ素子について、前記先行してオン動作していた側のスイッチ素子の前記次のオン動作の開始時点からの半周期をオフ期間とし、該オフ期間後の次の半周期のオンデューティを１００％として、該半周期が経過した時点で、前記遅れてオン動作していた側のスイッチ素子のオン・オフ動作と、該スイッチ素子に対して相補的にオン・オフ動作していたスイッチ素子のオン・オフ動作とを切替えることを特徴とする請求項６に記載のスイッチング電源装置の制御方法。
前記スイッチング制御部により、前記ＰＦＣ電圧検出部からの出力信号と前記出力電圧検出部からの出力信号をそれぞれＡ／Ｄ変換するＡ／Ｄ変換工程と、前記Ａ／Ｄ変換された信号から前記第１〜第４スイッチ素子を駆動するパルス信号の制御周波数及びオンデューティを演算する演算工程と、前記演算により得られた制御周波数及びオンデューティを予め設定された上下限により定まる範囲内に制限する出力リミット工程と、前記制限された制御周波数及びオンデューティに基づいて、前記第１〜第４スイッチ素子を駆動するパルス信号を生成して出力するＰＷＭ出力処理工程とを実行し、
前記ＰＷＭ出力処理工程は、前記極性検出部からの出力信号を入力して前記交流電源の極性の切替わりを判別し、前記交流電源の極性の切替わり時点の経過後、前記第１、第３スイッチ素子からなるスイッチ対のオン・オフ動作と、前記第２、第４スイッチ素子からなるスイッチ対のオン・オフ動作とを切替える際に、前記交流電源の極性の切替わり時点前の半サイクルの間に前記ＰＦＣ電圧を制御するオンデューティを有するようにオン・オフ動作していた前記スイッチ対のスイッチング周期及びオンデューティを調整することにより、前記交流電源の全サイクルにわたって、前記高周波トランスに同極性の共振電圧及び共振電流が続けて入力されることがないように、前記第１〜第４スイッチ素子を駆動するパルス信号を制御するＰＷＭ出力制御工程を含むことを特徴とする請求項６または７に記載のスイッチング電源装置の制御方法。
前記ＰＷＭ出力制御工程は、前記交流電源の極性の切替わりを判別する出力切替え判定工程を含んでおり、さらに、該出力切替え判定工程において前記交流電源の極性の切替わりが生じたと判定された場合に、前記交流電源の極性の切替わり時点前の半サイクルの間に前記ＰＦＣ電圧を制御するオンデューティを有するようにオン・オフ動作していた前記スイッチ対のスイッチング周期及びオンデューティを調整する工程と、切替えフラグをセットする工程とを含み、また、前記出力切替え判定工程において前記交流電源の極性の切替わりが生じていないと判定された場合に、前記切替えフラグがセットされているか否かを判定し、前記切替えフラグがセットされていた場合、前記第１、第３スイッチ素子からなる前記スイッチ対を駆動するパルス信号と、前記第２、第４スイッチ素子からなる前記スイッチ対を駆動するパルス信号とを切替える工程とを含むことを特徴とする請求項８に記載のスイッチング電源装置の制御方法。