JP2012249415A - スイッチング電源装置の制御方法 - Google Patents

Abstract

【課題】力率改善部と電流共振コンバータ部のスイッチ素子を共通化してなるスイッチング電源装置について、さらなる高効率化を達成可能な制御方法を提供する。
【解決手段】本発明のスイッチング電源装置の制御方法は、力率改善部２と、電流共振コンバータ部３とを含み、電流共振コンバータ部３の第１、第２スイッチ素子Ｑ１、Ｑ２を力率改善部のスイッチ素子と共通化したＡＣ／ＤＣコンバータ回路１を備え、交流電源Ｖａｃの交流入力電圧の力率を改善しつつ直流電圧に変換して出力するスイッチング電源装置の制御方法であって、スイッチ素子Ｑ１〜Ｑ４のオンデューティを変化させて力率改善部２の出力電圧を制御し、かつ、スイッチ素子Ｑ１〜Ｑ４のスイッチング周波数を変化させてＡＣ／ＤＣコンバータ回路１の出力電圧を制御するとともに、スイッチ素子Ｑ１〜Ｑ４のオンデューティに応じてスイッチ素子Ｑ１−Ｑ２、Ｑ３−Ｑ４のデッドタイム制御を行うことにより、効率を改善する。
【選択図】図１

Description

本発明は、スイッチング電源装置の制御方法に関し、詳しくは、力率改善（ＰＦＣ）部とＤＣ／ＤＣコンバータ部とを含むＡＣ／ＤＣコンバータ回路を備えたスイッチング電源装置に対して好適に適用される制御方法に関するものである。

従来、ノートパソコン、液晶テレビ、プラズマテレビ、ゲーム機等のデジタル機器や家庭用娯楽機器用として、力率を改善するためのＡＣ／ＤＣコンバータを備えるスイッチング電源装置が利用されており、一般的には、全波整流ブリッジ、昇圧型力率改善（ＰＦＣ）部およびＤＣ／ＤＣコンバータ部により構成される。

ＤＣ／ＤＣコンバータ部としては、フライバックコンバータ、フォワードコンバータ、電流共振（ＬＬＣ）コンバータなどが挙げられるが、高効率が要求される電源では電流共振コンバータが広く採用されている（例えば、特許文献１参照）。

そして、本願出願人は、先の出願（特願２０１０−８５３９４）において、全波整流ブリッジを無くし、かつ力率改善部と電流共振コンバータ部のスイッチ素子を共通化して変換効率を向上させたフルブリッジ型のスイッチング電源装置を提案した。

特開２００８−２８３８１８号公報

一般に、スイッチング電源装置において、効率の向上とノイズの低減を図るためには、各スイッチ素子を、ゼロボルトスイッチング（ＺＶＳ）及びゼロカレントスイッチング（ＺＣＳ）のようなソフトスイッチングで動作させることが望ましい。この点で、個別の力率改善部と電流共振コンバータ部とを多段接続してなる従来のスイッチング電源装置では、ＰＷＭ制御される力率改善部と、ＰＦＭ制御される電流共振コンバータ部に対して、それぞれ適切なソフトスイッチング技術を適用することが可能である。

一方、本出願人により先に提案されたようなスイッチング電源装置は、力率改善部と電流共振コンバータ部のスイッチ素子を共通化することにより、低廉かつ簡易な回路構成により高い変換効率を実現するものの、共通化されたスイッチ素子の動作に関して、電流共振コンバータの動作から要求される周波数可変範囲中に、力率改善部の動作から要求されるオンデューティを確保しつつ、通常適用されるソフトスイッチング技術（例えば擬似共振モード制御）を適用することが困難な範囲が生じる場合がある。
したがって、このようなスイッチング電源装置のさらなる高効率化の観点から、その制御方法に改善の余地がある。

本発明は、上記課題に鑑みてなされたものであって、その目的は、力率改善部と電流共振コンバータ部のスイッチ素子を共通化してなるスイッチング電源装置について、さらなる高効率化を達成可能な制御方法を提供することにある。

以下の発明の態様は、本発明の構成を例示するものであり、本発明の多様な構成の理解を容易にするために、項別けして説明するものである。各項は、本発明の技術的範囲を限定するものではなく、発明を実施するための最良の形態を参酌しつつ、各項の構成要素の一部を置換し、削除し、又は、さらに他の構成要素を付加したものについても、本願発明の技術的範囲に含まれ得るものである。

（１）力率改善部と、電流共振コンバータ部とを含み、前記電流共振コンバータ部のスイッチ素子の一部または全てを前記力率改善部のスイッチ素子と共通化したＡＣ／ＤＣコンバータ回路を備え、交流電源の交流入力電圧の力率を改善しつつ直流電圧に変換して出力するスイッチング電源装置の制御方法であって、前記スイッチ素子のオンデューティを変化させて前記力率改善部の出力電圧を制御し、かつ、前記スイッチ素子のスイッチング周波数を変化させて前記ＡＣ／ＤＣコンバータ回路の出力電圧を制御するとともに、前記スイッチ素子のオンデューティに応じて前記スイッチ素子のデッドタイム制御を行うことを特徴とするスイッチング電源装置の制御方法（請求項１）。

（２）（１）項に記載のスイッチング電源装置の制御方法において、前記スイッチング電源装置は、第１、第２スイッチ素子を共有する力率改善部と電流共振コンバータ部とを組み合わせたフルブリッジ型のＡＣ／ＤＣコンバータ回路を備え、前記力率改善部は、前記第１、第２スイッチ素子の直列回路と、第１、第２ダイオードの直列回路と、前記第１、第２スイッチ素子の直列回路と並列に接続された第１平滑コンデンサを含み、前記第１、第２スイッチ素子の直列回路と第１、第２ダイオードの直列回路とは並列接続されて、両直列回路の中間点間に昇圧インダクタと交流電源の直列回路が接続され、前記電流共振コンバータ部は、前記第１、第２スイッチ素子の直列回路と第３、第４スイッチ素子の直列回路とを、前記第１、第３スイッチ素子を高圧側に配置し、前記第２、第４スイッチ素子を低圧側に配置して並列接続したフルブリッジ回路と、該フルブリッジ回路により駆動される高周波トランスと、該高周波トランスの一次巻線に接続された直列共振回路とを含んでおり、前記力率改善部の前記第１平滑コンデンサの両端間電圧であるＰＦＣ電圧を検出するＰＦＣ電圧検出部と、前記電流共振コンバータ部の前記高周波トランスの二次側に設けられた第２平滑コンデンサの両端間電圧である出力電圧を検出する出力電圧検出部と、前記第１〜第４スイッチ素子のオン・オフ動作を制御するスイッチング制御部とをさらに備え、前記スイッチング制御部は、前記ＰＦＣ電圧検出部からの出力信号に基づいて前記第１、第２スイッチ素子のオンデューティを変化させて前記ＰＦＣ電圧を制御し、かつ、前記出力電圧検出部からの出力信号に基づいて前記フルブリッジ回路のスイッチング周波数を変化させて前記出力電圧を制御し、さらに、前記スイッチング制御部は、前記第１スイッチ素子のオンデューティに基づいて前記ＰＦＣ電圧を制御する場合には、前記第３スイッチ素子を前記第１スイッチ素子と同一のオンデューティを有するようにオン・オフ動作させ、かつ、前記第２、第４スイッチ素子を、それぞれ前記第１、第３スイッチ素子に対して相補的にオン・オフ動作させるように制御し、前記第２スイッチ素子のオンデューティに基づいて前記ＰＦＣ電圧を制御する場合には、前記第４スイッチ素子を前記第２スイッチ素子と同一のオンデューティを有するようにオン・オフ動作させ、かつ、前記第１、第３スイッチ素子を、それぞれ前記第２、第４スイッチ素子に対して相補的にオン・オフ動作させるように制御するとともに、前記第１、第２スイッチのオンデューティに応じて、前記第１、第２スイッチが同時にオフとなるデッドタイム及び前記第３、第４スイッチが同時にオフとなるデッドタイムを制御することを特徴とするスイッチング電源装置の制御方法（請求項２）。

（３）（２）項に記載に記載のスイッチング電源装置の制御方法において、前記スイッチング電源装置は、前記交流電源の極性を検出する極性検出部をさらに備えており、前記極性検出部からの出力信号に基づいて前記交流電源の極性の切替わりを判別し、前記交流電源の前記第１、第２スイッチ素子の直列回路の中間点側が正極となる正の半サイクルの間は、前記第２スイッチ素子を、そのオンデューティに基づいて前記ＰＦＣ電圧を制御するようにオン・オフ動作させ、前記交流電源の前記第１、第２スイッチ素子の直列回路の中間点側が負極となる負の半サイクルの間は、前記第１スイッチ素子を、そのオンデューティに基づいて前記ＰＦＣ電圧を制御するようにオン・オフ動作させることを特徴とするスイッチング電源装置の制御方法（請求項３）。

（４）（２）または（３）項に記載のスイッチング電源装置の制御方法において、前記スイッチング制御部により、前記ＰＦＣ電圧検出部からの出力信号と前記出力電圧検出部からの出力信号をそれぞれＡ／Ｄ変換するＡ／Ｄ変換工程と、前記Ａ／Ｄ変換された信号から前記第１〜第４スイッチ素子を駆動するパルス信号の制御周波数及びオンデューティを演算する演算工程と、前記制御周波数及びオンデューティに基づいて、前記第１〜第４スイッチ素子を駆動するパルス信号を生成して出力するＰＷＭ出力処理工程とを実行し、前記ＰＷＭ出力処理工程は、前記オンデューティが第１領域に属する場合、前記デッドタイムとして、予め用意された第１デッドタイムを適用する第１デッドタイム設定工程と、前記オンデューティが第２領域に属する場合、前記デッドタイムとして、前記オンデューティ、前記第１デッドタイム、及び所定の係数に基づいて導出された第２デッドタイムを適用する第２デッドタイム設定工程と、を含むことを特徴とするスイッチング電源装置の制御方法（請求項４）。

（５）（４）項に記載のスイッチング電源装置の制御方法において、前記第１デッドタイムは、前記スイッチング電源装置の仕様及び前記スイッチング電源装置に接続される負荷の仕様のいずれか一方または両方に応じて、前記スイッチング電源装置毎に設定されることを特徴とするスイッチング電源装置の制御方法（請求項５）。

（６）（４）または（５）項に記載のスイッチング電源装置の制御方法において、前記オンデューティの第１領域は、前記第１〜第４スイッチ素子がゼロボルトスイッチング動作を行える領域であり、前記オンデューティの第２領域は、前記第１〜第４スイッチ素子がゼロボルトスイッチング動作を行えない領域であるとともに、前記第１及び第２領域のそれぞれは、前記スイッチング電源装置の仕様及び前記スイッチング電源装置に接続される負荷の仕様のいずれか一方または両方に応じて、前記スイッチング電源装置毎に設定されることを特徴とするスイッチング電源装置の制御方法（請求項６）。

（７）（４）〜（６）項に記載のスイッチング電源装置の制御方法において、前記所定の係数は、前記スイッチング電源装置の仕様及び前記スイッチング電源装置に接続される負荷の仕様のいずれか一方または両方に応じて、前記スイッチング電源装置毎に設定されることを特徴とするスイッチング電源装置の制御方法（請求項７）。

本発明に係るスイッチング電源装置の制御方法によれば、力率改善部と、電流共振コンバータ部とを含み、電流共振コンバータ部のスイッチ素子の一部または全てを前記力率改善部のスイッチ素子と共通化したＡＣ／ＤＣコンバータ回路を備え、交流電源の交流入力電圧の力率を改善しつつ直流電圧に変換して出力するスイッチング電源装置において、スイッチ素子のオンデューティに応じてスイッチ素子のデッドタイム制御を行うことにより、特に、スイッチ素子のオンデューティが小さくなる制御領域において、スイッチ素子のターンオン時のスイッチング損失が軽減され、力率改善部と電流共振コンバータ部のスイッチ素子を共通化して高効率を実現するスイッチング電源装置の効率を、さらに向上させることができる。

本発明の一実施形態におけるスイッチング電源装置の制御方法が適用されるスイッチング電源装置の例を示す回路構成図である。 本発明の一実施形態におけるスイッチング電源装置の制御方法を実装するスイッチング制御部の構成例を示す機能ブロック図である。 図２に示すスイッチング制御部に実装された本発明の一実施形態におけるスイッチング電源装置の制御方法を示すフローチャートである。 本発明の一実施形態におけるスイッチング電源装置の制御方法において、オンデューティの第１領域におけるスイッチ素子のドレイン電流及びドレイン−ソース間電圧の例を示す波形図である。 図１に示すスイッチング電源装置におけるスイッチ素子のドレイン電流とドレイン−ソース間電圧を示す波形図であり、（ａ）は、比較例として、オンデューティの第２領域において第１デッドタイムを適用した場合、（ｂ）は、本発明の一実施形態におけるスイッチング電源装置の制御方法の例として、オンデューティの第２領域において第２デッドタイムを適用した場合をそれぞれ示す図である。 図１に示すスイッチング電源装置において、スイッチ素子のオンデューティの第２領域における効率を示すグラフである。

以下に、図面を参照して、本発明の好ましい実施形態を説明する。
図１は、本発明の一実施形態における制御方法が適用されるスイッチング電源装置の要部をなすＡＣ／ＤＣコンバータ回路１を示す回路構成図である。図１に示すＡＣ／ＤＣコンバータ回路１は、力率改善（ＰＦＣ）部２と電流共振（ＬＬＣ共振）型ＤＣ／ＤＣコンバータ部（以下、電流共振コンバータ部という）３から構成される。力率改善部２は、第１、第２ダイオードＤ１、Ｄ２の直列回路と第１、第２スイッチ素子Ｑ１、Ｑ２の直列回路とが並列接続され、両直列回路の中間点間に昇圧インダクタＬ１と交流電源Ｖａｃが直列に接続されており、さらに、第１、第２ダイオードＤ１、Ｄ２の直列回路の両端に対して第１平滑コンデンサＣiが並列接続されている。

電流共振コンバータ部３は、力率改善部２と第１、第２スイッチ素子Ｑ１、Ｑ２を共有し、この第１、第２スイッチ素子Ｑ１、Ｑ２の直列回路と、第３、第４スイッチ素子Ｑ３、Ｑ４の直列回路とが並列接続され、４つのスイッチ素子Ｑ１〜Ｑ４のブリッジ構成からなるフルブリッジ回路５が構成されている。このとき、第１、第３スイッチ素子Ｑ１、Ｑ３が高圧側に配置され、第２、第４スイッチ素子Ｑ２、Ｑ４が低圧側に配置されている。

また、電流共振コンバータ部３は、フルブリッジ回路５の後段に、高周波トランスＴを挟んで、高周波トランスＴの一次側に共振インダクタＬｒと共振コンデンサＣｒを含む直列共振回路６を有し、高周波トランスＴの二次側に整流ダイオードＤ３、Ｄ４と第２平滑コンデンサＣｏを含む整流回路を有している。直列共振回路６は、高周波トランスＴの一次巻線と直列に接続され、第１、第２スイッチ素子Ｑ１、Ｑ２の中間点と第３、第４スイッチ素子Ｑ３、Ｑ４の中間点との間に接続されている。

さらに、ＡＣ／ＤＣコンバータ回路１は、力率改善部２の第１平滑コンデンサＣｉの両端間電圧（以下、ＰＦＣ電圧ともいう）を検出するＰＦＣ電圧検出部１０と、ＡＣ／ＤＣコンバータ回路１の出力電圧（すなわち、第２平滑コンデンサＣｏの両端間電圧）を検出する出力電圧検出部１１と、交流電源Ｖａｃの極性を検出する極性検出部１３と、第１〜第４スイッチ素子Ｑ１〜Ｑ４のオン・オフ動作を制御するスイッチング制御部１２とを備えている。

ＰＦＣ電圧検出部１０、出力電圧検出部１１、及び極性検出部１３からの出力信号は、スイッチング制御部１２に入力され、スイッチング制御部１２は、これらの出力信号に基づいて、第１〜第４スイッチ素子Ｑ１〜Ｑ４を駆動するパルス信号を生成して、各スイッチ素子に出力する。尚、通常、第１〜第４スイッチ素子Ｑ１〜Ｑ４はＭＯＳＦＥＴにより構成され、この場合、各スイッチ素子Ｑ１〜Ｑ４を駆動するパルス信号は、ゲート駆動信号である。

ここで、図１に示す回路構成において、昇圧インダクタＬ１は、一端が第１、第２ダイオードＤ１、Ｄ２の中間点に接続され、他端が交流電源Ｖａｃの一端に接続されているが、交流電源Ｖａｃと昇圧インダクタＬ１が逆の配置構成でもよく、また、直列共振回路６の共振コンデンサＣｒと共振インダクタＬｒのいずれか一方または両方を、第３、第４スイッチ素子Ｑ３、Ｑ４の中間点と高周波トランスＴの一次巻線との間に接続してもよい。また、共振インダクタＬｒは、高周波トランスＴの漏れインダクタンスで代替することもできる。

以下では、まず、力率改善部２及び電流共振コンバータ部３の基本動作を実現する第１〜第４スイッチ素子Ｑ１〜Ｑ４の駆動制御について説明する。以下の説明において、交流電源Ｖａｃの極性が、第１、第２スイッチ素子Ｑ１、Ｑ２の中間点側が正極となる間を正の半サイクルといい、第１、第２スイッチ素子Ｑ１、Ｑ２の中間点側が負極となる間を負の半サイクルという。

力率改善部２は、第１平滑コンデンサＣｉの両端間電圧を出力電圧（以下、ＰＦＣ電圧という）とするデュアルブースト型の昇圧コンバータ回路を構成しており、ＰＦＣ電圧検出部１０からの出力信号に基づいて、ＰＦＣ電圧をパルス幅変調（ＰＷＭ）制御するものである。このような力率改善部２の構成要素としての機能に着目して、第１、第２スイッチ素子Ｑ１、Ｑ２の動作を説明すれば、次の通りである。

力率改善部２において、交流電源Ｖａｃの正の半サイクルの間は、第２スイッチ素子Ｑ２が昇圧コンバータ回路の主スイッチ素子として機能し、そのオンデューティに基づいて、力率改善部２のＰＦＣ電圧がＰＷＭ制御され、この間、第１スイッチ素子Ｑ１は、第２スイッチ素子Ｑ２と相補的にオン・オフ動作するように駆動される。
そして、正の半サイクルの間、第２スイッチ素子Ｑ２がオン（かつ、第１スイッチ素子Ｑ１がオフ）状態のとき、昇圧インダクタＬ１にエネルギーが蓄積され、第２スイッチ素子Ｑ２がオフ（かつ、第１スイッチ素子Ｑ１がオン）されると、昇圧インダクタＬ１に蓄えられたエネルギーが第１平滑コンデンサＣｉに移送され、ＡＣ入力電圧が昇圧されて、第１平滑コンデンサＣｉの両端間電圧としてＰＦＣ電圧が出力される。

一方、交流電源Ｖａｃの負の半サイクルの間は、第１、第２スイッチ素子Ｑ１、Ｑ２の果たす機能が正の半サイクルに対して切替わる。すなわち、負の半サイクルの間、第１スイッチ素子Ｑ１が主スイッチ素子として機能し、そのオンデューティに基づいて力率改善部２のＰＦＣ電圧が制御され、この間、第２スイッチ素子Ｑ２は、第１スイッチ素子Ｑ１と相補的にオン・オフ動作するように駆動される。
そして、負の半サイクルの間、第１スイッチ素子Ｑ１がオン（かつ、第２スイッチ素子Ｑ２がオフ）状態のとき、昇圧インダクタＬ１にエネルギーが蓄積され、第１スイッチ素子Ｑ１がオフ（かつ、第２スイッチ素子Ｑ２がオン）されると、昇圧インダクタＬ１に蓄えられたエネルギーが第１平滑コンデンサＣｉに移送され、ＡＣ入力電圧が昇圧されて、第１平滑コンデンサＣｉの両端間電圧としてＰＦＣ電圧が出力される。

そして、電流共振コンバータ部３は、力率改善部２のＰＦＣ電圧を入力し、この入力電圧を、第１〜第４スイッチ素子Ｑ１〜Ｑ４から構成されるフルブリッジ回路５のスイッチングにより高周波電圧に変換して高周波トランスＴの一次巻線の両端に印加し、高周波トランスＴの二次側に発生する高周波電圧を、整流ダイオードＤ３、Ｄ４と第２平滑コンデンサＣｏにて整流かつ平滑化することによって、所定の直流出力電圧（第２平滑コンデンサＣｏの両端間電圧）を得る構成となっている。

一般に、このような直列共振回路６を有する電流共振コンバータ部３では、そのゲイン特性に基づいて、フルブリッジ回路５のスイッチング周波数を変動させることによって、出力電圧を制御することができ、ＡＣ／ＤＣコンバータ回路１では、出力電圧検出部１１の出力電圧に基づいて、出力電圧をパルス周波数変調（ＰＦＭ）制御するものである。
このような電流共振コンバータ部３の構成要素としての機能に着目して、第１〜第４スイッチ素子Ｑ１〜Ｑ４の動作を説明すれば、次の通りである。

交流電源Ｖａｃの正の半サイクルの間、第４スイッチ素子Ｑ４は、この間にＰＦＣ電圧を制御するオンデューティを有する第２スイッチ素子Ｑ２と同一のオンデューティを有し、かつ、第２スイッチ素子Ｑ２に対してスイッチング周期Ｔの半周期（Ｔ／２）分ずれてオン動作するように制御される。また、この間、第３スイッチ素子Ｑ３は、第４スイッチ素子Ｑ４と相補的にオン・オフ動作するように駆動される。

これによって、第１、第４スイッチ素子Ｑ１、Ｑ４がオン（かつ、第２、第３スイッチ素子Ｑ２、Ｑ３がオフ）の状態と、第２、第３スイッチ素子Ｑ２、Ｑ３がオン（かつ、第１、第４スイッチ素子Ｑ１、Ｑ４がオフ）の状態とが、スイッチング周期の半周期（Ｔ／２）毎に交互に繰り返され、このようなフルブリッジ回路５のスイッチング動作により、ＰＦＣ電圧が周期Ｔの高周波電圧に変換される。

一方、交流電源Ｖａｃの負の半サイクルの間は、第３スイッチ素子Ｑ３が、この間にＰＦＣ電圧を制御するオンデューティを有する第１スイッチ素子Ｑ１と同一のオンデューティを有し、かつ、第１スイッチ素子Ｑ１に対してスイッチング周期Ｔの半周期（Ｔ／２）分ずれてオン動作するように制御される。また、この間、第４スイッチ素子Ｑ４は、第３スイッチ素子Ｑ３と相補的にオン・オフ動作するように駆動される。

これによって、正の半サイクルと同様に、第１、第４スイッチ素子Ｑ１、Ｑ４がオン（かつ、第２、第３スイッチ素子Ｑ２、Ｑ３がオフ）の状態と、第２、第３スイッチ素子Ｑ２、Ｑ３がオン（かつ、第１、第４スイッチ素子Ｑ１、Ｑ４がオフ）の状態とが、スイッチング周期の半周期（Ｔ／２）毎に交互に繰り返され、このようなフルブリッジ回路５のスイッチング動作により、ＰＦＣ電圧が周期Ｔの高周波電圧に変換される。

以下の説明において、ＰＦＣ電圧を制御するオンデューティを有するように駆動されているスイッチ素子（すなわち、正の半サイクルでは、第２、第４スイッチ素子Ｑ２、Ｑ４、負の半サイクルでは、第１、第３スイッチ素子Ｑ１、Ｑ３）を制御ゲートともいう。

このスイッチング電源装置は、上述したような力率改善部２におけるＰＦＣ電圧のＰＷＭ制御と、フルブリッジ回路５のスイッチング周波数を変えることによる電流共振コンバータ３の出力電圧の制御とを独立に実行することができる。また、力率改善部２と電流共振コンバータ部３とで、第１、第２スイッチ素子Ｑ１、Ｑ２を共有しているため、フルブリッジ方式のスイッチング電源装置を、全波整流ブリッジを要することなく、部品点数を削減して低廉かつ簡易に構成するとともに、スイッチング損失を低減しかつ回路構成を多段化することがないため、高効率、高力率のスイッチング電源装置が実現される。

また、ＡＣ／ＤＣコンバータ回路１では、上述したように、交流電源Ｖａｃの正の半サイクルにおいて、第４スイッチ素子Ｑ４のオンデューティは第２スイッチ素子Ｑ２のオンデューティと等しくなるように動作し、負の半サイクルにおいて、第３スイッチ素子Ｑ３のオンデューティは第１スイッチ素子Ｑ１のオンデューティと等しくなるように動作しているため、フルブリッジ回路５の出力電圧を対称的なパルス波形とすることができる。

ここで、一般に、フルブリッジ回路５のアームを構成する第１、第２スイッチ素子Ｑ１、Ｑ２の直列回路と第３、第４スイッチ素子Ｑ３、Ｑ４の直列回路の動作において、第１、第２スイッチ素子Ｑ１、Ｑ２の相補的なオン・オフ動作、及び、第３、第４スイッチ素子Ｑ３、Ｑ４の相補的なオン・オフ動作には、貫通電流を防止するために、それぞれ、第１、第２スイッチ素子Ｑ１、Ｑ２が同時にオフとなるデッドタイム、及び、第３、第４スイッチ素子Ｑ３、Ｑ４が同時にオフとなるデッドタイムが設けられる。

本実施形態におけるスイッチング電源装置の制御方法は、このようなデッドタイムを、制御ゲートのオンデューティに応じて制御することをその主要な特徴とするものであり、次に、図２及び図３を参照して、本実施形態におけるスイッチング電源装置の制御方法（第１〜第４スイッチ素子Ｑ１〜Ｑ４の駆動制御方法）を実装するスイッチング制御部１２の構成、及び、スイッチング制御部１２による第１〜第４スイッチ素子Ｑ１〜Ｑ４の駆動制御手順の好適な例について説明する。

スイッチング制御部１２は、マイクロコンピュータ、ＤＳＰ、ＦＰＧＡ等のプログラマブルデバイスを用いてデジタル制御装置として構成されており、図２に示すように、その機能ブロックとして、ＰＦＣ電圧検出部１０からの出力信号が入力するＰＦＣ電圧Ａ／Ｄ変換部２１と、出力電圧検出部１１からの出力信号が入力する出力電圧Ａ／Ｄ変換部２２と、ＰＩＤ演算部２３と、出力リミッタ部２４と、ＰＷＭ出力処理部２５とを有している。さらに、ＰＷＭ出力処理部２５は、極性検出部１３からの出力信号が入力する電圧極性検出部２６と、ＰＷＭ出力制御部２７と、スイッチ素子ドライブ回路２８の、各機能ブロックを有しており、ＰＷＭ出力制御部２７には、デューティ取得部２７ａ及びデッドタイム制御部２７ｂが含まれる。
尚、このようなスイッチング制御部１２を構成する各機能ブロックは、以下に説明する制御手順を実行する限り、任意の適切なハードウェアまたはソフトウェア、あるいはそれらの組合せにより実装することができる。

スイッチング制御部１２は、制御開始後、所定の初期設定を実行し、次いで、ＰＦＣ電圧検出部１０からの出力信号と出力電圧検出部１１からの出力信号とを、それぞれＰＦＣ電圧Ａ／Ｄ変換部２１及び出力電圧Ａ／Ｄ変換部２２によりＡ／Ｄ変換し、これによって、デジタルデータであるＰＦＣ電圧データ及び出力電圧データが生成される。そして、ＰＩＤ演算部２３は、生成されたＰＦＣ電圧データ及び出力電圧データに基づいて、ＰＩＤ演算を用いて制御周波数及びオンデューティを演算する。

次いで、出力リミッタ部２４は、演算により得られた制御周波数及びオンデューティが、予め設定された上下限により定まる範囲内に制限する。具体的には、出力リミッタ部２４は、ＰＩＤ演算部２３で得られた制御周波数が所定の最大値を超えていた場合には、この所定の最大値を制御周波数として設定し、ＰＩＤ演算部２３で得られた制御周波数が所定の最小値未満であった場合には、この所定の最小値を制御周波数として設定する。また、ＰＩＤ演算部２３で得られた制御周波数が、所定の最小値以上かつ所定の最大値以下であった場合には、ＰＩＤ演算部２３で得られた値が制御周波数としてそのまま設定される。出力リミッタ部２４は、オンデューティに対しても、制御周波数に対する上述した処理と同様の処理を実行する。

次いで、ＰＷＭ出力処理部２５は、ＰＩＤ演算部２３及び出力リミッタ部２４によって設定された制御周波数及びオンデューティに基づいて、第１〜第４スイッチ素子Ｑ１〜Ｑ４を駆動するパルス信号（ゲート駆動信号）を生成して、各スイッチ素子Ｑ１〜Ｑ４に出力する。これによって、１回のＰＷＭ出力処理は終了し、以後、このＰＷＭ出力処理が繰り返される。

このように、ＡＣ／ＤＣコンバータ回路１では、ＰＦＣ電圧をＰＷＭ制御により所望の電圧に制御し、同時に、出力電圧を、直列共振回路のゲイン特性に基づいて、ＰＦＭ制御によって制御することにより、ＰＦＣ電圧と出力電圧の２つの制御量を異なる変調方式で制御することができ、合理的かつ効率的に第１〜第４スイッチ素子Ｑ１〜Ｑ４を制御することが可能となる。

ここで、ＰＷＭ出力処理部２５の動作について詳述すれば、次の通りである。
ＰＷＭ出力制御部２７には、電圧極性検出部２６から交流電源Ｖａｃ電圧の極性を示す出力信号が入力されており、ＰＷＭ出力制御部２７は、この出力信号に基づいて、現在の状態が正の半サイクルまたは負の半サイクルのいずれであるかが判別可能なように構成されている。

そして、この判別により、現在の状態が負の半サイクルであると判別された場合、デューティ取得部２７ａは、このサイクルの制御ゲートである第１、第３スイッチ素子Ｑ１、Ｑ３のオンデユーティとして、出力リミッタ部２４から出力されるオンデューティを取得する。また、現在の状態が正の半サイクルであると判別された場合、デューティ取得部２７ａは、このサイクルの制御ゲートである第２、第４スイッチ素子Ｑ２、Ｑ４のオンデユーティとして、出力リミッタ部２４から出力されるオンデューティを取得する。

次いで、デッドタイム制御部２７ｂは、後述するように、出力リミッタ部２４から出力されてデューティ取得部２７ａが取得するオンデューティに応じて、第１、第２スイッチ素子Ｑ１、Ｑ２（及び第３、第４スイッチ素子Ｑ３、Ｑ４）のデッドタイムを設定する。

そして、ＰＷＭ出力制御部２７は、制御ゲートが第１、第３スイッチ素子Ｑ１、Ｑ３である場合、第１スイッチ素子Ｑ１のゲート駆動信号に関する指令信号Ｐ（Ｑ１）、出力リミッタ部２４から得られる制御周波数に基づくスイッチング周期Ｔにより、第１スイッチ素子Ｑ１のオン動作に対して半周期（Ｔ／２）分だけずれるように設定された第３スイッチ素子Ｑ３のゲート駆動信号に関する指令信号Ｐ（Ｑ３）、及び、デッドタイム制御部２７ｂによって設定されたデッドタイムを指定する信号（図示は省略する）を、スイッチ素子ドライブ回路２８に出力する。

スイッチ素子ドライブ回路２８は、指令信号Ｐ（Ｑ１）、Ｐ（Ｑ３）、及びデッドタイムを指定する信号に基づいて、第１、第３スイッチ素子Ｑ１、Ｑ３のゲート駆動信号及び、それぞれに対して指定されたデッドタイムを有して相補的に動作する第２、第４スイッチ素子Ｑ２、Ｑ４のゲート駆動信号を生成し、第１〜第４スイッチ素子Ｑ１〜Ｑ４に対して出力する。

また、ＰＷＭ出力制御部２７は、制御ゲートが第２、第４スイッチ素子Ｑ２、Ｑ４である場合、第２スイッチ素子Ｑ２のゲート駆動信号に関する指令信号Ｐ（Ｑ２）、出力リミッタ部２４から得られる制御周波数に基づくスイッチング周期Ｔにより、第２スイッチ素子Ｑ２のオン動作に対して半周期（Ｔ／２）分だけずれるように設定された第４スイッチ素子Ｑ４のゲート駆動信号に関する指令信号Ｐ（Ｑ４）、及び、デッドタイム制御部２７ｂによって設定されたデッドタイムを指定する信号（図示は省略する）を、スイッチ素子ドライブ回路２８に出力する。

スイッチ素子ドライブ回路２８は、指令信号Ｐ（Ｑ２）、Ｐ（Ｑ４）、及びデッドタイムを指定する信号に基づいて、第２、第４スイッチ素子Ｑ２、Ｑ４のゲート駆動信号及び、それぞれに対して指定されたデッドタイムを有して相補的に動作する第１、第３スイッチ素子Ｑ１、Ｑ３のゲート駆動信号を生成し、第１〜第４スイッチ素子Ｑ１〜Ｑ４に対して出力する。

尚、スイッチング制御部１２において、ＰＷＭ出力制御部２７は、電圧極性検出部２６から入力される交流電源Ｖａｃ電圧の極性を示す出力信号に基づいて、例えば直前の状態との比較により、負の半サイクルから正の半サイクル（または、正の半サイクルから負の半サイクル）への極性の切替わりが発生したか否かを判別可能なように構成されていてもよく、それによって、交流電源Ｖａｃ電圧の極性の切替わる前後においても、高周波トランスＴの一次巻線に印加される電圧が確実に正負対称となるように、スイッチング素子Ｑ１〜Ｑ４のオン・オフ制御をするものであってもよい。

また、図２に示すスイッチング制御部１２では、ＰＷＭ出力制御部２７から、制御ゲート（第１、第３スイッチ素子Ｑ１、Ｑ３または第２、第４スイッチ素子Ｑ２、Ｑ４）のゲート駆動信号に関する指令信号（Ｐ（Ｑ１）及びＰ（Ｑ３）、またはＰ（Ｑ２）及びＰ（Ｑ４））と、デッドタイム制御部２７ｂによって設定されたデッドタイムを指定する信号が、スイッチ素子ドライブ回路２８に出力され、スイッチ素子ドライブ回路２８は、入力される指令信号及びデッドタイムを指定する信号に基づいて、制御ゲートと相補的に動作するスイッチ素子（第２、第４スイッチ素子Ｑ２、Ｑ４または第１、第３スイッチ素子Ｑ１、Ｑ３）のゲート駆動信号を生成するものとしたが、スイッチ制御部１２において、ＰＷＭ出力制御部２７は、全スイッチ素子Ｑ１〜Ｑ４についての（デッドタイムを含む）ゲート駆動信号に関する指令信号をスイッチ素子ドライブ回路２８に出力し、スイッチ素子ドライブ回路２８は、これらの指令信号に従って各スイッチ素子Ｑ１〜Ｑ４のゲート駆動信号を出力するものであってもよい。

次に、図３を参照して、デッドタイム制御部２７ｂにおけるデッドタイム制御について詳述する。デッドタイム制御部２７ｂは、予め設定された基準オンデューティＲｄ０が備えられており、本実施形態では、この基準オンデューティＲｄ０よりも大きいオンデューティの範囲が第１領域、基準オンデューティＲｄ０以下のオンデューティの範囲が第２領域である。
そして、デッドタイム制御部２７ｂは、出力リミッタ部２４からオンデューティＲｄｕｔｙを取得すると（ステップＳ２）、取得したオンデューティＲｄｕｔｙが基準オンデューティＲｄ０以下であるか否かが判別され（ステップＳ３）、取得したオンデューティＲｄｕｔｙが基準オンデユーティＲｄ０よりも大きい（すなわち、第１領域に属する）場合（Ｎｏ）、ステップＳ６に制御が移行する。

ステップＳ６では、予め用意された固定値を有するデッドタイムＴｄ０（以下、第１デッドタイムともいう）が、互いに相補的にオン・オフ動作するスイッチ素子（Ｑ１−Ｑ２、及び、Ｑ３−Ｑ４）のデッドタイムとして設定される。

一方、ステップＳ３において、取得したオンデューティＲｄｕｔｙが基準オンデユーティＲｄ０以下である（すなわち、第２領域に属する）場合（Ｙｅｓ）、ステップＳ４に制御が移行する。ステップＳ４では、取得されたオンデューティＲｄｕｔｙ、第１デッドタイムＴｄ０、及び所定の係数Ａに基づいて、可変制御されるデッドタイムＴｄｅａｄ（以下、第２デッドタイムともいう）が、次式（１）により算出される。
Ｔｄｅａｄ＝（Ｒｄ０−Ｒｄｕｔｙ）×Ａ＋Ｔｄ０・・・（１）

式（１）から分かるように、第２デッドタイムＴｄｅａｄは、基準オンデューティＲｄ０と、出力リミッタ部２４から取得された（すなわち、制御ゲートの次のスイッチング動作に対して適用される）オンデューティＲｄｕｔｙとの差分を所定の係数Ａによって増倍した値を、第１デッドタイムＴｄ０に対して加算して導出されるものであり、第１デッドタイムＴｄ０を最小値（このとき、Ｒｄｕｔｙ＝Ｒｄｏ）として、オンデューティＲｄｕｔｙが減少する程増大する。

次いで、ステップＳ５において、オンデューティＲｄｕｔｙに応じて算出された第２デッドタイムＴｄｅａｄが、相補的にオン・オフ動作するスイッチ素子（Ｑ１−Ｑ２、及び、Ｑ３−Ｑ４）のデッドタイムとして設定される。

一般に、図１に示すＡＣ／ＤＣコンバータ回路１を備えたスイッチング電源装置において、制御ゲート（負の半サイクルにおけるスイッチ素子Ｑ１、Ｑ３または正の半サイクルにおけるスイッチ素子Ｑ２、Ｑ４）のオン・オフ動作のオンデューティが十分大きい場合、図４に示すように、制御ゲートのターンオンの時点（破線の長円部で示す）で、ドレイン電流Ｉｄに励磁電流が残存しているため、そのターンオンは、ゼロボルトスイッチング（ＺＶＳ）となり、ターンオン損失は生じない。

一方、制御ゲートのオン・オフ動作のオンデューティが小さい場合には、制御ゲートのターンオンの時点におけるドレイン電流Ｉｄに励磁電流が残存しておらず、制御ゲートは、そのドレイン−ソース電圧が高い状態のままターンオンすることになるため、ターンオン損失が発生する。しかしながら、このような場合でも、制御ゲートに対して相補的にオン・オフ動作するスイッチ素子（例えば、負の半サイクルにおけるスイッチ素子Ｑ２）のターンオフ後、一定のデッドタイムを経て、制御ゲート（例えば、負の半サイクルにおけるスイッチ素子Ｑ１）がターンオンする際、制御ゲートのドレイン−ソース間電圧は、デッドタイムの期間長に応じて減少する。

そして、本発明に係るスイッチング電源装置の制御方法では、オンデューティの可変範囲のうち、制御ゲートが図４に示すようなＺＶＳを行える領域と行えない領域との境界のオンデューティを基準オンデューティＲｄ０とし、制御ゲートのオンデューティＲｄｕｔｙがＺＶＳを行えない（すなわち、基準オンデューティＲｄ０以下の）第２領域に属する場合には、互いに相補的にオン・オフ動作するスイッチ素子（Ｑ１−Ｑ２及びＱ３−Ｑ４）のデッドタイムを、オンデューティＲｄｕｔｙが小さくなる程増大するように可変制御するものである。

例えば、制御ゲートのオンデューティＲｄｕｔｙが第２領域に属する場合、互いに相補的にオン・オフ動作するスイッチ素子のデッドタイムに適用される第２デッドタイムＴｄｅａｄは、制御ゲートのオンデューティＲｄｕｔｙが第１領域に属する場合の第１デッドタイムＴｄ０よりも長くなるため、図５（ｂ）に示すように、制御ゲートに対して相補的にオン・オフ動作するスイッチ素子（この例では、スイッチ素子Ｑ２）のターンオフ後、第２デッドタイムＴｄｅａｄを経て、制御ゲート（この例では、スイッチ素子Ｑ１）がターンオンする際、制御ゲートＱ１のドレイン−ソース間電圧Ｖｄｓは、対応するデッドタイムを仮に第１デッドタイムＴｄ０に固定した場合（図５（ａ）参照）と比べて低い値となり、これによって、ターンオン損失を低減することができる。

図６には、オンデューティが基準オンデューティＲｄ０以下である第２領域において、本実施形態におけるスイッチング電源装置の制御方法を適用し、第２デッドタイムＴｄｅａｄを用いてオンデューティに応じてデッドタイムを可変制御した場合の効率ηＴｄｅａｄと、比較のためにデッドタイムを第１デッドタイムＴｄ０に固定した場合の効率ηＴｄ０が示されている。図６から、本実施形態におけるスイッチング電源の制御方法により効率が改善され、また、その効果は、オンデューティが小さくなるほど大きくなることが分かる。本発明者らは、例えば、交流電源Ｖａｃの電圧が１００Ｖ、負荷率３％に相当するオンデューティにおいて、Δηが約７％となる改善効果を確認した。

ここで、制御ゲートのオンデューティＲｄｕｔｙが第１領域に属する場合には、図４に示すようなＺＶＳが実現されているため、第１デッドタイムＴｄ０は、スイッチング電源装置の仕様及びスイッチング電源装置に接続される負荷の仕様のいずれか一方または両方に応じて、スイッチング電源装置毎に設定される任意の固定値とすることができる。例えば、第１デッドタイムＴｄ０として、貫通電流を防止するために必要な最小の時間を用いるものであってもよい。

また、本実施形態において、基準オンデューティＲｄ０は、スイッチング電源装置の仕様及びスイッチング電源装置に接続される負荷の仕様のいずれか一方または両方に応じて、スイッチング電源装置毎に設定されるものであってもよい。このような基準オンデューティは、例えば、８５％程度の値となる。あるいは、基準オンデューティＲｄ０は、予め電源装置毎に制御ゲートのオン・オフ動作のオンデューティを変化させて、そのドレイン−ソース間電圧Ｖｄｓとドレイン電流Ｉｄを測定し、それらの測定からＺＶＳができなくなるオンデューティを測定する方法で特定するものであってもよい。あるいは、基準オンデューティＲｄ０は、制御ゲートのオン・オフ動作のオンデューティを変化させて効率を測定することによって、電源装置毎に予め得られるターンオン損失によって低下する効率の低下率（変化率）が所定値となるオンデューティとしてもよい。

また、第２デッドタイムＴｄｅａｄの算出に用いられる係数Ａは、スイッチング電源装置の仕様及びスイッチング電源装置に接続される負荷の仕様のいずれか一方または両方に応じて、スイッチング電源装置毎に設定されるものであってもよい。

第１デッドタイムＴｄ０、基準オンデューティＲｄ０、及び係数Ａを電源装置毎に設定することにより、効率特性の個体ばらつきを抑制することが可能となる。

以上、本発明を好ましい実施形態を用いて説明したが、本発明は上述した実施形態に限定されるものではない。例えば、図２、図３を参照して上述したスイッチング制御部１２の構成及びその制御手順は、本発明に係るスイッチング電源装置の制御方法を実装するスイッチング制御部１２の構成及びその制御手順の一例に過ぎず、本発明に係るスイッチング電源装置の制御方法を実装するスイッチング制御部を、アナログ回路によって構成するものであってもよい。

また、図１に示すＡＣ／ＤＣコンバータ回路１は、力率改善部２と電流共振コンバータ部３で共有する２つのスイッチ素子Ｑ１、Ｑ２を含む４つのスイッチ素子Ｑ１〜Ｑ４によりフルブリッジ回路５を構成するものとしたが、本発明に係るスイッチング電源装置は、力率改善部２と電流共振コンバータ部３で共有する２つのスイッチ素子によりハーフブリッジ回路を構成するものであってもよく、上述した制御方法は同様に適用されるものである。

１：ＡＣ／ＤＣコンバータ回路、２：力率改善（ＰＦＣ）部、３：電流共振（ＬＬＣ共振）コンバータ部、５：フルブリッジ回路、６：直列共振回路、１０：ＰＦＣ電圧検出部、１１：出力電圧検出部、１２：スイッチング制御部、１３：極性検出部、２１：ＰＦＣ電圧Ａ／Ｄ変換部、２２：出力電圧Ａ／Ｄ変換部、２３：ＰＩＤ演算部、２４：出力リミッタ部、２５：ＰＷＭ出力処理部、２６：電圧極性検出部、２７：ＰＷＭ出力制御部、２７ａ：デューティ取得部、２７ｂ：デッドタイム制御部、２８：スイッチ素子ドライブ回路、Ｑ１〜Ｑ４：（第１〜第４）スイッチ素子、Ｄ１：第１ダイオード、Ｄ２：第２ダイオード、Ｄ３、Ｄ４:整流ダイオード、Ｃｉ：第１平滑コンデンサ、Ｃｏ：第２平滑コンデンサ、Ｃｒ：共振コンデンサ、Ｌ１：昇圧インダクタ、Ｌｒ：共振インダクタ、Ｔ：高周波トランス、Ｖａｃ：交流電源

Claims (7)

1. 力率改善部と、電流共振コンバータ部とを含み、前記電流共振コンバータ部のスイッチ素子の一部または全てを前記力率改善部のスイッチ素子と共通化したＡＣ／ＤＣコンバータ回路を備え、交流電源の交流入力電圧の力率を改善しつつ直流電圧に変換して出力するスイッチング電源装置の制御方法であって、前記スイッチ素子のオンデューティを変化させて前記力率改善部の出力電圧を制御し、かつ、前記スイッチ素子のスイッチング周波数を変化させて前記ＡＣ／ＤＣコンバータ回路の出力電圧を制御するとともに、前記スイッチ素子のオンデューティに応じて前記スイッチ素子のデッドタイム制御を行うことを特徴とするスイッチング電源装置の制御方法。
2. 前記スイッチング電源装置は、第１、第２スイッチ素子を共有する力率改善部と電流共振コンバータ部とを組み合わせたフルブリッジ型のＡＣ／ＤＣコンバータ回路を備え、前記力率改善部は、前記第１、第２スイッチ素子の直列回路と、第１、第２ダイオードの直列回路と、前記第１、第２スイッチ素子の直列回路と並列に接続された第１平滑コンデンサを含み、前記第１、第２スイッチ素子の直列回路と第１、第２ダイオードの直列回路とは並列接続されて、両直列回路の中間点間に昇圧インダクタと交流電源の直列回路が接続され、前記電流共振コンバータ部は、前記第１、第２スイッチ素子の直列回路と第３、第４スイッチ素子の直列回路とを、前記第１、第３スイッチ素子を高圧側に配置し、前記第２、第４スイッチ素子を低圧側に配置して並列接続したフルブリッジ回路と、該フルブリッジ回路により駆動される高周波トランスと、該高周波トランスの一次巻線に接続された直列共振回路とを含んでおり、
   前記力率改善部の前記第１平滑コンデンサの両端間電圧であるＰＦＣ電圧を検出するＰＦＣ電圧検出部と、前記電流共振コンバータ部の前記高周波トランスの二次側に設けられた第２平滑コンデンサの両端間電圧である出力電圧を検出する出力電圧検出部と、前記第１〜第４スイッチ素子のオン・オフ動作を制御するスイッチング制御部とをさらに備え、
   前記スイッチング制御部は、前記ＰＦＣ電圧検出部からの出力信号に基づいて前記第１、第２スイッチ素子のオンデューティを変化させて前記ＰＦＣ電圧を制御し、かつ、前記出力電圧検出部からの出力信号に基づいて前記フルブリッジ回路のスイッチング周波数を変化させて前記出力電圧を制御し、
   さらに、前記スイッチング制御部は、前記第１スイッチ素子のオンデューティに基づいて前記ＰＦＣ電圧を制御する場合には、前記第３スイッチ素子を前記第１スイッチ素子と同一のオンデューティを有するようにオン・オフ動作させ、かつ、前記第２、第４スイッチ素子を、それぞれ前記第１、第３スイッチ素子に対して相補的にオン・オフ動作させるように制御し、前記第２スイッチ素子のオンデューティに基づいて前記ＰＦＣ電圧を制御する場合には、前記第４スイッチ素子を前記第２スイッチ素子と同一のオンデューティを有するようにオン・オフ動作させ、かつ、前記第１、第３スイッチ素子を、それぞれ前記第２、第４スイッチ素子に対して相補的にオン・オフ動作させるように制御するとともに、前記第１、第２スイッチのオンデューティに応じて、前記第１、第２スイッチが同時にオフとなるデッドタイム及び前記第３、第４スイッチが同時にオフとなるデッドタイムを制御することを特徴とする請求項１に記載のスイッチング電源装置の制御方法。
3. 前記スイッチング電源装置は、前記交流電源の極性を検出する極性検出部をさらに備えており、前記極性検出部からの出力信号に基づいて前記交流電源の極性の切替わりを判別し、前記交流電源の前記第１、第２スイッチ素子の直列回路の中間点側が正極となる正の半サイクルの間は、前記第２スイッチ素子を、そのオンデューティに基づいて前記ＰＦＣ電圧を制御するようにオン・オフ動作させ、前記交流電源の前記第１、第２スイッチ素子の直列回路の中間点側が負極となる負の半サイクルの間は、前記第１スイッチ素子を、そのオンデューティに基づいて前記ＰＦＣ電圧を制御するようにオン・オフ動作させることを特徴とする請求項２に記載のスイッチング電源装置の制御方法。
4. 前記スイッチング制御部により、前記ＰＦＣ電圧検出部からの出力信号と前記出力電圧検出部からの出力信号をそれぞれＡ／Ｄ変換するＡ／Ｄ変換工程と、前記Ａ／Ｄ変換された信号から前記第１〜第４スイッチ素子を駆動するパルス信号の制御周波数及びオンデューティを演算する演算工程と、前記制御周波数及びオンデューティに基づいて、前記第１〜第４スイッチ素子を駆動するパルス信号を生成して出力するＰＷＭ出力処理工程とを実行し、
   前記ＰＷＭ出力処理工程は、前記オンデューティが第１領域に属する場合、前記デッドタイムとして、予め用意された第１デッドタイムを適用する第１デッドタイム設定工程と、前記オンデューティが第２領域に属する場合、前記デッドタイムとして、前記オンデューティ、前記第１デッドタイム、及び所定の係数に基づいて導出された第２デッドタイムを適用する第２デッドタイム設定工程と、を含むことを特徴とする請求項２または３に記載のスイッチング電源装置の制御方法。
5. 前記第１デッドタイムは、前記スイッチング電源装置の仕様及び前記スイッチング電源装置に接続される負荷の仕様のいずれか一方または両方に応じて、前記スイッチング電源装置毎に設定されることを特徴とする請求項４に記載のスイッチング電源装置の制御方法（請求項５）。
6. 前記オンデューティの第１領域は、前記第１〜第４スイッチ素子がゼロボルトスイッチング動作を行える領域であり、前記オンデューティの第２領域は、前記第１〜第４スイッチ素子がゼロボルトスイッチング動作を行えない領域であるとともに、前記第１及び第２領域のそれぞれは、前記スイッチング電源装置の仕様及び前記スイッチング電源装置に接続される負荷の仕様のいずれか一方または両方に応じて、前記スイッチング電源装置毎に設定されることを特徴とする請求項４または５に記載のスイッチング電源装置の制御方法。
7. 前記所定の係数は、前記スイッチング電源装置の仕様及び前記スイッチング電源装置に接続される負荷の仕様のいずれか一方または両方に応じて、前記スイッチング電源装置毎に設定されることを特徴とする請求項４から６のいずれか１項に記載のスイッチング電源装置の制御方法。

Images