JP5803945B2 - 電力変換装置 - Google Patents

Description

本発明は、交流電力と直流電力との間の電力変換を提供する電力変換装置に関する。

特許文献１は、昇降圧動作が可能な電力変換装置を開示する。この電力変換装置は、昇圧と降圧との切換え時におけるスパイクを抑制するために、４つのスイッチ素子を継続的にスイッチング動作させている。より詳細には、交流端の側に設けられた２つのスイッチ素子Ｑ１、Ｑ２は、一定デューティでスイッチングし、降圧動作を実行する。

特許第３８２５３８６号公報

従来技術の構成では、スイッチ素子が継続的にスイッチング動作するから、スイッチング損失が大きい。特に、交流端の側に設けられた２つのスイッチ素子Ｑ１、Ｑ２のスイッチング損失が大きい。

また、別の観点では、交流端の側に設けられた２つのスイッチ素子Ｑ１、Ｑ２のスイッチング動作により、交流端からの入力電流が断続される。このため、リアクトルに流れるリアクトル電流が大きい。この結果、大きいリアクトル電流に起因して、リアクトル損失が増加する。さらに、大きいリアクトル電流に起因して、スイッチ素子の導通損、およびスイッチング損がさらに増加する。

本発明は上記問題点に鑑みてなされたものであり、その目的は、スイッチ素子のスイッチング動作に起因する損失を抑制した電力変換装置を提供することである。

本発明は上記目的を達成するために以下の技術的手段を採用する。なお、特許請求の範囲およびこの項に記載した括弧内の符号は、ひとつの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本発明の技術的範囲を限定するものではない。

開示された発明のひとつは、交流電源（３）が接続される交流端（２ａ）と直流電源（４）が接続される直流端（２ｂ）との間に配置されたブリッジ回路（６）と、ブリッジ回路と直流端との間に設けられたコンバータ回路（７）と、コンバータ回路を制御する制御装置（９、５０９）とを備え、コンバータ回路は、ブリッジ回路の端子間に直列に配列された第１スイッチ素子（１５、Ｑ１）および第２スイッチ素子（１６、Ｑ２）と、直流端の端子間に直列に配列された第３スイッチ素子（１７、Ｑ３）および第４スイッチ素子（１８、Ｑ４）と、第１および第２スイッチ素子の中間点と第３および第４スイッチ素子の中間点との間に設けられたリアクトル（１９）とを備え、制御装置は、交流端における交流電圧（ｖａｃ）の周期の一部を停止期間（ＴＤＳ１、ＴＤＳ２、ＴＤＳ３）として規定し、停止期間において第１スイッチ素子および第２スイッチ素子の交流電圧（ｖａｃ）に追従して変化するデューティ比で実行されるスイッチングを停止する第１制御部（４０、２４０、５４０、９４０）と、第３スイッチ素子および第４スイッチ素子の少なくともひとつのスイッチングによって、周期の全体にわたって電圧制御と力率改善制御とを実行する第２制御部（５０）とを備えることを特徴とする。

この構成によると、第１制御部は、停止期間において第１スイッチ素子および第２スイッチ素子の交流電圧に追従して変化するデューティ比で実行されるスイッチングを停止する。このため、第１スイッチ素子および第２スイッチ素子のスイッチングに起因する損失を抑制することができる。

本発明の第１実施形態に係る電力変換装置を示すブロック図である。 第１実施形態の制御装置を示すブロック図である。 第１実施形態の係数と変換効率との関係を示すグラフである。 第１実施形態の作動の一例を示すタイミング図である。 本発明の第２実施形態の制御装置の一部を示すブロック図である。 第２実施形態の作動の一例を示すタイミング図である。 第２実施形態の制御装置の一部を示すブロック図である。 第２実施形態の作動の一例を示すタイミング図である。 本発明の第３実施形態の作動の一例を示すタイミング図である。 本発明の第４実施形態の作動の一例を示すタイミング図である。 比較例を示すタイミング図である。 本発明の第５実施形態に係る電力変換装置を示すブロック図である。 第５実施形態の制御装置の一部を示すブロック図である。 第５実施形態の作動の一例を示すタイミング図である。 第５実施形態の作動の一例を示すタイミング図である。 本発明の第６実施形態の作動の一例を示すタイミング図である。 本発明の第７実施形態の作動の一例を示すタイミング図である。 本発明の第８実施形態の作動の一例を示すタイミング図である。 本発明の第９実施形態の制御装置の一部を示すブロック図である。 第５実施形態の作動の一例を示すタイミング図である。 第５実施形態の作動の一例を示す波形図である。 比較例の作動の一例を示す波形図である。 比較例の作動の一例を示すタイミング図である。 本発明の第１０実施形態の制御装置の一部を示すブロック図である。

以下に、図面を参照しながら開示された発明を実施するための複数の形態を説明する。各形態において先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を適用することができる。また、後続の実施形態においては、先行する実施形態で説明した事項に対応する部分に百以上の位だけが異なる参照符号を付することにより対応関係を示し、重複する説明を省略する場合がある。各実施形態で具体的に組合せが可能であることを明示している部分同士の組合せばかりではなく、特に組合せに支障が生じなければ、明示してなくとも実施形態同士を部分的に組み合せることも可能である。

（第１実施形態）
図１において、本発明を適用した第１実施形態は、充電回路１である。充電回路１は、電力変換装置２を備える。充電回路１は、交流電力を供給する交流電源３を備える。充電回路１は、直流電源４を備える。

電力変換装置２は、交流電源３が接続される交流端２ａと、直流電源４が接続される直流端２ｂとを備える。電力変換装置２は、交流電源３の電力を直流電力に変換することができる。また、電力変換装置２は、直流電源４の電力を交流電力に変換することができる。充電回路１は、負荷としての直流電源４に電力を供給する電源回路を構成する。

交流電源３は、大規模な電力網、例えば商用電源、または事業所もしくは家庭内の小規模電力網、例えば構内配電網である。交流電源３は、発電機を含むことができる。

直流電源４は、電力変換装置２から供給される直流電力によって充電される二次電池によって提供される。二次電池は、車両に搭載された車載型の二次電池、可搬型の二次電池、または地上に固定された定置型の二次電池である。二次電池は、例えばリチウムイオン電池によって提供される。

電力変換装置２は、フィルタ回路５と、ブリッジ回路６と、昇降圧型のコンバータ回路７と、直流用の平滑コンデンサ８と、制御装置（ＣＮＴＲ）９とを備える。フィルタ回路５は、高周波ノイズを除去する。

ブリッジ回路６は、交流電源３と直流電源４との間に配置されている。ブリッジ回路６は、複数のスイッチ素子１１−１４を有するフルブリッジ回路である。ブリッジ回路６は、交流から直流へのＡＣ／ＤＣ変換と、直流から交流へのＤＣ／ＡＣ変換とを提供する。例えば、ブリッジ回路６は、交流電力を整流し全波整流電圧を出力する。ブリッジ回路６は双方向の整流回路とも呼ぶことができる。

ブリッジ回路６は、ブリッジ回路のそれぞれのアームに、第１スイッチ素子１１（以下、Ｑａと呼ぶ）、第２スイッチ素子１２（以下、Ｑｂと呼ぶ）、第３スイッチ素子１３（以下、Ｑｃと呼ぶ）、および第４スイッチ素子１４（以下、Ｑｄと呼ぶ）を備える。ＱａとＱｂとの間、およびＱｃとＱｄとの間が、一対の交流端とされる。ＱａとＱｃとの間、およびＱｂとＱｄとの間が、一対の直流端とされる。

コンバータ回路７は、ブリッジ回路６と直流電源４との間に配置されている。コンバータ回路７は、複数のスイッチ素子１５−１８とリアクトル１９とを有するＨブリッジ型のコンバータ回路である。コンバータ回路７は、双方向に電圧を昇降圧変換することが可能である。

コンバータ回路７は、交流電源３側に配置され、直列接続された第１スイッチ素子１５（以下、Ｑ１と呼ぶ）と、第２スイッチ素子１６（以下、Ｑ２と呼ぶ）とを備える。Ｑ１とＱ２とは、ブリッジ回路６から供給される電圧に対して順方向に直列に接続されている。Ｑ１およびＱ２は、ブリッジ回路６の端子間に直列に配列されている。さらに、コンバータ回路７は、直流電源４側に配置され、直列接続された第３スイッチ素子１７（以下、Ｑ３と呼ぶ）と、第４スイッチ素子１８（以下、Ｑ４と呼ぶ）とを備える。Ｑ３とＱ４とは、直流電源４の電圧に対して順方向に直列に接続されている。Ｑ３およびＱ４は、直流端２ｂの端子間に直列に配列されている。

Ｑ１とＱ２との間と、Ｑ３とＱ４との間との間には、リアクトル（Ｌ）１９が設けられている。リアクトル１９は、エネルギ蓄積素子として機能するインダクタンス素子である。リアクトル１９は、Ｑ１およびＱ２の中間点と、Ｑ３およびＱ４の中間点との間に設けられている。さらに、Ｑ３とＱ４とに対して並列となるように、コンデンサ８が設けられている。コンデンサ８は、平滑用の出力キャパシタである。

コンバータ回路７は、昇降圧チョッパ回路とも呼ぶことができる。コンバータ回路７は、昇圧コンバータ回路としての構成要素と、降圧コンバータ回路としての構成要素とを備える。交流電源３から直流電源４へ電力が供給されるとき、Ｑ４は昇圧コンバータ回路のスイッチ素子を提供する。交流電源３から直流電源４へ電力が供給されるとき、Ｑ１は降圧コンバータ回路のスイッチ素子を提供する。直流電源４から交流電源３へ電力が供給されるとき、Ｑ２は昇圧コンバータ回路のスイッチ素子を提供する。直流電源４から交流電源３へ電力が供給されるとき、Ｑ３は降圧コンバータ回路のスイッチ素子を提供する。

スイッチ素子１１−１８は、ＩＧＢＴ素子（絶縁ゲート型バイポーラトランジスタ素子）である。よって、スイッチ素子１１−１８は、スイッチングトランジスタと、逆接続ダイオードとの並列回路として構成されている。

制御装置９は、ブリッジ回路６およびコンバータ回路７の複数のスイッチ素子１１−１８を制御する。制御装置９は、ブリッジ回路６およびコンバータ回路７を制御する制御手段を提供する。制御装置９は、コンピュータによって読み取り可能な記憶媒体を備えるマイクロコンピュータによって提供される。記憶媒体は、コンピュータによって読み取り可能なプログラムを非一時的に格納している。記憶媒体は、半導体メモリまたは磁気ディスクによって提供されうる。プログラムは、制御装置９によって実行されることによって、制御装置９をこの明細書に記載される装置として機能させ、この明細書に記載される制御方法を実行するように制御装置９を機能させる。制御装置９が提供する手段は、所定の機能を達成する機能的ブロック、またはモジュールとも呼ぶことができる。

電力変換装置２は、交流電圧ｖａｃを検出する交流電圧検出部としての電圧検出器２１を備える。電力変換装置２は、直流電圧ｖｂを検出する直流電圧検出部としての電圧検出器２２を備える。電力変換装置２は、交流電流ｉａｃを検出する交流電流検出部としての電流検出器２３を備える。電力変換装置２は、リアクトル１９に流れるリアクトル電流ｉＬを検出するリアクトル電流検出部としての電流検出器２４を備える。ブリッジ回路６とコンバータ回路７との間における入力電圧は、交流電圧ｖａｃの絶対値｜ｖａｃ｜として求められる。なお、交流電圧ｖａｃを検出する代わりに、入力電圧を検出してもよい。さらに、交流電圧ｖａｃから｜Ｖａｃ｜を検出する代わりに、ブリッジ回路６の出力電圧を検出してもよい。これら複数の検出器２１、２２、２３、２４からの検出信号は、制御装置９に入力される。

制御装置９は、交流電源３から直流電源４へ電力を供給する順方向モードを提供するように複数のスイッチ素子１１−１８を制御する。順方向モードは、交流電源３から供給される交流電力によって直流電源４を充電するための充電モードとも呼ぶことができる。

順方向モードにおいて、制御装置９は、ブリッジ回路６によって交流から直流への変換を行うようにＱａ−Ｑｄを制御する。具体的には、制御装置９は、ブリッジ回路６をダイオード整流回路として機能させる。制御回路９は、Ｑａ−ＱｄをＯＦＦ状態に固定的に制御する。

順方向モードにおいて、制御装置９は、少なくともＱ１をスイッチング制御、すなわちオンオフ制御することにより降圧制御を提供する。このとき、Ｑ１とＱ２とは、互いに反転駆動することができる。順方向モードにおいて、制御装置９は、少なくともＱ４をスイッチング制御することにより昇圧制御を提供する。このとき、Ｑ３とＱ４とは、互いに反転駆動することができる。

さらに、制御装置９は、交流電圧ｖａｃと交流電流ｉａｃとの位相をほぼ一致させる力率改善制御（ＰＦＣ制御）を実行する。交流電流ｉａｃの目標電流ｉａｃ＊は、交流電圧ｖａｃに基づいて生成することができる。また、リアクトル１９に流れる電流を制御することによって交流電流ｉａｃの位相を制御することができる。そこで、制御装置９は、リアクトル電流ｉＬが目標値ｉＬ＊に一致するように、コンバータ回路７の少なくともひとつのスイッチ素子を制御する。図示の例では、制御装置９は、力率改善制御を実行するようにＱ３およびＱ４を制御する。リアクトル電流ｉＬの目標値ｉＬ＊は、入力電流ｉａｃの目標電流ｉａｃ＊から生成される。

制御装置９は、直流電源４から交流電源３へ電力を供給する逆方向モードを提供するように複数のスイッチ素子１１−１８を制御する。逆方向モードは、逆潮流モードとも呼ばれる。

逆方向モードにおいて、制御装置９は、少なくともＱ３をスイッチング制御、すなわちオンオフ制御することにより降圧制御を提供する。このとき、Ｑ３とＱ４とは、互いに反転駆動することができる。逆方向モードにおいて、制御装置９は、少なくともＱ２をスイッチング制御することにより昇圧制御を提供する。このとき、Ｑ１とＱ２とは、互いに反転駆動することができる。

逆方向モードにおいて、制御装置９は、ブリッジ回路６をインバータ回路として機能させる。制御装置９は、ブリッジ回路６によって直流から交流への変換を行うようにＱａ−Ｑｄを制御する。具体的には、制御装置９は、交流電圧ｖａｃの極性に応じて、ＱａとＱｄとの対と、ＱｂとＱｃとの対とをスイッチング制御する。ＱａとＱｄとの対と、ＱｂとＱｃとの対とは、反転駆動される。この結果、Ｑａ−Ｑｄは、交流電圧ｖａｃの周波数でスイッチング制御される。

さらに、制御装置９は、交流電圧ｖａｃと交流電流ｉａｃとの位相をほぼ一致させる力率改善制御（ＰＦＣ制御）を実行する。図示の例では、制御装置９は、力率改善制御を実行するようにＱ３およびＱ４を制御する。

なお、ハイサイドのスイッチ素子とローサイドのスイッチ素子が反転駆動される場合、デッドタイムが付与される。

図２は、制御装置９が提供する機能的なブロックを示す。制御装置９は、ブリッジ回路６を制御するための整流部３０を備える。整流部３０は、入力部３１、整流制御部（ＲＣＴＭ）３２、および反転器３３を備える。入力部３１は、交流電圧ｖａｃを入力する。整流制御部３２は、ｖａｃ＞０であるとき、ＯＮ信号を出力する。整流制御部３２は、ｖａｃ≦０であるとき、ＯＦＦ信号を出力する。整流制御部３２の出力は、対角上に配置されたひとつの対のスイッチ素子、すなわちＱａおよびＱｄに供給される。反転器３３は、整流制御部３２の出力を反転する。反転器３３の出力は、対角上に配置された他の対のスイッチ素子、すなわちＱｂおよびＱｃに供給される。

整流部３０は、ｖａｃ＞０であるとき、すなわち交流電圧ｖａｃが正であるとき、ＱａおよびＱｄをＯＮ状態に駆動する。整流部６０は、ｖａｃ≦０であるとき、すなわち交流電圧ｖａｃが負または０であるとき、ＱａおよびＱｄをＯＦＦ状態に駆動する。

制御装置９は、Ｑ１およびＱ２を制御するための第１制御部４０を備える。図示の例では、第１制御部４０は、順方向モードのための降圧制御部と、逆方向モードのための昇圧制御部とを提供する。Ｑ１の駆動信号は、デューティ比Ｑ１ｄｕｔｙをもつ。Ｑ２の駆動信号は、デューティ比Ｑ２ｄｕｔｙをもつ。

第１制御部４０は、複数の機能的なブロック４１−４５を備える。入力部４１は、交流電圧ｖａｃを入力する。入力部４２は、直流電圧ｖｂを入力する。演算部（ＣＡＬＭ）４３は、Ｑ１およびＱ２のオン時間とオフ時間との比率、すなわちデューティ比を決定する。

演算部４３は、交流電圧ｖａｃの絶対値｜ｖａｃ｜と、直流電圧ｖｂよりわずかに低い所定の閾値電圧ｖｂ×ｋとを比較する。閾値電圧ｖｂ×ｋは、直流電圧ｖｂと係数ｋとの積である。係数ｋは、１より小さい。

図３に図示されるように、電力変換装置２の変換効率ＥＦＦＣは、係数ｋが１のときに最大値となる。変換効率ＥＦＦＣは、係数ｋが減少すると、減少する。係数ｋが０．８を下回ると、変換効率ＥＦＦＣは急激に低下する。また、係数ｋが０．９を下回ると、変換効率ＥＦＦＣの低下量は電力変換装置２にとって無視し難い低下量となる。一方、係数ｋが１．０に設定されると、｜ｖａｃ｜＝｜ｖｂ｜となることがある。この場合、デューティ比が過変調になりやすい。この場合、リアクトル電流ｉＬを指令値に制御できずに、波形が歪むことがある。よって、係数ｋは、１．０を下回るように設定されることが望ましい。よって、係数ｋは、０．８以上１.０未満に設定することができる。係数ｋは、０．９以上１.０未満に設定することが望ましい。さらに、係数ｋは、０．９５以上１．０未満に設定することが望ましい。変換効率の低下を抑制しながら、歪みを抑制することができる。

図２に戻り、演算部４３は、｜ｖａｃ｜≦ｖｂ×ｋであるとき、Ｑ１ｄｕｔｙを１００％に設定し、Ｑ２ｄｕｔｙを０％に設定する。制御装置９は、演算部４３における絶対値｜ｖａｃ｜と閾値電圧ｖｂ×ｋとの比較によって、交流電圧ｖａｃの周期内の所定の期間を、スイッチングが停止される停止期間ＴＤＳ１として規定する。よって、停止期間ＴＤＳ１は交流電圧ｖａｃに同期している。制御装置９は、停止期間ＴＤＳ１において、Ｑ１およびＱ２のスイッチングを停止する。演算部４３は、｜ｖａｃ｜＞ｖｂ×ｋであるとき、Ｑ１ｄｕｔｙをｖｂ×ｋ／｜ｖａｃ｜％に設定し、Ｑ２ｄｕｔｙを１−ｖｂ×ｋ／｜ｖａｃ｜％に設定する。制御装置９は、演算部４３における絶対値｜ｖａｃ｜と閾値電圧ｖｂ×ｋとの比較によって、交流電圧ｖａｃの周期内の所定の期間を、スイッチングが実施されるスイッチング期間ＴＳＷ１として規定する。よって、スイッチング期間ＴＳＷ１は交流電圧ｖａｃに同期している。

パルス幅変調部（ＰＷＭ）４４は、演算部４３から指令されるデューティ比をもつパルス信号を出力する。このパルス信号は、Ｑ１の駆動信号として利用される。反転器４５は、Ｑ１の駆動信号を反転することにより、Ｑ２の駆動信号を出力する。

この結果、制御装置９は、｜ｖａｃ｜≦ｖｂ×ｋであるとき、Ｑ１を閉じ、Ｑ２を開くことによって、ブリッジ回路６とコンバータ回路７とを直結する。制御装置９は、｜ｖａｃ｜＞ｖｂ×ｋであるとき、絶対値｜ｖａｃ｜と直流電圧ｖｂとの比率に応じた比率でＱ１とＱ２とをスイッチングする。すなわち、Ｑ１とＱ２とは、順方向モードでは降圧制御を実行するように制御され、逆方向モードでは昇圧制御を実行するように制御される。

第１制御部４０は、交流端２ａにおける交流電圧ｖａｃの周期の一部を停止期間ＴＤＳ１として規定する。第１制御部４０は、停止期間ＴＤＳ１においてＱ１およびＱ２のスイッチングを停止する。第１制御部４０は、交流電圧ｖａｃが直流端２ｂにおける直流電圧ｖｂと１未満の係数ｋとから設定される閾値電圧ｖｂ×ｋを下回る期間（｜ｖａｃ｜≦ｖｂ×ｋ）を停止期間ＴＤＳ１とする。言い換えると、第１制御部４０は、交流電圧ｖａｃが閾値電圧ｖｂ×ｋを下回る期間の中に停止期間ＴＤＳ１を設定する。第１制御部４０は、交流電圧ｖａｃが閾値電圧ｖｂ×ｋを上回る期間（｜ｖａｃ｜＞ｖｂ×ｋ）をスイッチング期間ＴＳＷ１とする。第１制御部４０は、スイッチング期間ＴＳＷ１において、Ｑ１およびＱ２の少なくともひとつのスイッチングを実行する。この構成によると、交流電圧ｖａｃが、閾値電圧ｖｂ×ｋを下回る期間、すなわち｜ｖａｃ｜≦ｖｂ×ｋが成立する期間においては、第１制御部４０は、Ｑ１およびＱ２のスイッチングを停止する。一方、交流電圧ｖａｃが、閾値電圧ｖｂ×ｋを上回る期間、すなわち｜ｖａｃ｜＞ｖｂ×ｋが成立する期間においては、第１制御部４０は、Ｑ１およびＱ２の少なくともひとつのスイッチングを実行する。よって、交流電圧が高いときには、Ｑ１およびＱ２において昇圧動作または降圧動作が得られる。第１制御部４０は、スイッチング期間ＴＳＷ１におけるＱ１およびＱ２の少なくともひとつのスイッチングを、スイッチング期間ＴＳＷ１において正弦波状に変化するデューティ比（ｖｂ×ｋ／｜ｖａｃ｜）で実行する。交流電圧ｖａｃは正弦波状に変化する。交流電圧ｖａｃに基づいて変調されたデューティ比は、正弦波状になる。すなわち、第１制御部４０は、スイッチング期間ＴＳＷ１におけるＱ１およびＱ２の少なくともひとつのスイッチングを、交流電圧ｖａｃに追従して変化するデューティ比（ｖｂ×ｋ／｜ｖａｃ｜）で実行する。この構成によると、過渡的な変化が抑制される。

制御装置９は、Ｑ３およびＱ４を制御するための第２制御部５０を備える。図示の例では、図示の例では、第２制御部５０は、順方向モードのための昇圧制御部と、逆方向モードのための降圧制御部とを提供する。第２制御部５０は、力率改善制御部でもある。Ｑ３の駆動信号は、デューティ比Ｑ３ｄｕｔｙをもつ。Ｑ４の駆動信号は、デューティ比Ｑ４ｄｕｔｙをもつ。

第２制御部５０は、複数の機能的なブロック５１−６２を備える。設定部５１は、電流の指令値｜ｉａｃ｜＊を算出する。算出部５２は、１／Ｑ１ｄｕｔｙを算出する。乗算部５３は、リアクトル電流の指令値ｉＬ＊を算出する。指令値ｉＬ＊は、ｉＬ＊＝｜ｉａｃ｜＊／Ｑ１ｄｕｔｙである。入力部５４は、リアクトル電流の検出値ｉＬを入力する。加算部５５は、指令値−ｉＬ＊と、検出値ｉＬとを加算する。この結果、偏差ｄｉＬが求められる。偏差ｄｉＬは、ｄｉＬ＝ｉＬ−ｉＬ＊である。

フィードバック制御部５６は、フィードバック制御量ＦＢを設定する。フィードバック制御部５６は、偏差ｄｉＬを小さくするための制御量ＦＢを算出する。フィードバック制御部５６は、比例積分（ＰＩ）制御に基づいて制御量ＦＢを算出する。ＰＩ制御に代えて、ＰＩＤ制御、ヒステリシス制御などの種々のフィードバック制御方法を利用することができる。

算出部５７は、｜ｖａｃ｜×Ｑ１ｄｕｔｙを出力する。加算部５８は、制御量−ＦＢと｜ｖａｃ｜×Ｑ１ｄｕｔｙとを加算する。発生部５９は、１／ｖｂを出力する。乗算部６０は、｜ｖａｃ｜×Ｑ１ｄｕｔｙ−ＦＢに、１／ｖｂを乗算する。乗算部６０の出力は、（｜ｖａｃ｜×Ｑ１ｄｕｔｙ−ＦＢ）／ｖｂである。

パルス幅変調部（ＰＷＭ）６１は、乗算部６０からの出力に対応するデューティ比をもつパルス信号を出力する。このパルス信号は、Ｑ３の駆動信号として利用される。反転器６２は、Ｑ３の駆動信号を反転することにより、Ｑ４の駆動信号を出力する。

第２制御部５０は、リアクトル電流ｉＬを指令値ｉＬ＊にフィードバック制御するように、交流電圧ｖａｃと直流電圧ｖｂとに基づいて、Ｑ３およびＱ４を制御する。第２制御部５０は、リアクトル電流ｉＬを指令値ｉＬ＊に接近させるように設定されるデューティ比で少なくともひとつのスイッチ素子をスイッチング制御する。よって、リアクトル電流の検出値ｉＬを指令値ｉＬ＊に接近させることができる。第２制御部５０は、Ｑ３およびＱ４の少なくともひとつのスイッチングによって、交流電圧ｖａｃの周期の全体にわたって力率改善制御を実行する。よって、制御装置９は、停止期間ＴＤＳ１を含む全期間にわたって、Ｑ３およびＱ４のスイッチングによって、力率改善制御を実行する。

図４は、電力変換回路２の作動状態を示している。図中において、実線ＥＭＢは、この実施形態の波形を示す。破線ＣＭＰ１は、Ｑ１の駆動信号のデューティ比Ｑ１ｄｕｔｙを一定値に固定した場合の波形を示す。なお、図中には、微小なリップルを除いた波形が図示されている。直流電圧ｖｂは、交流電圧ｖａｃの最大値より小さい。交流電流ｉａｃは、力率改善制御によって交流電圧ｖａｃとほぼ同相である。

図示の例では、時刻ｔ１０と時刻ｔ１１との間の期間、時刻ｔ１２と時刻ｔ１３との間の期間、時刻ｔ１３と時刻ｔ１４との間の期間、および時刻ｔ１５と時刻ｔ１６との間の期間において、｜ｖａｃ｜≦ｖｂ×ｋが成立する。これらの期間においては、Ｑ１がＯＮ状態に固定され、Ｑ２がＯＦＦ状態に固定されている。これらの期間は、停止期間ＴＤＳ１である。

時刻ｔ１１と時刻ｔ１２との間の期間、および時刻ｔ１４と時刻ｔ１５との間の期間において、｜ｖａｃ｜＞ｖｂ×ｋが成立する。これらの期間においては、Ｑ１およびＱ２がスイッチングされる。これらの期間は、スイッチング期間ＴＳＷ１である。

Ｑ１ｄｕｔｙは、スイッチング期間ＴＳＷ１においてのみ１００％より低くなる。Ｑ１ｄｕｔｙは、スイッチング期間ＴＳＷ１においてのみ、１００％より低く、０％より大きい値になる。Ｑ１ｄｕｔｙは、スイッチング期間ＴＳＷ１においてのみ、交流電圧ｖａｃの最大値と閾値電圧ｖｂ×ｋとの比に対応した電圧制御のための固定値Ｄ１と、１００％との間の値になる。Ｑ１ｄｕｔｙは、スイッチング期間ＴＳＷ１においてのみ、絶対値｜ｖａｃ｜と閾値電圧ｖｂ×ｋとの比に対応した電圧制御値になる。

この実施形態では、停止期間ＴＤＳ１が設けられることにより、Ｑ１およびＱ２のスイッチング回数が低減される。この結果、Ｑ１およびＱ２におけるスイッチング損が低減される。

また、停止期間ＴＤＳ１において、実線ＥＭＢが示すリアクトル電流ｉＬは、破線ＣＭＰ１が示すリアクトル電流ｉＬより小さい。リアクトル電流ｉＬは、ｉＬ＝｜ｉａｃ｜／Ｑ１ｄｕｔｙで表すことができる。すなわち、Ｑ１ｄｕｔｙが小さくなると、リアクトル電流ｉＬは大きくなる。この実施形態では、Ｑ１ｄｕｔｙが１００％であるから、リアクトル電流ｉＬが抑制される。これにより、リアクトル１９に生じる導通損、および鉄損が低減される。

さらに、リアクトル電流ｉＬの減少により、Ｑ１−Ｑ４に流れる電流も低減される。よって、Ｑ１−Ｑ４のスイッチング損、および導通損が低減される。

（第２実施形態）
上記実施形態では、対をなすＱ１とＱ２とを相補的に駆動し、かつ、対をなすＱ３とＱ４とを相補的に駆動した。これに代えて、順方向モードにおいて必要なスイッチ素子だけを駆動してもよい。また、逆方向モードにおいて必要なスイッチ素子だけを駆動してもよい。

この実施形態は、先行する実施形態を基礎的な構成とする変形例である。電力変換装置２は、図１に図示された構成を備える。制御装置９は、図５に図示された構成を備える。制御装置９は、第１制御部２４０を備える。

設定部２４６は、Ｑ２をＯＦＦ状態に固定するための０％のデューティ比をもつ信号を出力する。スイッチ部２４７は、パルス幅変調部４４によって設定された信号と、設定部２４６によって設定された信号とを選択する。設定部２４８は、Ｑ１をＯＦＦ状態に固定するための０％のデューティ比をもつ信号を出力する。スイッチ部２４９は、パルス幅変調部４４によって設定された信号と、設定部２４８によって設定された信号とを選択する。

設定部２６３は、Ｑ３をＯＦＦ状態に固定するための０％のデューティ比をもつ信号を出力する。スイッチ部２６４は、パルス幅変調部６１によって設定された信号と、設定部２６３によって設定された信号とを選択する。設定部２６５は、Ｑ４をＯＦＦ状態に固定するための０％のデューティ比をもつ信号を出力する。スイッチ部２６６は、パルス幅変調部６１によって設定された信号と、設定部２６５によって設定された信号とを選択する。

スイッチ部２４７、２４９、２６４、２６６は、順方向モードにおいて（Ｆ）を選択し、逆方向モードにおいて（Ｒ）を選択する。

図５は、順方向モードにおける回路状態を示している。順方向モードにおいて、制御装置９は、Ｑ２およびＱ３を継続的にＯＦＦ状態におく。順方向モードのための電流は、Ｑ２、Ｑ３のダイオードを流れることができる。制御装置９は、Ｑ１およびＱ４のスイッチング制御により昇降圧制御を実行する。これにより、制御装置９は、交流電圧ｖａｃを直流電圧ｖｂに変換し、コンデンサ８の両端に直流電圧ｖｂを発生させる。第１制御部２４０は、交流端２ａから直流端２ｂへ電力を供給するとき、停止期間ＴＤＳ１において、Ｑ１をＯＮ状態に固定し、Ｑ２をＯＦＦ状態に固定する。これによりスイッチング回数が低減される。

第１制御部２４０は、スイッチング期間ＴＳＷ１において、Ｑ１のスイッチングを実行し、Ｑ２のスイッチングを停止する。これにより、Ｑ１およびＱ２の両方がスイッチングされないから、デットタイムに起因するデューティ比のステップ的な変動が抑制される。

図６は、電力変換回路２の作動状態を示している。この実施形態では、Ｑ２およびＱ３が交流電圧ｖａｃに変化に依存することなくＯＦＦ状態に固定される。よって、この実施形態によると、先行する実施形態よりさらに損失が抑制される。

図７は、逆方向モードにおける回路状態を示している。逆方向モードにおいて、制御装置９は、Ｑ１およびＱ４を継続的にＯＦＦ状態におく。逆方向モードのための電流は、Ｑ１、Ｑ４のダイオードを流れることができる。制御装置９は、Ｑ２およびＱ３のスイッチング制御により昇降圧制御を実行する。これにより、制御装置９は、直流電圧ｖｂを交流電圧ｖａｃに変換し、ブリッジ回路６の両端に直流電圧ｖｂを発生させる。第１制御部２４０は、直流端２ｂから交流端２ａへ電力を供給するとき、停止期間ＴＤＳ１において、Ｑ１をＯＦＦ状態に固定し、Ｑ２をＯＦＦ状態に固定する。これによりスイッチング回数が低減される。

第１制御部２４０は、スイッチング期間ＴＳＷ１において、Ｑ２のスイッチングを実行し、Ｑ１のスイッチングを停止する。これにより、Ｑ１およびＱ２の両方がスイッチングされないから、デットタイムに起因するデューティ比のステップ的な変動が抑制される。

図８は、電力変換回路２の作動状態を示している。この実施形態では、Ｑ１およびＱ４が交流電圧ｖａｃに変化に依存することなくＯＦＦ状態に固定される。よって、この実施形態によると、先行する実施形態よりさらに損失が抑制される。

（第３実施形態）
上記実施形態では、制御装置９は、スイッチング期間ＴＳＷ１において、Ｑ１ｄｕｔｙが絶対値｜ｖａｃ｜に応じて正弦波状に変化するように、Ｑ１ｄｕｔｙを変調した。これに代えて、制御装置９は、スイッチング期間ＴＳＷ１において、Ｑ１ｄｕｔｙを所定の一定値に固定してもよい。

この実施形態は、先行する実施形態を基礎的な構成とする変形例である。図９は、この実施形態により提供されるＱ１ｄｕｔｙの波形を示す。Ｑ１ｄｕｔｙは、スイッチング期間ＴＳＷ１において固定値Ｄ１に固定されている。この固定値Ｄ１は、交流電圧ｖａｃの最大値と閾値電圧ｖｂ×ｋとの比に対応した値である。この実施形態でも、停止期間ＴＤＳ１が設けられるから、損失が抑制される。

（第４実施形態）
この実施形態は、先行する実施形態を基礎的な構成とする変形例である。この実施形態では、制御装置９は、スイッチング期間ＴＳＷ１において、Ｑ１ｄｕｔｙを所定の一定値に固定する。さらに、制御装置９は、スイッチング期間の開始時と終了時にとにおいてＱ１ｄｕｔｙを徐々に変化させる。第１制御部２４０は、スイッチング期間ＴＳＷ１におけるＱ１およびＱ２の少なくともひとつのスイッチングを、スイッチング期間ＴＳＷ１において台形波状に変化するデューティ比で実行する。

図１０は、この実施形態により提供されるＱ１ｄｕｔｙの波形を示す。Ｑ１ｄｕｔｙは、始期である時刻ｔ１１の後に徐々に減少する。Ｑ１ｄｕｔｙは、時刻ｔ１１の後、所定の遅れ時間が経過したときに固定値Ｄ１に到達する。Ｑ１ｄｕｔｙは、終期である時刻ｔ１２の後に徐々に増加する。Ｑ１ｄｕｔｙは、時刻ｔ１２の後、所定の遅れ時間が経過したときに１００％に復帰する。これにより、Ｑ１ｄｕｔｙがステップ状に変化することに起因する過渡的な応答が抑制される。この実施形態でも、停止期間ＴＤＳ１が設けられるから、損失が抑制される。

（比較例）
図１１は、比較例により提供されるＱ１ｄｕｔｙの波形を示す。図中において、破線ＣＭＰ１は、全期間にわたってＱ１ｄｕｔｙを固定値Ｄ１に固定した比較例である。実線ＣＭＰ２は、全期間にわたってＱ１ｄｕｔｙを正弦波状に変調した比較例である。これらの比較例では、全期間にわたってＱ１がスイッチング制御される。よって、スイッチングに起因する損失が全期間にわたって生じる。

（第５実施形態）
図１２は、第５実施形態に係る電力変換装置２を示すブロック図である。この実施形態は、先行する実施形態を基礎的な構成とする変形例である。この実施形態では、直流電圧ｖｂは、いつでも交流電圧ｖａｃより高い。

電力変換装置２は、制御装置５０９を備える。制御装置５０９は、スイッチ素子１５−１８を駆動するための駆動回路７１を備える。駆動回路７１は、ブートストラップ回路として構成されている。

駆動回路７１は、電源７２を備える。電源７２は、駆動回路７１のための電源である。電源７２は、スイッチ素子１５−１８のゲートに電荷を供給するためのゲートドライブ用電源でもある。

駆動回路７１は、対をなすＱ１およびＱ２を駆動するための回路部品７３−７７を備える。Ｑ１はハイサイドスイッチであり、Ｑ２はローサイドスイッチである。回路部品７３−７７は、Ｑ１をブートストラップ駆動するためのブートストラップ回路を構成する。集積回路７３は、ブートストラップ回路を構成するための集積回路である。集積回路７３は、パワーＭＯＳＦＥＴおよびＩＧＢＴに利用可能な駆動回路であって、ハイサイド出力とローサイド出力とをもつ駆動回路である。集積回路７３は、例えば、インターナショナル・レクティファイアー・ジャパン株式会社が販売するＩＲ２１１３によって提供することができる。

集積回路７３は、ハイサイドスイッチのための入力端子ＨＩＮと、ハイサイドスイッチのためのフローティングされた電源端子ＶＢＢと、ハイサイドスイッチのための出力端子ＨＯとを有する。集積回路７３は、入力端子ＨＩＮに与えられる信号に応答して、電源端子ＶＢＢに与えられる電荷を出力端子ＨＯに供給する。

集積回路７３は、ローサイドスイッチのための入力端子ＬＩＮと、ローサイドスイッチのための電源端子ＶＣＣと、ローサイドスイッチのための出力端子ＬＯとを有する。集積回路７３は、入力端子ＬＩに与えられる信号に応答して、電源端子ＶＣＣに与えられる電荷をローサイド出力ＬＯに供給する。

ダイオード７４は電源７２の正極端子に接続されたアノードと、電源端子ＶＢＢに接続されたカソードとをもつ。コンデンサ７５の一端は、Ｑ１とＱ２との中間点に接続されている。コンデンサ７５の他端は、ダイオード７４のカソードおよび電源端子ＶＢＢに接続されている。出力端子ＨＯは、抵抗７６を介してＱ１のゲートに接続されている。電源端子ＶＣＣには、電源７２から電荷が供給される。出力端子ＬＯは、抵抗７７を介してＱ２のゲートに接続されている。

Ｑ２がＯＮ状態のとき、電源７２、ダイオード７４、コンデンサ７５、Ｑ２、接地ラインを含む閉回路に電流が流れる。この電流により、コンデンサ７５が充電される。コンデンサ７５に充電された電荷は、入力端子ＨＩＮへのＯＮ信号に応答して、出力端子ＨＯから抵抗７６を経由してＱ１のゲートに供給される。ハイサイドスイッチであるＱ１をＯＮ状態に駆動するための電源が、コンデンサ７５から得られる。

このように、制御装置５０９は、Ｑ２がＯＮ状態のときに充電されるコンデンサ７５を含むブートストラップ回路７１を備える。このブートストラップ回路７１は、Ｑ１をＯＮ状態に駆動するときに、コンデンサ７５に充電された電荷をＱ１の制御端子、すなわちゲートに供給する。

第１制御部５４０は、交流電圧ｖａｃが参照電圧Ｖｒｅｆを上回る期間（｜ｖａｃ｜＞Ｖｒｅｆ）の中に停止期間ＴＤＳ２を設定している。具体的には、第１制御部５４０は、交流電圧ｖａｃの最大値Ｖｍが直流端２ｂにおける直流電圧ｖｂを下回り、かつ、交流電圧ｖａｃが所定の参照電圧Ｖｒｅｆを上回る期間（｜ｖａｃ｜＞Ｖｒｅｆ）を停止期間ＴＤＳ２とする。

第１制御部５４０は、交流電圧ｖａｃが参照電圧Ｖｒｅｆを下回る期間（｜ｖａｃ｜＜Ｖｒｅｆ）をスイッチング期間ＴＳＷ２とする。具体的には、第１制御部５４０は、最大値Ｖｍが直流電圧ｖｂを下回り、かつ、交流電圧ｖａｃが参照電圧Ｖｒｅｆを下回る期間（｜ｖａｃ｜＜Ｖｒｅｆ）をスイッチング期間ＴＳＷ２とする。

第１制御部５４０は、スイッチング期間ＴＳＷ２において、Ｑ１およびＱ２のスイッチングを実行する。スイッチング期間ＴＳＷ２においては、第１制御部５４０は、Ｑ１およびＱ２のスイッチングを実行する。よって、ブートストラップ回路７１のコンデンサ７５に充電し、ハイサイドスイッチであるＱ１のスイッチングが可能となる。

駆動回路７１は、対をなすＱ３およびＱ４を駆動するための回路部品８３−８７を備える。回路部品８３−８７は、Ｑ３をブートストラップ駆動するためのブートストラップ回路を構成する。回路部品８３−８７は、上述の回路部品７３−７７と同じであって、相似の回路を提供する。

ブートストラップ回路は、ハイサイドスイッチを駆動するための回路を小型に構成することを可能とする。この実施形態では、制御装置９は、ブートストラップ回路によってハイサイドスイッチを駆動するために、ハイサイドスイッチを駆動する必要がある期間には、ローサイドスイッチを相補的に駆動する。

図１２に図示されるように、制御装置５０９は、Ｑ１およびＱ２を制御するための第１制御部５４０を備える。図１３は、第１制御部５４０のブロックを示す。図示の例では、第１制御部５４０は、順方向モードのための降圧制御部と、逆方向モードのための昇圧制御部とを提供する。

第１制御部５４０は、演算部５４３ａを備える。演算部５４３ａは、交流電圧ｖａｃの絶対値｜ｖａｃ｜と、所定の参照電圧Ｖｒｅｆとを比較する。参照電圧Ｖｒｅｆは、直流電圧ｖｂより低い電圧である。参照電圧Ｖｒｅｆは、交流電圧ｖａｃのゼロクロス前後のスイッチング期間ＴＳＷ２を規定するために設定されている。

参照電圧Ｖｒｅｆは、交流電圧ｖａｃの最大値Ｖｍの１／２を下回る値に設定されることが望ましい。これにより、長い停止期間ＴＤＳ２を設定することができる。さらに、参照電圧Ｖｒｅｆは、交流電圧ｖａｃの最大値Ｖｍの１／５を下回るように設定されることが望ましい。停止期間ＴＤＳ２をより長く設定するためである。さらに、参照電圧Ｖｒｅｆは、交流電圧ｖａｃの最大値Ｖｍの１／１０程度に設定されることが望ましい。停止期間ＴＤＳ２をより長く設定するためである。

演算部５４３ａは、｜ｖａｃ｜≧Ｖｒｅｆであるとき、Ｑ１ｄｕｔｙを１００％に設定し、Ｑ２ｄｕｔｙを０％に設定する。言い換えると、第１制御部５４０は、停止期間ＴＤＳ２において、Ｑ１をＯＮ状態に固定し、Ｑ２をＯＦＦ状態に固定する。演算部５４３ａは、｜ｖａｃ｜＜Ｖｒｅｆであるとき、Ｑ１ｄｕｔｙをマップに基づいて設定し、Ｑ２ｄｕｔｙを１−Ｑ１ｄｕｔｙ％に設定する。

第１制御部５４０は、マップ（ＭＡＰＭ）５４３ｂを備える。マップ５４３ｂは、｜ｖａｃ｜＜ＶｒｅｆであるときのＱ１ｄｕｔｙを設定する。マップ５４３ｂは、絶対値｜ｖａｃ｜とＶｒｅｆとの差に基づいてＱ１ｄｕｔｙを設定する。マップ５４３ｂは、Ｖｒｅｆ＝｜ｖａｃ｜のときにＱ１ｄｕｔｙが１００％になり、絶対値｜ｖａｃ｜が減少するにしたがってＱ１ｄｕｔｙが減少するようにＱ１ｄｕｔｙを設定する。絶対値｜ｖａｃ｜が０になっても、Ｑ１ｄｕｔｙは０にはならない。マップ５４３ｂは、絶対値｜ｖａｃ｜が０のときに、Ｑ１ｄｕｔｙを最小値Ｄｍに設定する。

この実施形態では、継続的に｜ｖａｃ｜＜ｖｂである。制御装置５０９は、｜ｖａｃ｜≧Ｖｒｅｆであるとき、Ｑ１を閉じ、Ｑ２を開くことによって、ブリッジ回路６とコンバータ回路７とを直結する。制御装置５０９は、｜ｖａｃ｜＜Ｖｒｅｆであるとき、絶対値｜ｖａｃ｜と直流電圧ｖｂとの差に応じた比率でＱ１とＱ２とをスイッチングする。第１制御部５４０は、スイッチング期間ＴＳＷ２におけるＱ１のスイッチングを、交流電圧ｖａｃの極性反転時に極小値となるように変化するデューティ比で実行する。すなわち、Ｑ１とＱ２とは、順方向モードでは降圧制御を実行するように制御され、逆方向モードでは昇圧制御を実行するように制御される。

図１４は、電力変換回路２の作動状態を示している。図中には、微小なリップルを除いた波形が図示されている。また、図中には、スイッチング期間ＴＳＷ２を明確に図示するために、参照電圧Ｖｒｅｆが実際より高く図示されている。直流電圧ｖｂは、交流電圧ｖａｃの最大値より大きい。交流電流ｉａｃは、力率改善制御によって交流電圧ｖａｃとほぼ同相である。

図示の例では、時刻ｔ５０と時刻ｔ５１との間の期間、時刻ｔ５２と時刻ｔ５３との間の期間、時刻ｔ５３と時刻ｔ５４との間の期間、および時刻ｔ５５と時刻ｔ５６との間の期間において、｜ｖａｃ｜＜Ｖｒｅｆが成立する。これらの期間においては、Ｑ１およびＱ２がスイッチング駆動される。これらの期間は、スイッチング期間ＴＳＷ２である。

Ｑ１ｄｕｔｙは、時刻ｔ５２の後に、１００％から徐々に減少する。Ｑ１ｄｕｔｙは、時刻ｔ５３において極小値、すなわち最小値Ｄｍになる。言い換えると、Ｑ１ｄｕｔｙは、交流電圧ｖａｃの極性が反転するとき、すなわちゼロクロス時に、極小値になる。また、Ｑ１ｄｕｔｙは、時刻ｔ５３の後に、１００％に向けて徐々に増加する。これにより、Ｑ１ｄｕｔｙがステップ状に変化することに起因する過渡的な応答が抑制される。

時刻ｔ５１と時刻ｔ５２との間の期間、および時刻ｔ５４と時刻ｔ５５との間の期間において、｜ｖａｃ｜≧Ｖｒｅｆが成立する。これらの期間においては、Ｑ１がＯＮ状態に固定され、Ｑ２がＯＦＦ状態に固定される。これらの期間は、停止期間ＴＤＳ２である。

Ｑ１ｄｕｔｙは、スイッチング期間ＴＳＷ２においてのみ１００％より低くなる。Ｑ１ｄｕｔｙは、スイッチング期間ＴＳＷ２においてのみ、１００％より低く、０％より大きい値になる。

この実施形態では、停止期間ＴＤＳ２が設けられることにより、Ｑ１およびＱ２のスイッチング回数が低減される。この結果、Ｑ１およびＱ２におけるスイッチング損が低減される。

図１５は、第５実施形態の作動の一例を示している。図中には、２００Ｖａｃの交流電源３と、３００Ｖの直流電源４との間に電力変換装置２を配置し、３ｋＷで充電動作させた場合の波形が図示されている。図中において、Ｑ４＿Ｃ−Ｅは、Ｑ４のコレクタ−エミッタ間電圧、すなわち出力電圧を示す。Ｑ１＿Ｇ−Ｓは、Ｑ１のゲート−ソース間電圧、すなわちＱ１のゲート電圧を示す。この例では、参照電圧Ｖｒｅｆは交流電圧ｖａｃの最大値の１／１０に設定されている。

絶対値｜ｖａｃ｜が参照電圧Ｖｒｅｆを上回る期間は、停止期間ＴＤＳ２である。絶対値｜ｖａｃ｜が参照電圧Ｖｒｅｆを下回る期間は、スイッチング期間ＴＳＷ２である。図示されるように、交流電圧ｖａｃがゼロクロスする時刻の前後における短い期間においてのみ、Ｑ１はスイッチング駆動されている。例えば、時刻ｔ５７において交流電圧ｖａｃはゼロクロスしている。時刻ｔ５７の前後において、スイッチング期間ＴＳＷ２が設けられている。

この例では、交流電流ｉａｃは、交流電圧ｖａｃに同期して正弦波状に変化している。力率は、０．９９８である。よって、力率改善制御は良好に機能しているといえる。Ｑ１のゲート−ソース間電圧は、約１４Ｖに安定して維持されている。すなわち、ブートストラップ回路のコンデンサ７５が、Ｑ１をオンさせるために必要な電圧を保持し続けている。

（第６実施形態）
この実施形態は、先行する実施形態を基礎的な構成とする変形例である。この実施形態では、制御装置５０９は、スイッチング期間ＴＳＷ２において、Ｑ１ｄｕｔｙを所定の一定値に固定する。

図１６は、この実施形態により提供されるＱ１ｄｕｔｙの波形を示す。Ｑ１ｄｕｔｙは、スイッチング期間ＴＳＷ２において固定値Ｄｍに固定されている。この実施形態でも、停止期間ＴＤＳ２が設けられるから、損失が抑制される。

（第７実施形態）
この実施形態は、先行する実施形態を基礎的な構成とする変形例である。この実施形態では、制御装置５０９は、スイッチング期間ＴＳＷ２において、Ｑ１ｄｕｔｙを所定の一定値に固定する。さらに、制御装置５０９は、スイッチング期間ＴＳＷ２の開始時と終了時とにおいてＱ１ｄｕｔｙを徐々に変化させる。制御装置５０９は、スイッチング期間ＴＳＷ２において、Ｑ１ｄｕｔｙを台形波状に変化させる。

図１７は、この実施形態により提供されるＱ１ｄｕｔｙの波形を示す。Ｑ１ｄｕｔｙは、始期である時刻ｔ５２の後に徐々に減少する。Ｑ１ｄｕｔｙは、時刻ｔ５２の後、所定の遅れ時間が経過したときに固定値Ｄｍに到達する。Ｑ１ｄｕｔｙは、終期である時刻ｔ５４の後に徐々に増加する。Ｑ１ｄｕｔｙは、時刻ｔ５４の後、所定の遅れ時間が経過したときに１００％に復帰する。この実施形態でも、停止期間ＴＤＳ２が設けられるから、損失が抑制される。

（第８実施形態）
この実施形態は、先行する実施形態を基礎的な構成とする変形例である。この実施形態では、制御装置５０９は、スイッチング期間ＴＳＷ２において、Ｑ１ｄｕｔｙを正弦波状に変化させる。

図１８は、この実施形態により提供されるＱ１ｄｕｔｙの波形を示す。Ｑ１ｄｕｔｙは、時刻ｔ５２の後に徐々に減少して最小値Ｄｍに到達し、時刻ｔ５３の後に徐々に増加して１００％に復帰する。この実施形態でも、停止期間ＴＤＳ２が設けられるから、損失が抑制される。

（第９実施形態）
この実施形態は、先行する実施形態を基礎的な構成とする変形例である。この実施形態では、図１２に図示される電力変換装置２が採用される。第１実施形態では、絶対値｜ｖａｃ｜と直流電圧ｖｂとの関係に基づいて、第１対をなすＱ１、Ｑ２または第２対をなすＱ３、Ｑ４に休止期間ＴＤＳ１を設定した。加えて、第２実施形態から第４実施形態では、順方向と逆方向とに対応してひとつの対の中の一方のスイッチング素子だけ、例えば第１対Ｑ１、Ｑ２のうちのＱ１だけを継続的に休止させた。さらに、第５実施形態では、交流電圧ｖａｃのゼロクロス近傍において第１対Ｑ１、Ｑ２をスイッチング駆動することにより、高調波成分を抑制しながらブートストラップ回路の使用を可能とした。この実施形態では、第５実施形態の回路構成を採用しながら、先行する他の実施形態、例えば第２実施形態の制御を追加的に採用する。

図１９は、制御装置５０９が備える第１制御部９４０を示す。第１制御部９４０は、Ｑ１およびＱ２を制御する。第１制御部９４０は、第２実施形態に説明された第１制御部４０に相当する機能を提供する。

第１制御部９４０は、演算部９４３ａを備える。演算部９４３ａは、絶対値｜ｖａｃ｜と、閾値電圧ｖｂ×ｋと、参照電圧Ｖｒｅｆとを比較する。参照電圧Ｖｒｅｆは、閾値電圧ｖｂ×ｋより低い電圧である。演算部９４３ａは、閾値電圧ｖｂ×ｋおよび参照電圧Ｖｒｅｆと、絶対値｜ｖａｃ｜との関係に基づいて、３つの制御モードを設定する。

（１）停止モード
演算部９４３ａは、ｖｂ×ｋ≧｜ｖａｃ｜＞Ｖｒｅｆであるとき、Ｑ１ｄｕｔｙを１００％に設定し、Ｑ２ｄｕｔｙを０％に設定する。この結果、順方向モードにおいて、絶対値｜ｖａｃ｜が閾値電圧ｖｂ×ｋと参照電圧Ｖｒｅｆとの間にあるとき、Ｑ１、Ｑ２のスイッチングが継続的に停止される。第１制御部９４０は、交流電圧ｖａｃが閾値電圧ｖｂ×ｋを下回る期間の中に停止期間ＴＤＳ３を設定している。第１制御部９４０は、交流電圧ｖａｃが参照電圧Ｖｒｅｆを上回る期間（｜ｖａｃ｜＞Ｖｒｅｆ）の中に停止期間ＴＤＳ３を設定している。この結果、第１制御部９４０は、交流電圧ｖａｃが閾値電圧ｖｂ×ｋを下回り（｜ｖａｃ｜≦ｖｂ×ｋ）、かつ、交流電圧ｖａｃが参照電圧Ｖｒｅｆを上回る（｜ｖａｃ｜＞Ｖｒｅｆ）期間（１）を停止期間ＴＤＳ３とする。

（２−１）第１スイッチングモード
演算部９４３ａは、｜ｖａｃ｜＞ｖｂ×ｋであるとき、Ｑ１ｄｕｔｙをｖｂ×ｋ／｜ｖａｃ｜％に設定し、Ｑ２ｄｕｔｙを０％に設定する。この結果、順方向モードにおいて、絶対値｜ｖａｃ｜が閾値電圧ｖｂ×ｋを上回るとき、Ｑ１によって降圧制御が提供され、Ｑ２は継続的に停止状態（オフ状態）におかれる。第１制御部９４０は、交流電圧が前記閾値電圧を上回る（｜ｖａｃ｜＞ｖｂ×ｋ）期間（２−１）を第１スイッチング期間ＴＳＷ１としている。第１制御部９４０は、第１スイッチング期間ＴＳＷ１において、Ｑ１のスイッチングを実行し、Ｑ２のスイッチングを停止する。これにより、Ｑ１およびＱ２の両方がスイッチングされないから、デットタイムに起因するデューティ比のステップ的な変動が抑制される。

（２−２）第２スイッチングモード
演算部９４３ａは、｜ｖａｃ｜≦Ｖｒｅｆであるとき、Ｑ１ｄｕｔｙをマップ５４３ｂに基づいて設定し、Ｑ２ｄｕｔｙを１−Ｑ１ｄｕｔｙ％に設定する。この結果、交流電圧ｖａｃのゼロクロス近傍において、Ｑ１、Ｑ２のデューティが徐々に変化させられる。第１制御部９４０は、交流電圧ｖａｃが参照電圧Ｖｒｅｆを下回る（｜ｖａｃ｜＜Ｖｒｅｆ）期間（２−２）を第２スイッチング期間ＴＳＷ２としている。

制御装置５０９は、出力部（ＯＰＳＭ）９４４を備える。出力部９４４は、先行する実施形態におけるパルス幅変調部４４を提供する。出力部９４４は、Ｑ１、Ｑ２の駆動信号を出力する。出力部９４４は、指令値であるデューティ比Ｑ１ｄｕｔｙ、Ｑ２ｄｕｔｙをパルス幅変調するＰＷＭ処理部（ＰＷＭ）９４４ａと、ＰＷＭ処理部９４４ａから出力されるパルス信号にデットタイムＶｄを付与するデットタイム処理部（ＤＥＴＭ）９４４ｂを備える。デットタイムＶｄは、対をなすＱ１、Ｑ２が同時にオン状態に駆動されることを回避するための時間である。デットタイムＶｄが付与されることにより、デューティ信号のパルス幅は削られる。よって、出力部９４４は、演算部９４３ｂから指令されるデューティ比よりデットタイムＶｄ相当分だけ少ない実デューティ比をもつパルス信号を出力する。

図示される第１制御部９４０は、順方向モードのための制御部を提供する。順方向モードにおいて、第１制御部９４０は、ｖｂ×ｋ≧｜ｖａｃ｜＞Ｖｒｅｆであるとき、Ｑ１を閉じ、Ｑ２を開くことによって、ブリッジ回路６とコンバータ回路７とを直結する。順方向モードにおいて、第１制御部９４０は、｜ｖａｃ｜＞ｖｂ×ｋであるとき、Ｑ１によって降圧制御を実行するようにＱ１をスイッチング制御し、Ｑ２を開く。順方向モードにおいて、第１制御部９４０は、｜ｖａｃ｜≧Ｖｒｅｆであるとき、Ｑ１、Ｑ２を直流電圧ｖｂに関係なく絶対値｜ｖａｃ｜に応じて相補的にスイッチング制御する。よって、第１制御部９４０は、第１および第２スイッチング期間ＴＳＷ１、ＴＳＷ２において、Ｑ１およびＱ２の少なくともひとつのスイッチングを実行する。

第１制御部９４０は、逆方向モードのための制御部も提供することができる。第１制御部９４０は、逆方向モードにおいては、第２実施形態に説明されたようにＱ１およびＱ２を制御する。

逆方向モードの停止モードにおいて、演算部９４３ａは、Ｑ１ｄｕｔｙを０％に設定し、Ｑ２ｄｕｔｙを０％に設定する。この結果、逆方向モードにおいて、絶対値｜ｖａｃ｜が閾値電圧ｖｂ×ｋと参照電圧Ｖｒｅｆとの間にあるとき（ｖｂ×ｋ≧｜ｖａｃ｜＞Ｖｒｅｆ）、Ｑ１、Ｑ２のスイッチングが継続的に停止される。

逆方向モードの第１スイッチングモードにおいて、演算部９４３ａは、Ｑ２ｄｕｔｙをｖｂ×ｋ／｜ｖａｃ｜％に設定し、Ｑ１ｄｕｔｙを０％に設定する。この結果、逆方向モードにおいて、絶対値｜ｖａｃ｜が閾値電圧ｖｂ×ｋを上回るとき（｜ｖａｃ｜＞ｖｂ×ｋ）、Ｑ２によって昇圧制御が提供され、Ｑ１は継続的に停止状態（オフ状態）におかれる。

逆方向モードの第２スイッチングモードにおいて、演算部９４３ａは、Ｑ１ｄｕｔｙをマップ５４３ｂに基づいて設定し、Ｑ２ｄｕｔｙを１−Ｑ１ｄｕｔｙ％に設定する。この結果、交流電圧ｖａｃのゼロクロス近傍（｜ｖａｃ｜≦Ｖｒｅｆ）において、Ｑ１およびＱ２のデューティが徐々に変化させられる。よって、逆方向モードにおいても、ゼロクロス付近では、Ｑ１およびＱ２は直流電圧ｖｂに関係なく絶対値｜ｖａｃ｜に応じて相補的にスイッチング制御される。

この実施形態でも、制御装置５０９は、Ｑ３およびＱ４を制御するための第２制御部５０を備える。順方向モードにおいてはＱ４がスイッチング制御されることによって昇圧制御が提供され、Ｑ３が継続的に停止状態におかれる。逆方向モードにおいてはＱ３がスイッチング制御されることによって降圧制御が提供され、Ｑ４が継続的に停止状態におかれる。よって、第２制御部５０は、Ｑ３およびＱ４の少なくともひとつを、停止期間ＴＤＳ、第１スイッチング期間ＴＳＷ１、および第２スイッチング期間ＴＳＷ２のすべてにわたって、常時、スイッチングする。

図２０は、順方向モードにおける電力変換回路２の作動状態を示している。図中にはＱ１ｄｕｔｙとＱ２ｄｕｔｙとが図示されている。図示されるように停止モードに相当する期間（１）では、Ｑ１、Ｑ２のスイッチングが停止されている。さらに、期間（１）では、Ｑ３のスイッチングが停止されている。期間（１）は、停止期間ＴＤＳ３に相当する。停止状態においては、スイッチ素子は、交流電圧ｖａｃの変化に依存することなくＯＮ状態またはＯＦＦ状態に固定的に維持される。

第１スイッチングモードに相当する期間（２−１）では、Ｑ１とＱ４とがスイッチングされている。期間（２−１）は、第１スイッチング期間ＴＳＷ１を提供する。第１スイッチング期間ＴＳＷ１は、絶対値｜ｖａｃ｜が閾値電圧ｖｂ×ｋを上回るときに、交流端２ａ側に位置するＱ１、Ｑ２の少なくとも一方が昇圧または降圧のためにスイッチング制御される期間である。第２スイッチングモードに相当する期間（２−２）では、Ｑ１とＱ２とがスイッチングされている。期間（２−２）は、第２スイッチング期間ＴＳＷ２を提供する。第２スイッチング期間ＴＳＷ２は、絶対値｜ｖａｃ｜が参照電圧Ｖｒｅｆを下回るときに、交流端２ａ側に位置するＱ１、Ｑ２の少なくとも一方がブートストラップ回路を利用するためにスイッチング制御される期間である。

この実施形態によると、期間（１）においてＱ１、Ｑ２がスイッチング動作しない。このため、Ｑ１、Ｑ２を一定または可変のデューティで駆動する比較例と比べると、Ｑ１、Ｑ２のスイッチング回数が抑制される。 よって、Ｑ１、Ｑ２のスイッチング損失を低減することができる。

期間（２−１）において、Ｑ１ｄｕｔｙは正弦波状に変化する。このため、Ｑ１ｄｕｔｙを一定値に固定する比較例と比べると、Ｑ１ｄｕｔｙを大きくできる。言い換えると、Ｑ１ｄｕｔｙが大きい値をとる期間を長くすることができる。この結果、リアクトル電流を小さくすることができる。リアクトル電流ｉＬは、ｉＬ＝｜ｉａｃ｜／Ｑ１ｄｕｔｙで与えられる。Ｑ１ｄｕｔｙが大きい値をとる期間が長くなることで、リアクトル電流ｉＬが小さい期間も長くなる。これにより、リアクトル１９に発生する銅通損、鉄損が低減される。さらに、リアクトル電流ｉＬが小さくなることにより、Ｑ１−Ｑ４に流れる電流も抑制される。よって、Ｑ１−Ｑ４においてもスイッチング損失、導通損が低減される。

期間（２−２）において、Ｑ１のためのブートストラップコンデンサを充電するために、Ｑ１、Ｑ２が相補的にスイッチング動作する。しかし、期間（２−２）はゼロクロス近傍であるため、交流電圧ｖａｃおよび交流電流ｉａｃが小さい。よって、Ｑ１、Ｑ２がスイッチング動作しても損失は小さい。よって、電力変換装置２における効率に与える影響はごくわずかである。

図２１は、順方向モードにおける電力変換回路２の入力電流とも呼ばれる交流電流ｉａｃを示している。図中には、交流電源３の交流電圧ｖａｃは２４０Ｖａｃ、直流端２ｂにおける直流出力電圧は３００Ｖ、出力３ｋＷでの作動例が図示されている。図示されるように滑らかな正弦波波形が得られている。よって、交流電流ｉａｃにおける高調波電流が抑制される。

この実施形態では、期間（２−１）におけるＱ１、Ｑ２の制御が高調波の抑制に貢献している。期間（２−１）においては、Ｑ１およびＱ２の一方だけがスイッチング制御され、他方はオフ状態に固定的に維持される。対をなすＱ１およびＱ２の一方だけがスイッチングされるから、デットタイムを付与する必要がない。言い換えると、デットタイムを付与するためにパルス幅が削られない。よって、デットタイムを付与するためのデューティ比のステップ的な変動が回避される。この結果、電流などの波形の過渡的な変化が抑制され、高調波成分が抑制される。

図２２は、デューティ比がステップ的に変動する比較例の交流電流ｉａｃを示す。図示される波形には、交流電流ｉａｃが比較的大きい時期に、大きい歪みを有する。よって、交流電流ｉａｃは多くの高調波成分が重畳している。このような交流電流ｉａｃは交流電源３の電源品質に悪い影響を与えるおそれがある。

図２３は、デットタイムに起因するデューティ比のステップ的な変動を説明するための比較例の作動例を示す。図示の例では、時刻ｔ９１−ｔ９４にわたる期間（２−１）において絶対値｜ｖａｃ｜が閾値電圧ｖｂ×ｋを上回っている。昇圧制御、または降圧制御を提供するために、Ｑ１、Ｑ２を相補的にスイッチングさせる場合、指令値としてのＱ１ｄｕｔｙとＱ２ｄｕｔｙとは対称的に変化するように調節される。例えば、Ｑ１ｄｕｔｙは実線ＴＲＧ１のように時刻ｔ９１から増加し、時刻ｔ９４において０に戻る。Ｑ２ｄｕｔｙは一点鎖線ＴＲＧ２に図示されるように、時刻ｔ９１から増加し、時刻ｔ９４において０に戻る。

しかし、スイッチ素子に実際に与えられるパルス信号のデューティ比の実値は、指令値に正確に一致しない。デットタイムＶｄは、指令値に基づいて設定されるパルス幅を削ること、すなわちオン期間を短く修正することによって付与されるからである。しかも、指令値がデットタイムＶｄを下回る場合、パルス幅を削ることができない。言い換えると、指令値で与えらえるパルス幅がデットタイムＶｄの時間幅を下回る場合においては、指令値がデットタイムＶｄによってマスクされるから、指令値があるのに、パルス信号が出力されない。

図示の例においては、時刻ｔ９１と時刻ｔ９２との間、および時刻ｔ９３と時刻ｔ９４との間において、指令値ＴＲＧ２がデットタイムＶｄによってマスクされる。時刻ｔ９１の後、指令値ＴＲＧ１は１００％から徐々に減少する。実値ＡＣＴ１は、指令値ＴＲＧ１の変化に従って徐々に減少する。一方、指令値ＴＲＧ２は時刻ｔ９１の後、０％から徐々に増加する。このとき、指令値ＴＲＧ２がデットタイムＶｄによってマスクされるから、Ｑ２に与えられるパルス信号のデューティ比の実値ＡＣＴ２の増加は遅れる。実値ＡＣＴ２は、時刻ｔ９２から徐々に増加する。言い換えると、時刻ｔ９２において、Ｑ２に与えられるパルス信号が出現する。時刻ｔ９２においてＱ２に与えられるパルス信号が出現すると、同時に、Ｑ１に与えられるパルス信号からデットタイムＶｄが削られる。このとき、実値ＡＣＴ１はステップ的に変化する。時刻ｔ９３においても、実値ＡＣＴ１にはステップ的な変動が発生する。デューティ比のステップ的な変動は、電圧、電流に不連続な変化を与える。このため、電流などの波形における高調波成分が増加する。

第９実施形態では、期間（２−１）においては、Ｑ２ｄｕｔｙが０％に固定される。このため、Ｑ１に与えられる実値はデットタイムＶｄを含まない指令値ＴＲＧ１に一致する。よって、Ｑ１のコレクタ−エミッタ間電圧ＶＣＥは正弦波状に変化する。よって高調波成分が抑制される。

（第１０実施形態）
この実施形態は、先行する実施形態を基礎的な構成とする変形例である。図１９のマップ９４３ｂにおいては、指令値としてのＱ１ｄｕｔｙが１００％から連続的に徐々に減少する。このとき、指令値としてのＱ２ｄｕｔｙは０％から連続的に徐々に増加する。よって、上述のデットタイムＶｄに起因するデューティ比のステップ的な変動が、期間（２−２）においても生じることがある。期間（２−２）においては交流電圧ｖａｃ、交流電流ｉａｃともに小さいため、高調波成分の増加は少ないが、高調波成分は少ないほうが望ましい。この実施形態では、高調波成分を抑制するために、マップ９４３ｂに代えて、図２４に図示されるマップ１０４３ｂが採用される。

マップ１０４３ｂは、Ｑ１ｄｕｔｙ（指令値）を１００％から、または１００％へ変化させる境界において、指令値にデットタイムＶｄを上回る変化量Ｄｆを与えるように設定されている。マップ１０４３ｂは、指令値が１００−Ｖｄを下回る範囲で変化するように設定されている。マップ１０４３ｂは、デットタイムＶｄによるデューティ比の変化量を上回るように設定された初期値Ｄｆから指令値が徐々に増減するように設定される。この特性を与えるために、マップ１０４３ｂは、指令値を離散的な特性によって設定する。マップ１０４３ｂによる指令値の変化幅Ｄｆは、デットタイムＶｄを上回るように設定されている。

マップ１０４３ｂを採用した第１制御部９４０は、Ｑ１およびＱ２の両方をスイッチングするとき、デットタイムＶｄより長いオン期間を与える範囲でＱ１およびＱ２のデューティ比を調節する。言い換えると、指令値であるデューティ比が定義するオン期間がデットタイムＶｄにより削られてもＱ１およびＱ２に与えられる実際のオン期間が消失することがない範囲でＱ１およびＱ２のための指令値であるデューティ比が調節される。

マップ１０４３ｂによると、Ｑ１ｄｕｔｙと相補的に設定されるＱ２ｄｕｔｙは、０％から、または０％へ変化させる境界において、デットタイムＶｄを上回る変化量Ｄｆを与えられる。したがって、指令値であるＱ２ｄｕｔｙがデットタイムＶｄによってマスクされることが回避される。よって、電流などの波形の歪みが抑制される。

（他の実施形態）
以上、開示された発明の好ましい実施形態について説明したが、開示された発明は上述した実施形態に何ら制限されることなく、種々変形して実施することが可能である。上記実施形態の構造は、あくまで例示であって、開示された発明の技術的範囲はこれらの記載の範囲に限定されるものではない。開示された発明の技術的範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内での全ての変更を含むものである。

例えば、制御装置が提供する手段と機能は、ソフトウェアのみ、ハードウェアのみ、あるいはそれらの組合せによって提供することができる。例えば、制御装置をアナログ回路によって構成してもよい。Ｆまた、制御装置をＦＰＧＡ（Field Programmable Gate Array）またはＣＰＬＤ（Complex Programmable Logic Device）と呼ばれるプログラム可能な集積回路によって提供してもよい。

上記実施形態では、リアクトル１９に流れるリアクトル電流ｉＬを検出し、フィードバックした。これに代えて、交流電流ｉａｃをフィードバックすることによって力率改善制御を実行してもよい。

上記実施形態では、順方向モードと逆方向モードとを提供可能な双方向型の電力変換装置２に発明を適用した。これに代えて、順方向モードのみ、または逆方向モードのみを提供する単方向型の電力変換装置２に発明を適用してもよい。

１ 充電回路、 ２ 電力変換装置、 ３ 交流電源（系統）、
４ 直流電源（二次電池）、 ５ フィルタ回路、 ６ ブリッジ回路、
７ コンバータ回路、 ８ コンデンサ、 ９、５０９ 制御装置、
１１−１８ スイッチ素子（Ｑａ−Ｑｄ、Ｑ１−Ｑ４）、 １９ リアクトル、
２１ 電圧検出器、 ２２ 電圧検出器、
２３ 電流検出器、 ２４ 電流検出器、
３０ 整流部、
４０、２４０、５４０、９４０ 第１制御部、
５０ 第２制御部、
ＴＤＳ１、ＴＤＳ２、ＴＤＳ３ 停止期間、
ＴＳＷ１ 第１スイッチング期間、 ＴＳＷ２ 第２スイッチング期間。

Claims (17)

1. 交流電源（３）が接続される交流端（２ａ）と直流電源（４）が接続される直流端（２ｂ）との間に配置されたブリッジ回路（６）と、
   前記ブリッジ回路と前記直流端との間に設けられたコンバータ回路（７）と、
   前記コンバータ回路を制御する制御装置（９、５０９）とを備え、
   前記コンバータ回路は、
   前記ブリッジ回路の端子間に直列に配列された第１スイッチ素子（１５、Ｑ１）および第２スイッチ素子（１６、Ｑ２）と、
   前記直流端の端子間に直列に配列された第３スイッチ素子（１７、Ｑ３）および第４スイッチ素子（１８、Ｑ４）と、
   前記第１および第２スイッチ素子の中間点と前記第３および第４スイッチ素子の中間点との間に設けられたリアクトル（１９）とを備え、
   前記制御装置は、
   前記交流端における交流電圧（ｖａｃ）の周期の一部を停止期間（ＴＤＳ１、ＴＤＳ２、ＴＤＳ３）として規定し、前記停止期間において前記第１スイッチ素子および第２スイッチ素子の前記交流電圧（ｖａｃ）に追従して変化するデューティ比で実行されるスイッチングを停止する第１制御部（４０、２４０、５４０、９４０）と、
   前記第３スイッチ素子および第４スイッチ素子の少なくともひとつのスイッチングによって、前記周期の全体にわたって電圧制御と力率改善制御とを実行する第２制御部（５０）とを備えることを特徴とする電力変換装置。
2. 前記第１スイッチ素子（１５、Ｑ１）はハイサイドスイッチであり、
   前記第２スイッチ素子（１６、Ｑ２）はローサイドスイッチであり、
   前記第１制御部（４０、２４０、５４０、９４０）は、
   前記停止期間において、前記第１スイッチ素子をＯＮ状態に固定し、前記第２スイッチ素子をＯＦＦ状態に固定することを特徴とする請求項１に記載の電力変換装置。
3. 前記第１制御部（４０、２４０、９４０）は、
   前記交流電圧（ｖａｃ）の絶対値が、前記直流端における直流電圧（ｖｂ）と１未満の係数（ｋ）との積から設定される閾値電圧（ｖｂ×ｋ）を下回る（｜ｖａｃ｜≦ｖｂ×ｋ）期間の中に前記停止期間（ＴＤＳ１、ＴＤＳ３）を設定し、
   前記交流電圧（ｖａｃ）の絶対値が前記閾値電圧を上回る（｜ｖａｃ｜＞ｖｂ×ｋ）期間をスイッチング期間（ＴＳＷ１）として、前記スイッチング期間において、前記第１スイッチ素子および第２スイッチ素子の少なくともひとつのスイッチングを実行することを特徴とする請求項１または請求項２に記載の電力変換装置。
4. 前記係数は０．９５以上１．０未満であることを特徴とする請求項３に記載の電力変換装置。
5. 前記第１スイッチ素子（１５、Ｑ１）はハイサイドスイッチであり、
   前記第２スイッチ素子（１６、Ｑ２）はローサイドスイッチであり、
   前記第１制御部（４０、２４０、９４０）は、
   前記交流端から前記直流端へ電力を供給するとき、前記停止期間において、前記第１スイッチ素子をＯＮ状態に固定し、前記第２スイッチ素子をＯＦＦ状態に固定することを特徴とする請求項３または請求項４に記載の電力変換装置。
6. 前記第１スイッチ素子（１５、Ｑ１）はハイサイドスイッチであり、
   前記第２スイッチ素子（１６、Ｑ２）はローサイドスイッチであり、
   前記第１制御部（４０、２４０、９４０）は、
   前記交流電圧（ｖａｃ）の絶対値が、前記直流端における直流電圧（ｖｂ）と１未満の係数（ｋ）との積から設定される閾値電圧（ｖｂ×ｋ）を下回る（｜ｖａｃ｜≦ｖｂ×ｋ）期間の中に前記停止期間（ＴＤＳ１、ＴＤＳ３）を設定し、
   前記交流電圧（ｖａｃ）の絶対値が前記閾値電圧を上回る（｜ｖａｃ｜＞ｖｂ×ｋ）期間をスイッチング期間（ＴＳＷ１）として、前記スイッチング期間において、前記第１スイッチ素子および第２スイッチ素子の少なくともひとつのスイッチングを実行し、
   前記直流端から前記交流端へ電力を供給するとき、前記停止期間において、前記第１スイッチ素子をＯＦＦ状態に固定し、前記第２スイッチ素子をＯＦＦ状態に固定することを特徴とする請求項１に記載の電力変換装置。
7. 前記第１制御部（４０、２４０、９４０）は、
   前記スイッチング期間における前記第１スイッチ素子および第２スイッチ素子の少なくともひとつのスイッチングを、前記スイッチング期間において、前記直流電圧（ｖｂ）と１未満の係数（ｋ）との積を前記交流電圧（ｖａｃ）で除した値である正弦波状に変化するデューティ比（ｖｂ×ｋ／｜ｖａｃ｜）で実行することを特徴とする請求項３から請求項６のいずれかに記載の電力変換装置。
8. 前記第１制御部（４０、２４０、９４０）は、
   前記スイッチング期間において、前記第１スイッチ素子および第２スイッチ素子のひとつのスイッチングを実行することを特徴とする請求項３から請求項７のいずれかに記載の電力変換装置。
9. 前記第１スイッチ素子（１５、Ｑ１）はハイサイドスイッチであり、
   前記第２スイッチ素子（１６、Ｑ２）はローサイドスイッチであり、
   前記第１制御部（４０、２４０、９４０）は、
   前記スイッチング期間において、前記第１スイッチ素子のスイッチングを実行し、前記第２スイッチ素子のスイッチングを停止することを特徴とする請求項８に記載の電力変換装置。
10. 前記第１スイッチ素子（１５、Ｑ１）はハイサイドスイッチであり、
    前記第２スイッチ素子（１６、Ｑ２）はローサイドスイッチであり、
    前記制御装置（５０９）は、
    前記第２スイッチ素子がＯＮ状態のときに充電されるコンデンサを含み、前記第１スイッチ素子をＯＮ状態に駆動するときに前記コンデンサに充電された電荷を前記第１スイッチ素子の制御端子に供給するブートストラップ回路（７１）を備え、
    前記第１制御部（５４０、９４０）は、
    前記交流電圧（ｖａｃ）の絶対値が所定の参照電圧（Ｖｒｅｆ）を上回る（｜ｖａｃ｜＞Ｖｒｅｆ）期間の中に前記停止期間（ＴＤＳ２、ＴＤＳ３）を設定し、
    前記交流電圧（ｖａｃ）の絶対値が前記参照電圧（Ｖｒｅｆ）を下回る（｜ｖａｃ｜＜Ｖｒｅｆ）期間をスイッチング期間（ＴＳＷ２）として、
    前記スイッチング期間において、前記第１スイッチ素子および第２スイッチ素子の少なくともひとつのスイッチングを実行することを特徴とする請求項１に記載の電力変換装置。
11. 前記第１制御部（５４０）は、
    前記交流電圧（ｖａｃ）の最大値（Ｖｍ）が前記直流端における直流電圧（ｖｂ）を下回り、かつ、前記交流電圧（ｖａｃ）の絶対値が所定の参照電圧（Ｖｒｅｆ）を上回る期間（｜ｖａｃ｜＞Ｖｒｅｆ）を前記停止期間（ＴＤＳ２）とし、
    前記最大値が前記直流電圧を下回り、かつ、前記交流電圧（ｖａｃ）の絶対値が前記参照電圧（Ｖｒｅｆ）を下回る期間（｜ｖａｃ｜＜Ｖｒｅｆ）をスイッチング期間（ＴＳＷ２）とすることを特徴とする請求項１０に記載の電力変換装置。
12. 前記第１制御部（９４０）は、
    前記交流電圧（ｖａｃ）の絶対値が前記直流端における直流電圧（ｖｂ）と１未満の係数（ｋ）との積から設定される閾値電圧（ｖｂ×ｋ）を下回り（｜ｖａｃ｜≦ｖｂ×ｋ）、かつ、前記交流電圧（ｖａｃ）の絶対値が所定の参照電圧（Ｖｒｅｆ）を上回る（｜ｖａｃ｜＞Ｖｒｅｆ）期間を前記停止期間（ＴＤＳ３）とし、
    前記交流電圧（ｖａｃ）の絶対値が前記閾値電圧を上回る（｜ｖａｃ｜＞ｖｂ×ｋ）期間を第１スイッチング期間（ＴＳＷ１）とし、
    前記交流電圧（ｖａｃ）の絶対値が前記参照電圧（Ｖｒｅｆ）を下回る（｜ｖａｃ｜＜Ｖｒｅｆ）期間を第２スイッチング期間（ＴＳＷ２）として、
    前記第１および第２スイッチング期間において、前記第１スイッチ素子および第２スイッチ素子の少なくともひとつのスイッチングを実行することを特徴とする請求項１０に記載の電力変換装置。
13. 前記第１制御部（５４０、９４０）は、
    前記スイッチング期間における前記第１スイッチ素子のスイッチングを、前記交流電圧（ｖａｃ）の極性反転時に極小値となるように変化するデューティ比で実行することを特徴とする請求項１０から請求項１２のいずれかに記載の電力変換装置。
14. 前記第１制御部（５４０、９４０）は、
    前記デューティ比を徐々に変化させることを特徴とする請求項１３に記載の電力変換装置。
15. 前記参照電圧（Ｖｒｅｆ）は、前記交流電圧（ｖａｃ）の最大値（Ｖｍ）の１／２を下回る値に設定されていることを特徴とする請求項１０から請求項１４のいずれかに記載の電力変換装置。
16. 前記第２制御部（５０）は、前記第３スイッチ素子および第４スイッチ素子の少なくともひとつを常時スイッチングすることを特徴とする請求項１から請求項１５のいずれかに記載の電力変換装置。
17. 前記第１制御部（９４０、１０４３ｂ）は、前記第１スイッチ素子および第２スイッチ素子の両方をスイッチングするとき、デットタイムより長いオン期間を与える範囲で前記第１スイッチ素子および第２スイッチ素子のデューティ比を調節することを特徴とする請求項１から請求項１６のいずれかに記載の電力変換装置。
    

Images