以下において、図面を参照しながら、発明を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。また、後続の実施形態においては、先行する実施形態で説明した事項に対応する部分に百以上の位だけが異なる参照符号を付することにより対応関係を示し、重複する説明を省略する場合がある。各実施形態で具体的に組合せが可能であることを明示している部分同士の組合せばかりではなく、特に組合せに支障が生じなければ、明示してなくとも実施形態同士を部分的に組み合せることも可能である。
(第1実施形態)
図1は、本発明を適用した第1実施形態の電力変換装置1を含む電力システム2を示すブロック図である。電力システム2は、系統3に接続された需要家に設置されている。電力システム2は、例えば、個人の住宅、または事業所において構成されている。系統3は、電力供給会社などの供給者によって提供される電力網、または小規模発電施設によって提供される交流電源である。系統3を供給する小規模発電施設は、個人の住宅、または事業所に設置することができる。系統3は、単相3線方式の電源であり、中性線(N)と、電圧線(U、V)とを有する。電力システム2は、小規模な直流電源(DCS)4を備える。直流電源4は、住宅などに設置された二次電池によって提供される。直流電源4は、直流の負荷でもある。電力システム2は、系統3から電力を受ける交流の負荷(LD)5を備える。電力システム2は、系統3から電力供給を受けることにより直流電源4を充電する機能を少なくとも備える。電力システム2は、電力変換装置1を備える。電力変換装置1は、系統3から直流電源4へ電力を出力する。
電力変換装置1は、系統3に接続された交流端11と、直流電源4に接続された直流端12とを備える。電力変換装置1は、交流端11から供給される交流電力を直流電力に変換し、直流電力を直流端12から直流電源4に供給する。電力変換装置1は、インバータ回路13と、降圧型のコンバータ回路14とを備える。
インバータ回路13は、系統3と直流電源4との間に設けられている。インバータ回路13は、コンバータ回路14と交流端11との間に設けられている。インバータ回路13は、少なくとも系統3の交流電力を直流電力に変換可能である。インバータ回路13は、系統3から交流電力を受け、全波整流された直流電力を出力する。インバータ回路13は、交流端11から供給された交流電力を変調する変調機能と、交流電力を直流電力に変換する交直変換機能とを少なくとも有する。インバータ回路13は、交流端11から供給される交流電圧Vacを直流に変換してコンバータ回路14に供給する。インバータ回路13は、系統3の交流電圧の位相と入力電流の位相とを一致させることができる。
インバータ回路13は、交流電力を直流電力に変換する交直変換と、直流電力を交流電力に変換する直交変換とが可能な双方向型の回路である。インバータ回路13は、フルブリッジ回路を備える。フルブリッジ回路は、複数のスイッチ素子Q1−Q4をHブリッジに接続した回路である。フルブリッジ回路は、少なくとも4つのスイッチ素子Q1、Q2、Q3、およびQ4を備える。スイッチ素子Q1、Q2、Q3、およびQ4は、IGBT素子またはMOSFET素子によって提供される。スイッチ素子Q1およびQ4は、直流電圧Vdcと同じ極性の電圧を出力するので、正転対のスイッチ素子と呼ばれる。スイッチ素子Q2およびQ3は、直流電圧Vdcと逆極性の電圧を出力するので、反転対のスイッチ素子と呼ばれる。
電力変換装置1は、ノーマルコイルLnを備える。ノーマルコイルLnは、系統3とインバータ回路13との間に設けられている。ノーマルコイルLnは、フルブリッジ回路の交流端に接続されている。ノーマルコイルLnは、ブリッジ回路のひとつの交流端と、系統3との間に直列接続されている。ノーマルコイルLnは、ノーマルモードコイルとも呼ばれる。
この構成では、インバータ回路13と、その交流入力側に直列接続されたノーマルコイルLnとは、昇圧回路を提供する。この昇圧回路は、交流電圧を昇圧し、平滑コンデンサCsに供給する。例えば、インバータ回路13は、平滑コンデンサCsの電圧が出力電圧である直流電圧Vdcに一致するように昇圧制御される。
コンバータ回路14は、系統3と直流電源4との間に設けられている。コンバータ回路14は、少なくともインバータ回路13から供給される直流電圧を降圧し直流電源4に供給可能である。コンバータ回路14は、リアクトルLrと、スイッチ素子Qaと、ダイオードDbと、平滑コンデンサCsとを備える。スイッチ素子Qaは、IGBT素子またはMOSFET素子によって提供される。リアクトルLrの一端には、直流電圧Vdcが供給される。リアクトルLrの他端は、スイッチ素子QaとダイオードDbとの接続点に接続されている。スイッチ素子QaとダイオードDbとは、平滑コンデンサCsの両端間において直列接続されている。スイッチ素子Qaはブリッジ回路のアッパアームを提供し、ダイオードDbはブリッジ回路のロワアームを提供する。平滑コンデンサCsは、インバータ回路13とコンバータ回路14との間に設けられている。平滑コンデンサCsは、インバータ回路13の直流端に並列接続されている。コンバータ回路14は、平滑コンデンサCsの端子電圧を直流電圧Vdcに降圧して直流電源4に供給する。
電力変換装置1は、交流側のフィルタ回路FLT1を備える。フィルタ回路FLT1は、交流端11とインバータ回路13との間に設けられている。フィルタ回路FLT1は、ノイズを抑制する。フィルタ回路FLT1は、電力変換装置1から系統3への高調波ノイズの放出を抑制する。フィルタ回路FLT1は、フィルタコイルLfと、フィルタコンデンサCfとを有する。フィルタコイルLfは、系統3とインバータ回路13との間に設けられている。フィルタコイルLfは、ブリッジ回路のひとつの交流端と、系統3との間に直列接続されている。フィルタコイルLfは、電力変換装置1の入力側、言い換えると交流側の誘導成分を提供する。フィルタコンデンサCfは、ノーマルコイルLnと交流端11との間に設けられている。フィルタコンデンサCfは、交流電力に対して並列接続されている。
電力変換装置1は、交流端11とフィルタ回路FLT1との間に遮断器RL1、RL2を備える。遮断器RL1、RL2は、系統3と電力変換装置1との接続を遮断する。
電力変換装置1は、直流側のフィルタ回路FLT2を備える。フィルタ回路FLT2は、直流端12とコンバータ回路14との間に設けられている。フィルタ回路FLT2は、ノイズを抑制する。
電力変換装置1は、各部の電圧、電流を検出するための複数のセンサおよび検出線を備える。電力変換装置1は、直流負荷4の直流電圧Vdcを検出する直流電圧検出手段を提供する電圧センサとしての検出線を備える。電力変換装置1は、交流電源3の交流電圧Vacを検出する交流電圧検出手段を提供する電圧センサとしての検出線を備える。電力変換装置1は、ノーマルコイルLnに流れる電流を検出する電流センサCSを備える。電力変換装置1は、平滑コンデンサCsの電圧Vcを検出するコンデンサ電圧検出手段を提供する電圧センサとしての検出線を備える。さらに、電力変換装置1は、直流電源4に供給される電流を検出する電流センサを備えてもよい。
電力変換装置1は、インバータ回路13とコンバータ回路14とを制御する制御装置15を備える。制御装置15は、コンピュータによって読み取り可能な記憶媒体を備えるマイクロコンピュータによって提供される。記憶媒体は、コンピュータによって読み取り可能なプログラムを非一時的に格納している。記憶媒体は、メモリによって提供されうる。プログラムは、制御装置15によって実行されることによって、制御装置15をこの明細書に記載される装置として機能させ、この明細書に記載される制御方法を実行するように制御装置15を機能させる。制御装置15が提供する手段は、所定の機能を達成する機能的ブロック、またはモジュールとも呼ぶことができる。
制御装置15は、系統3の交流電圧Vacが直流電源4の直流電圧Vdcより低い場合はインバータ回路13、すなわち整流回路をスイッチング制御し交流電力を直流電力に変換する。このとき、制御装置15は、コンバータ回路14のスイッチ素子Qaを固定的にON状態に維持する。制御装置15は、系統3の交流電圧Vacが直流電圧Vdcより高い場合はコンバータ回路14をスイッチング制御する。このとき、制御装置15は、Q1およびQ2と、Q2およびQ3との組合せ対が交流電圧Vacの極性に同期してONまたはOFFに反転的に駆動されるように、インバータ回路13のスイッチ素子Q1−Q4を制御する。インバータ回路13の制御およびコンバータ回路14の制御に利用される制御方式は、種々の既知の制御方式から選択することができる。例えば、インバータ回路13の制御およびコンバータ回路14の制御には、ノーマルコイルLnの電流ILを制御目標とするフィードバック制御を利用することができる。例えば、インバータ回路13の制御には、ノーマルコイルLnの電流ILを制御目標とするヒステリシス制御を採用することができる。コンバータ回路14の制御には、ノーマルコイルLnの電流ILを制御目標とする比例積分制御(PI制御)を採用することができる。
制御装置15は、ノーマルコイルLnの電流に応じて、系統3から直流電源4を充電する。制御装置15は、系統3の交流電力に同期した電流がノーマルコイルLnに流れるように、インバータ回路13とコンバータ回路14とを制御する。制御装置15は、正弦波に相当する滑らかな凸状の電流波形が得られるように、インバータ回路13のスイッチングと、コンバータ回路14のスイッチングとを制御する。制御装置15は、ノーマルコイルLnの電流ILが電流指令値IL*に一致するように、インバータ回路13を制御する。また、制御装置15は、ノーマルコイルLnの検出電流ILが電流指令値IL*に一致するように、コンバータ回路14を制御する。
制御装置15は、ヒステリシス制御によってインバータ回路13を制御する。ヒステリシス制御においては、検出電流ILが電流指令値IL*に一致するように、スイッチ素子Q1−Q4がスイッチングされる。ヒステリシス制御においては、電流指令値IL*に基づいて設定された上限値と下限値との間に検出電流ILを維持するように、スイッチ素子Q1−Q4がスイッチングされる。
制御装置15は、比例積分制御(PI制御)によってコンバータ回路14を制御する。比例積分制御においては、検出電流ILが電流指令値IL*に一致するように、スイッチ素子Qaがスイッチングされる。比例積分制御においては、検出電流ILと電流指令値IL*との偏差に比例する比例成分と、偏差を積分した積分成分とに応じて、スイッチ素子Qaのスイッチングディーティ比が調節される。このように、制御装置15は、直流負荷4に一定の直流電圧Vdcが供給されるように、かつ、交流電源3からの入力電流が交流電源3の交流電圧Vacと同期した正弦波となるようにインバータ回路13および/またはコンバータ回路14をフィードバック制御する。
制御装置15は、電流指令値IL*を設定するための目標設定ブロック20を備える。目標設定ブロック20は、電流指令値IL*を設定するための指令値電流作成部(TRGG)21を備える。電流指令値IL*は、直流電源4が二次電池であり、それを充電する場合は、二次電池への充電のために望ましい電流値とすることができる。例えば、指令値電流作成部21は、二次電池に充電したい電力から入力電圧を割り、電流指令値を演算する。電流指令値IL*は、直流電源4が二次電池であり、それから放電する場合は、二次電池からの出力を一定にするように設定された電流値とすることができる。また、電流指令値は、直流電源4が太陽電池の場合は、太陽電池の出力電力を最大とするように電流値を変化させる最大電力追従制御によって得られる電流値とすることができる。
目標設定ブロック20は、位相同期部(PSYN)22を備える。位相同期部22は、系統3の電圧波形に同期した電流指令値IL*を生成する。位相同期部22は、交流電圧Vacのゼロクロスタイミングと周期を求め、交流電圧Vacと位相を合わせた電流指令値IL*を出力する。位相同期部22は、力率を1に近づけることを可能とする。目標設定ブロック20は、平滑コンデンサCs等による電流遅れを補償するよう電流指令値IL*を補正する指令値補正部23、24を備える。指令値補正部(IVCR)23は、インバータ回路13を制御するための電流指令値IL*を出力する。指令値補正部(CVCR)24は、コンバータ回路14を制御するための電流指令値IL*を出力する。
制御装置15は、インバータ回路13を制御するインバータ制御手段としてのインバータ制御ブロック30を備える。インバータ制御ブロック30は、系統3の交流電圧Vacが直流電源4の直流電圧Vdcより低いとき、ノーマルコイルLnに流れる電流ILを目標値IL*に基づいて設定された上限値と下限値との間に制御するヒステリシス制御を実行する。
インバータ制御ブロック30は、ヒステリシス制御を実行するヒステリシス制御手段を提供するためのブロック群31−34を備える。ブロック群31−34は、検出電流ILが電流指令値IL*に追従して変化するように、インバータ回路13のスイッチ素子Q1−Q4を駆動する。
インバータ制御ブロック30は、電流指令値IL*からヒステリシス制御指令値として電流指令値IL*の上限値と下限値を作成する。この上限値と下限値の間の電流が流れるようにヒステリシス制御が実行される。交流電圧Vacの絶対値|Vac|が直流電圧Vdcよりも小さい期間中に、ノーマルコイル電流ILが上限値を上回る場合はQ1、Q4をOFFするとともに、Q2、Q3をONする。同期間中に、ノーマルコイル電流ILが下限値を下回る場合はQ1、Q4をONするとともに、Q2、Q3をOFFする。絶対値|Vac|が直流電圧Vdcよりも大きい期間中に、交流電圧Vacが正の場合はQ1、Q4をONするとともに、Q2、Q3をOFFする。絶対値|Vac|が直流電圧Vdcよりも大きい期間中に、交流電圧Vacが負の場合はQ1、Q4をOFFするとともに、Q2、Q3をONする。
図3には、電力変換装置1の各部波形と、スイッチ素子Q1−Q4、およびQaの制御状態が図示されている。ヒステリシス制御によってQ1−Q4が高速にスイッチングされている制御状態は、スイッチング制御期間SW、またはSW(HY)によって示されている。固定的な制御によってQ1−Q4が固定されている制御状態は、固定期間ON、OFFによって示されている。
図1に戻り、インバータ制御部(IVFB)31は、ヒステリシス幅を設定する。ヒステリシス幅は、上限値と下限値とによって設定される。上限値と下限値とは、電流指令値IL*の近傍に設定される。上限値と下限値との間がヒステリシス幅に相当する。インバータ制御部31が提供するヒステリシス制御手段は、検出電流ILが上限値と下限値との間に維持されるように、スイッチング信号を出力する。ヒステリシス制御手段は、検出電流ILが上限値または下限値に到達するごとに、正転対のスイッチング素子Q1、Q4と反転対のスイッチング素子Q2、Q3とが反転するようにスイッチング信号を出力する。より具体的には、検出電流ILが上限値に到達すると、スイッチング素子Q1およびQ4をOFF状態とし、スイッチ素子Q2およびQ3をON状態とするスイッチング信号を出力する。検出電流ILが下限値に到達すると、スイッチング素子Q2およびQ3をOFF状態とし、スイッチ素子Q1およびQ4をON状態とするスイッチング信号を出力する。インバータ制御ブロック30は、系統3の電流を滑らかな正弦波に変調するために、かつ、系統3の交流電力を直流電力に変換するために、インバータ回路13を制御するインバータ制御手段を提供する。インバータ制御部31は、交流電圧Vacの絶対値|Vac|が直流電圧Vdcを下回るとき、インバータ回路13を昇圧回路かつ整流回路として作動させる昇圧制御手段を提供する。インバータ制御部31は、ヒステリシス制御を実行するヒステリシス制御手段を提供する。
インバータ切替制御部(INVC)32は、スイッチング制御と固定的な制御とを切替える。インバータ切替制御部32は、インバータ回路13を昇圧回路かつ整流回路として作動させる期間と、インバータ回路13を整流回路だけとして作動させる期間とを切替える。インバータ切替制御部32は、インバータ制御部31から供給されるスイッチング制御のための信号と、固定的な制御のための信号とのいずれかを選択的に出力する。インバータ切替制御部32は、交流電圧Vacの絶対値|Vac|が直流電圧Vdcを下回るとき、インバータ回路13を昇圧回路として作動させるためのスイッチングを停止する昇圧停止手段を提供する。言い換えると、インバータ制御部31は、絶対値|Vac|が直流電圧Vdcを下回るとき、ヒステリシス制御を実行することによって、インバータ回路13を制御し、昇圧回路として作動させる。
デッドタイム生成部(DDTG)33は、インバータ切替制御部32を通過した信号に、デッドタイムを付加する。ゲート駆動部(INVD)34は、スイッチ素子Q1−Q4の駆動信号を出力する。
制御装置15は、コンバータ回路14を降圧作動させるコンバータ制御手段として機能するコンバータ制御ブロック40を備える。コンバータ制御ブロック40は、系統3から直流電源4へ給電する場合に、系統3の交流電圧Vacが直流電源4の直流電圧Vdcより高いとき、ノーマルコイルLnに流れる電流ILを目標値に制御する降圧のための比例積分制御を実行する。コンバータ制御ブロック40は、この制御を実行することによって、コンバータ回路14を降圧作動させる。この実施形態では、コンバータ制御ブロック40は、コンバータ回路14を降圧作動させるように比例積分制御するから、降圧制御ブロック40と呼ばれる。
コンバータ制御ブロック40は、電流指令値IL*とノーマルコイル電流ILとの差分をとり比例積分制御演算を実行する。比例積分制御演算により、ノーマルコイル電流ILを電流指令値IL*に制御するためのデューティ比が演算される。コンバータ制御ブロック40は、演算されたデューティ比をもつ制御信号をスイッチ素子Qaに供給する。スイッチ素子Qaは、制御信号によって高速にスイッチング制御される。
コンバータ制御ブロック40は、降圧のための比例積分制御を実行する降圧比例積分制御手段を提供するためのブロック群41−44を備える。コンバータ回路14の入力電圧Vinと出力電圧Voutとの関係は、Vout=Ton/T×Vinによって表すことができる。ここで、Vinは平滑コンデンサCsの端子電圧Vc、Voutは直流電源4の端子間の直流電圧Vdc、Tはスイッチ素子Qaのスイッチング周期である。Tonはスイッチ素子Qaのオン期間である。さらに、Ton/T=MRとすると、上式は、MR=Vout/Vinと変形することができる。ここで、MRは、変調率と呼ばれる。ブロック群41−44は、この変調率MRを算出し、変調率に応じたデューティ信号によりスイッチ素子Qaを駆動する。
コンバータ制御ブロック40は、直流電圧Vdcが交流電圧Vacの絶対値|Vac|より小さい期間中に、コンバータ回路14を高速にスイッチング制御する。コンバータ制御ブロック40は、直流電圧Vdcが絶対値|Vac|より大きい期間中にコンバータ回路14を固定的に制御する。コンバータ制御ブロック40は、スイッチ素子Qaを継続的にON状態に駆動する。
図3において、比例積分制御によってQaが高速にスイッチングされている制御状態は、スイッチング制御期間SW(PI)によって示されている。固定的な制御によってQaが固定されている制御状態は、固定期間ONによって示されている。
図1に戻りコンバータ制御部(CVFB)41は、電流指令値IL*と検出電流ILとの偏差を求める。コンバータ制御部41は、偏差に比例ゲインKpを掛けることにより、比例積分制御のための比例項を算出する。コンバータ制御部41は、比例積分制御のための積分ゲインKiを偏差に乗算し、結果を積分することにより積分項を算出する。比例項と積分項とは、加算され、制御量が算出される。コンバータ制御部41は、コンバータ回路14を降圧回路として作動させるための比例積分制御を実行する。
コンバータ切替制御部(CONC)42は、スイッチング制御と固定的な制御とを切替える。コンバータ切替制御部42は、コンバータ回路14を降圧回路として作動させる期間と、コンバータ回路14を直結の回路として作動させる期間とを切替える。コンバータ切替制御部42は、コンバータ制御部41から供給されるスイッチング制御のための信号と、固定的な制御のための信号とのいずれかを選択的に出力する。PWM生成部(PWMG)43は、コンバータ切替制御部42を通過した信号をPWM信号(パルス幅変調信号)に変調する。PWM生成部43は、変調率MRに応じたデューティ比をもつPWM信号を供給する。ゲート駆動部(CNVD)44は、スイッチ素子Qaの駆動信号を出力する。
コンバータ切替制御部42は、直流電圧Vdcと交流電圧Vacとの関係に応じて比例積分制御の実行期間を制御する。コンバータ切替制御部42は、絶対値|Vac|が直流電圧Vdcより大きいとき、コンバータ回路14による降圧作用を活性化する。すなわち|Vac|>Vdcのとき、コンバータ回路14が比例積分制御によって制御されることを許容する。これにより平滑コンデンサCsの電圧が降圧され、直流電源4に供給される。
一方、コンバータ切替制御部42は、絶対値|Vac|が直流電圧Vdcより小さいとき、コンバータ回路14による降圧作用を停止する。すなわち|Vac|<Vdcのとき、コンバータ切替制御部42は、コンバータ回路14が比例積分制御によって制御されることを禁止する。このとき、スイッチ素子Qaは、オン(ON)状態に固定される。コンバータ切替制御部42は、交流電圧Vacの絶対値|Vac|が直流電圧Vdcを下回るとき、コンバータ回路14を降圧回路として作動させるためのスイッチングを停止する降圧停止手段を提供する。これにより、コンバータ回路14は、|Vac|>Vdcのときだけ平滑コンデンサCsの電圧を降圧することにより直流電圧Vdcを供給する。言い換えると、コンバータ制御部41は、絶対値|Vac|が直流電圧Vdcを上回るときに、比例積分制御を実行することによって、コンバータ回路14を降圧作動させる。|Vac|<Vdcのとき、コンバータ回路14の直流側の出力には、スイッチ素子Qaを通して直流電圧Vdcが供給される。なお、|Vac|=Vdcのときには、比例積分制御による高速スイッチング駆動、または固定的な制御のいずれかひとつ、またはそれら両方によってスイッチ素子Qaを駆動することができる。
インバータ切替制御部32とコンバータ切替制御部42とは、インバータ回路13とコンバータ回路14との制御が切替えられることに起因する歪みを抑制するように、それらの制御の切替えタイミングを設定している。この構成では、インバータ回路13だけが高速にスイッチング制御されるインバータスイッチング期間と、コンバータ回路14だけが高速にスイッチング制御されるコンバータスイッチング期間とが設けられる。インバータスイッチング期間と、コンバータスイッチング期間とは、絶対値|Vac|と直流電圧Vdcとの比較に基づいて得られるそれらの交差タイミングを基本タイミングとして設定することができる。さらに、切替えに起因する歪みを抑制するために、実際の切替タイミングは、上記基本タイミングより早くなるように進角設定、および/または上記基本タイミングより遅くなるように遅角設定される。インバータスイッチング期間および/またはコンバータスイッチング期間の開始時期を所定期間だけ早める進角処理および/またはインバータスイッチング期間および/またはコンバータスイッチング期間の停止時期を遅らせる遅角処理によって提供できる。実際の切替タイミングは、絶対値|Vac|および/または直流電圧Vdcを補正することによって設定できる。
具体的には、インバータ回路13およびコンバータ回路14それぞれのスイッチング制御の停止時期を、遅らせることによってスイッチング制御から固定的制御への切替時の歪みが低減される。停止時期は、正規の絶対値|Vac|と正規の直流電圧Vdcとの比較から与えられる基本タイミングよりも遅れるように設定される。
まず、インバータ回路13を高速スイッチング制御する駆動状態からコンバータ回路14を高速スイッチング制御する駆動状態に切替える場合、コンバータ回路14の応答が悪くなり、遅れたような電流波形となる。そこでインバータ回路13の停止電圧を入力電圧よりも大きく修正して設定し、停止を遅らせる。例えば、絶対値|Vac|が見かけ上において小さくなるように、または直流電圧Vdcが見かけ上大きくなるように、絶対値|Vac|および/または直流電圧Vdcが一時的に補正される。これにより、遅れによる歪みを低減する。このように、インバータ切替制御部32は、絶対値|Vac|が直流電圧Vdcを下回る基本期間からずれた期間にインバータ回路13を昇圧回路として作動させる。
次に、コンバータ回路14から高速スイッチング制御される駆動状態からインバータ回路13が高速スイッチング制御される駆動状態に切替える場合にも歪みが発生する。この場合に発生する歪みは、コンバータ回路14の比例積分制御において制御、またはハードウェアのリアクトル成分などに起因する遅れのために指令値に対して遅れた電流となることが原因である。インバータ回路13のヒステリシス制御へ切替わった際に、すでに電流が指令値の上限値を上回っていることがある。このような場合、一部のスイッチ素子、例えばスイッチ素子Q1、Q4がONのままで保持される。これによって、制御できない区間が生じる。そこでコンバータ回路14の比例積分制御の停止電圧を入力電圧より小さくし、コンバータ回路14の高速スイッチング制御の停止時期を遅らせる。例えば、絶対値|Vac|が見かけ上において大きくなるように、または直流電圧Vdcが見かけ上小さくなるように、絶対値|Vac|および/または直流電圧Vdcが一時的に補正される。これにより、この切替わり時の歪みを低減することができる。このように、コンバータ切替制御部42は、絶対値|Vac|が直流電圧Vdcを上回る基本期間からずれた期間にコンバータ回路14を降圧回路として作動させる。
なお、インバータ回路13およびコンバータ回路14それぞれの高速スイッチング制御の停止を遅らせるだけでなく、それら制御の開始時期も同時に早めるように、駆動電圧、すなわちそれら制御の開始時期を規定する電圧も補正してもよい。例えば、絶対値|Vac|および/または直流電圧Vdcの補正値を継続的に用いてインバータスイッチング期間とコンバータスイッチング期間とを設定することにより、開始時期を早めの時期に進角させるとともに、停止時期を遅めの時期に遅角させる。このような構成は、制御を切替えるために比較される電圧値の処理、およびその比較処理を簡単にすることを可能とする。
インバータスイッチング期間と、コンバータスイッチング期間とが切替えられる時期に、インバータ回路13とコンバータ回路14との両方が同時に高速にスイッチング制御される重複期間が設けられる。ヒステリシス制御だけが実行される期間と比例積分制御だけが実行される期間との間に、ヒステリシス制御と比例積分制御との両方が実行される重複期間が設定される。重複期間は、インバータ切替制御部32とコンバータ切替制御部42とが提供する設定手段によって設定される。設定手段は、ヒステリシス制御と比例積分制御との両方が実行される期間を設けるために、絶対値|Vac|が直流電圧Vdcを上回る基本期間より長い期間にわたって比例積分制御を実行させること、および/または絶対値|Vac|が直流電圧Vdcを下回る基本期間より長い期間にわたってヒステリシス制御を実行させることを提供する。設定手段は、ヒステリシス制御と比例積分制御との両方が実行される重複期間を設けるために、交流電圧Vacおよび直流電圧Vdcの少なくとも一方を補正する補正手段をもつことができる。
制御装置15は、入力電流に含まれるリップル成分を抑制するためにコンバータ回路14のためのフィードバック制御を補正する補正部(RPLD)51を備える。入力電流は、電力変換装置1の入力電流である。入力電流は、ノーマルコイルLnに流れる電流ILである。補正部51は、リップル成分を抑制するための補正信号を作成するリップル低減信号作成部とも呼ぶことができる。
補正部51は、平滑コンデンサCsの電圧Vcに基づいて、平滑コンデンサCsの電圧Vcのリップル成分を抑制するように制御装置15が実行するフィードバック制御を補正する。平滑コンデンサCsの電圧のVcリップル成分に起因して、交流電源3からの入力電流にはリップル成分が重畳する。この構成では、平滑コンデンサCsの電圧に基づいて、平滑コンデンサCsの電圧Vcのリップル成分を抑制するように、インバータ回路13および/またはコンバータ回路14のためのフィードバック制御が補正される。このため、平滑コンデンサCsの電圧Vcのリップル成分が抑制される。この結果、入力電流のリップル成分が抑制される。これにより、交流電力における高調波が抑制される。
電力変換装置1に含まれる容量成分と誘導成分とに起因して、共振が発生することがある。共振は、平滑コンデンサCsの電圧Vcにリップル電圧を生じさせる。さらに、平滑コンデンサCsにおけるリップル電圧に起因して、入力電流である電流ILにリップル成分が重畳する。補正部51は、このようなリップル成分を抑制する。補正部51は、交流電圧Vac、直流電圧Vdc、および平滑コンデンサCsの電圧Vcに基づいて、リップル低減信号を作成する。さらに、補正部51は、リップル低減信号に基づいてコンバータ回路14のためのフィードバック制御を補正する。
補正部51は、指令値作成部(TGVC)52、比較部(CMPL)53、および補正制御部(GAIN)54を有する。指令値作成部52は、直流電圧Vdcが交流電圧Vacの絶対値|Vac|より小さい期間中は、絶対値|Vac|を電圧指令値Vc*として出力し、直流電圧Vdcが絶対値|Vac|より大きい期間中は、直流電圧Vdcを電圧指令値Vc*として出力する。よって、電圧指令値Vc*は、交流電圧Vacのピーク領域に相当する信号波形となる。言い換えると、電圧指令値Vc*は、コンバータ制御部41がコンバータ回路14を比例積分制御する期間だけ、絶対値|Vac|に一致する。指令値作成部52は、交流電圧Vacと直流電圧Vdcから平滑コンデンサCsの電圧Vcの指令値Vc*を作成する。
比較部53は、電圧指令値Vc*と平滑コンデンサCsの実際に検出された電圧Vcとの差を算出する。この結果、比較部53の出力には、平滑コンデンサCsの電圧Vcに重畳するリップル電圧が出力される。比較部53は、指令値作成部52からの信号と平滑コンデンサCsの電圧Vcとを比較しリップル成分を検出する。
補正制御部54は、比較部53の出力に基づいてリップル低減信号を出力する。補正制御部54は、比較部53の出力にゲインを乗算することにより、リップル低減信号を生成する。補正制御部は、比較部53から出力されるリップル成分に基づいてフィードバック制御の補正量、すなわちリップル低減信号を設定する。
リップル低減信号は、コンバータ制御部41に入力される。コンバータ制御部41では、リップル低減信号によって示されるリップル電圧を抑制するように、コンバータ制御部41からの出力が補正される。コンバータ制御部41は、リップル低減信号に基づいて比例積分制御を行うことで平滑コンデンサCsの電圧リップルに起因する電流ILのリップル成分を低減する。この結果、検出されたリップル成分に基づいて、フィードバック制御を補正することができる。
この構成では、制御装置15は、コンバータ回路14をフィードバック制御によって制御するコンバータ制御部41を備え、補正部51は、コンバータ制御部41におけるフィードバック制御を補正する。別の観点では、制御装置15は、インバータ回路13を第1のフィードバック制御(ヒステリシス制御)によって制御するインバータ制御部31と、コンバータ回路14を第2のフィードバック制御(比例積分制御)によって制御するコンバータ制御部41とを備える。補正部51は、コンバータ制御部41における第2のフィードバック制御を補正する。この構成によると、コンバータ回路14の制御が補正されることによってリップル成分が抑制される。
図2において、コンバータ制御部41と補正部51との関係が図示されている。補正部51は、コンバータ制御部41が提供するコンバータ回路13のための制御量を補正する。これによって、補正部51は、リップルを抑制する。この実施形態では、スイッチ素子Qaのスイッチング信号のデューティ比がリップルを抑制するように補正される。
コンバータ制御部41は、電流指令値IL*の絶対値|IL*|と、ノーマルコイルLnに流れる電流ILの絶対値|IL|との差|IL*|−|IL|を算出する加算器61を備える。コンバータ制御部41は、差|IL*|−|IL|に基づいて比例積分制御のための演算を実行する比例積分部62を備える。コンバータ制御部41は、比例積分部62の出力に、直流電圧Vdcを加算する加算器63を有する。コンバータ制御部41は、加算器63の出力を絶対値|Vac|で除算する除算器64を備える。コンバータ制御部41によって設定されるデューティ比の基本値DUTYは、DUTY=Vdc/|Vac|である。これにより、交流電圧Vacの変化に追従して、直流電圧Vdcを一定に維持するようにデューティ比が調節される。さらに、デューティ比は、電流ILを電流指令値IL*に追従させるように設定される。これらのブロック要素61−64は、コンバータ制御部41の基礎的機能を提供する。
指令値作成部52は、電圧指令値Vc*を出力する。この実施形態では、|Vac|>Vdcである期間中に、インバータ回路13が整流回路としてだけ機能し、コンバータ回路14が降圧回路として機能する期間が設けられている。この期間においては、平滑コンデンサCsの電圧Vcは、交流電圧Vacの絶対値|Vac|となる。残余の期間においては、インバータ回路13が昇圧回路として機能し、コンバータ回路14は入出力間を直結するように機能する。よって、指令値作成部52は、上記のような切替制御に適合した平滑コンデンサCsの電圧Vcの目標値を設定する。
比較部53は、電圧指令値Vc*と、平滑コンデンサCsの端子から検出された実際の電圧Vcとの差Vc*−Vcを算出する加算器65によって提供される。実際の電圧Vcには、リップル電圧が重畳している。よって、差Vc*−Vcは、リップル電圧に対応する。補正制御部54は、比例制御のための演算を実行する比例部66によって提供される。比例部66は、差Vc*−Vcに所定の比例ゲインを乗算する。この構成では、リップルを抑制するために、比例制御が利用される。
コンバータ制御部41は、さらに、追加的なブロック要素67を備える。コンバータ制御部41は、リップル低減信号と直流電圧Vdcとを加算する加算器67を備える。加算器67は、リップル低減信号に基づいて、コンバータ制御部41の内部信号を補正する補正要素を提供する。この構成では、リップル低減信号に基づいて、直流電圧Vdcが補正される。言い換えると、加算器67は、リップル低減信号に基づいて比例積分部62の出力を補正する補正要素を提供する。加算器67は、リップル低減信号に基づいてリップルを抑制するようにコンバータ回路14のための制御量、すなわちデューティ比を補正する補正要素であるともいえる。
この構成では、補正部51は、絶対値|Vac|が所定値、すなわち直流電圧Vdcを上回る期間においてフィードバック制御を補正する。また、この構成では、補正部51は、絶対値|Vac|が所定値を上回る期間にだけフィードバック制御を補正する。この構成によると、交流電圧Vacが高い期間、すなわち入力電流に大きいリップル成分があらわれる期間においてリップル成分を抑制するための補正が実行される。
図3において、交流電圧Vacと直流電圧Vdcとの関係に対応して、電力変換装置1の作動状態が図示されている。平滑コンデンサCsの電圧Vcは、インバータ回路13が整流回路だけとして機能するときに交流電圧Vacに相当する値を示す。平滑コンデンサCsの電圧Vcは、インバータ回路13が昇圧回路および整流回路として機能するときに直流電圧Vdcに相当する値を示す。ノーマルコイルLnに流れる電流ILは、交流電圧Vacと同期するように制御される。
絶対値|Vac|が直流電圧Vdcより小さい期間t0−t1、およびt2−t3においては、インバータ回路13は、インバータ制御ブロック30から供給されるスイッチング信号によって制御される。電流ILは、インバータ回路13によって交流電圧Vacに同期して正弦波状に制御される。このとき、コンバータ制御ブロック40は、スイッチ素子Qaをオン状態に固定する。すなわち、コンバータ回路14はスイッチング駆動されず、直結状態に制御される。よって、インバータ回路13だけによって昇圧作用と直交変換とが提供される。このため、平滑コンデンサCsの両端には、直流電圧Vdcに相当する電圧が現れる。
絶対値|Vac|が直流電圧Vdcより大きい期間t1−t2、t3−t4においては、インバータ回路13は、交流電圧Vacの極性に応じて制御される。交流電圧Vacの極性は、期間t1−t2においては正である。交流電圧Vacの極性は、期間t3−t4においては負である。このような交流電圧Vacの極性の反転に応じて、期間t1−t2におけるインバータ回路13のスイッチング状態と、期間t3−t4におけるインバータ回路13のスイッチング状態とは、反転した関係にある。よって、インバータ回路13の交直変換機能だけが利用される。このとき、コンバータ回路14は、コンバータ制御ブロック40によって比例積分制御される。このため、平滑コンデンサCsの両端の電圧は、コンバータ回路14によって降圧され、直流電源4に供給される。このとき、電流ILは、コンバータ回路14によって交流電圧Vacに同期して正弦波状に制御される。このとき、インバータ回路13によって直交変換が提供され、コンバータ回路14によって降圧作用が提供される。このため、平滑コンデンサCsの両端には、交流電圧Vacに追従する電圧が現れる。
図4において、太線で描かれた波形EMBは、この実施形態による波形である。細線で描かれた波形CMPは、補正部51を備えない比較例による波形である。比較例の波形CMPでは、電流IL、電圧Vcに大きいリップル成分が表われている。これに対して、この実施形態による波形EMBでは、電流IL、電圧Vcの両方においてリップル成分が抑制されている。この実施形態によると、電流ILの高調波成分が十分に抑制される。
交流電圧Vac(絶対値|Vac|)が直流電圧Vdcより低いときには、コンバータ回路14のスイッチングを停止し、ヒステリシス制御されるインバータ回路13によって直流電力の変調と、直交変換とを実行している。このため、コンバータ回路14のスイッチング回数が抑制される。この結果、コンバータ回路14に起因する高調波を抑制することができる。また、交流電圧Vacが直流電圧Vdcより低いときには、ヒステリシス制御によるスイッチング回数は比較的少ない。このため、インバータ回路13に起因する高調波が抑制される。
交流電圧Vac(絶対値|Vac|)が直流電圧Vdcより高いときには、極性制御されるインバータ回路13によって交直変換を実行し、比例積分制御されるコンバータ回路14によって直流電力を降圧している。このとき、インバータ回路13の交直変換機能だけが利用されるから、インバータ回路13のスイッチング回数が抑制される。この結果、インバータ回路13に起因する高調波を抑制することができる。
また、コンバータ回路14とインバータ回路13との両方がノーマルコイルLnに流れる電流ILに応じて制御される。このため、コンバータ回路14とインバータ回路13との両方を、交流端11に近い電流ILに応じて制御することができる。この結果、交流端11において正弦波に近い電流を流すことができ、系統3の電力品質の悪化を抑制することができる。
さらに、補正部51によって平滑コンデンサCsの電圧Vcにあらわれるリップル成分を抑制するようにスイッチ素子Qaをスイッチングするためのデューティ比が補正される。これによって、系統3から電力変換装置1に流れる電流ILのリップル成分が抑制される。この結果、平滑コンデンサCsの電圧Vcのリップル成分に起因する入力電流の高調波成分が抑制される。このため、系統3の電力品質の悪化を抑制することができる。
(第2実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例である。この実施形態では、図5に図示される補正制御部54が採用される。補正制御部54は、比例部66に加えて、積分部268、微分部269、および加算器270を備える。積分部268は、差Vc*−Vcに所定の積分ゲインを乗算し、その結果を積分する。微分部269は、差Vc*−Vcに所定の微分ゲインを乗算し、その結果を微分する。加算器270は、比例部66から出力される比例項と、積分部268から出力される積分項と、微分部269から出力される微分項とを加算する。この構成では、リップルを抑制するために、比例積分微分制御が利用される。これに代えて、比例積分制御が利用されてもよい。
(第3実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例である。この実施形態では、上記実施形態のインバータ制御部31に代えて、図6に図示されるインバータ制御部331が採用される。インバータ制御部331は、インバータ回路13を比例積分制御する。インバータ制御部331は、補正部51から出力されるリップル低減信号、すなわち差Vc*−Vcに相当する信号を入力する。インバータ制御部331は、リップル低減信号に基づいて、リップル成分を抑制するようにインバータ回路13を制御するための信号を補正する。具体的には、リップル低減信号に基づいてデューティ比が補正される。これにより、インバータ回路13がスイッチング制御される期間においても、電流ILのリップル成分が抑制される。
この構成では、制御装置15は、インバータ回路13をフィードバック制御によって制御するインバータ制御部331を備える。補正部51は、インバータ制御部331におけるフィードバック制御を補正する。この構成によると、インバータ回路13の制御が補正されることによってリップル成分が抑制される。しかも、制御装置15は、インバータ回路13を第1のフィードバック制御によって制御するインバータ制御部331と、コンバータ回路14を第2のフィードバック制御によって制御するコンバータ制御部41とを備える。補正部51は、コンバータ制御部41における第2のフィードバック制御を補正する。この構成によると、コンバータ回路14の制御が補正されることによってリップル成分が抑制される。
この構成では、補正部51は、絶対値|Vac|が所定値、すなわち直流電圧Vdcを上回る期間においてフィードバック制御を補正する。また、この構成では、補正部51は、絶対値|Vac|が所定値を下回る期間にも、フィードバック制御を補正する。
(第4実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例である。この実施形態では、図7に図示されるように、リアクトルLrとスイッチ素子Qaとに並列にダイオードDsが設けられている。ダイオードDsは、直流電源4からインバータ回路13へ給電する方向が順方向になるように接続されている。ダイオードDsは、リアクトルLrとスイッチ素子Qaとをバイパスするバイパス素子を提供する。ダイオードDsは、リアクトルLrおよびスイッチ素子Qaを経由することなく、直流電源4の出力を、インバータ回路13の直流端に直接的に供給することを可能とする。
ダイオードDsは、コンバータ回路14がスイッチング制御される期間から、インバータ回路13がスイッチング制御される期間へ切り替えられたときに、平滑コンデンサCsの端子電圧を直流電源4の直流電圧Vdcに固定する。このため、ダイオードDsは、上記切替えに起因する歪みの抑制に貢献する。ダイオードDsは、直流電源4から系統3へ電力を供給するとき、すなわち逆潮流時において、直流電源4からインバータ回路13への直接的な電力供給を可能とする。
(第5実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例である。この実施形態では、図8に図示されるように、ダイオードDsに代えてスイッチ素子Qsが設けられている。スイッチ素子Qsは、逆潮流時にON状態に制御される。これにより、スイッチ素子Qsは、逆潮流時に、直流電源4からインバータ回路13への直接的な電力供給を可能とする。
(第6実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例である。この実施形態では、図9に図示されるように、ダイオードDbに代えてスイッチ素子Qbが設けられている。スイッチ素子Qbは、系統3から直流電源4に給電されるときにOFF状態に制御される。スイッチ素子Qbは、逆潮流時にOFF状態に制御される。さらに、スイッチ素子Qbは、逆潮流時に、コンバータ回路14を昇圧動作させるように高速にスイッチング制御されることがある。これにより、スイッチ素子Qbは、逆潮流時に、直流電源4からインバータ回路13への昇圧給電を可能とする。
(他の実施形態)
発明は上述した実施形態に何ら制限されることなく、種々変形して実施することが可能である。上記実施形態の構造、作用、効果は、あくまで例示であって、発明の技術的範囲はこれらの記載の範囲に限定されるものではない。発明は、実施形態において示された組み合わせに限定されることなく、それぞれ独立して実施可能である。発明のいくつかの技術的範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味及び範囲内での全ての変更を含むものである。
例えば、制御装置15が提供する手段と機能は、ソフトウェアのみ、ハードウェアのみ、あるいはそれらの組合せによって提供することができる。例えば、制御装置をアナログ回路によって構成してもよい。例えば、補正部51はソフトウェアによって実現することができる。
上記実施形態では、インバータ回路13のすべてのスイッチ素子Q1−Q4をスイッチング制御した。これに代えて、インバータ回路13を構成する複数のアームの下側のみをスイッチング制御してもよい。例えば、スイッチ素子Q2、Q4のみをスイッチング制御してもよい。また、上側のアームを構成するスイッチ素子Q1、Q3は、ダイオード素子と置き換えてもよい。
上記実施形態では、インバータ回路13をヒステリシス制御し、コンバータ回路14を比例積分制御した。これらに代えて、種々のフィードバック制御手法を利用することができる。例えば、インバータ回路13を比例積分制御してもよい。また、コンバータ回路14をヒステリシス制御してもよい。