JP2006060580A

JP2006060580A - デジタルアンプ

Info

Publication number: JP2006060580A
Application number: JP2004241106A
Authority: JP
Inventors: Teruo Okada; 輝雄岡田
Original assignee: Taiyo Yuden Co Ltd
Current assignee: Taiyo Yuden Co Ltd
Priority date: 2004-08-20
Filing date: 2004-08-20
Publication date: 2006-03-02

Abstract

【課題】
デジタルアンプのスイッチング周波数とＤＣＤＣコンバータのスイッチング周波数との関係に起因したビートノイズの低減に有効なデジタルアンプを提供する。
【解決手段】
音声信号の変調を行うパルス変調回路１２０と、前記変調回路の出力で駆動されるＤ級ドライブ回路１３０と、前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路１４０と、前記パルス変調回路に電源供給を行うＤＣＤＣコンバータ１１０とを設け、前記Ｄ級ドライブ回路のスイッチング周波数と前記ＤＣＤＣコンバータのスイッチング周波数とを同期させる。
【選択図】図１

Description

この発明は、デジタルアンプに関し、特に、ビートノイズの低減に有効なデジタルアンプに関する。

近年、ＡＶ機器の多機能化・高集積化が進む中で、複合ＡＶ機のデジタル化が注目されている。この種の複合ＡＶ機としては、ＣＤプレーヤ、ＡＭ／ＦＭラジオチューナー、オーディオアンプ等を同一筐体内で構成したＡＶ用のコンポーネントが知られている。

さらに、最近では、上述したような複合ＡＶ機に組み込まれるオーディオアンプとして、アナログアンプからデジタルアンプへの切替が検討されており、デジタルアンプを用いることで、従来のアナログアンプよりも、小型、低発熱、高音質等が期待できるため、デジタルアンプが複合ＡＶ機のオーディオアンプの主流となりつつある。

この種のデジタルアンプでは、音声信号の増幅がスイッチング動作により行われるため、ノイズや歪み対策が重要となる。これらの課題に対するアプローチとして、下記特許文献に記載された手法が知られている。
特開２００３−２５８５６５号公報特開２００４−１２８６６２号公報上記特許文献１には、ＣＤプレーヤの再生時にはデジタルアンプを駆動し、ラジオを受信する際には、デジタルアンプを停止させてアナログアンプを使用する構成やデジタルアンプをシールドケースに入れてシールドする手法が示されている。

また、特許文献２には、オーディオ入力信号と出力増幅段の出力信号とを比較し、この比較結果をもとに定電圧電源回路の出力を変調することで、出力増幅段による歪みを低減させる手法が開示されている。

上記各特許文献に示された手法は、いずれも有効な手法と考えられるが、特にＤＣＤＣコンバータで該デジタルアンプ回路に電源を供給する場合、デジタルアンプ回路のスイッチング周波数ｆ１と、ＤＣＤＣコンバータのスイッチング周波数ｆ２との差Δｆ＝ａｂｓ（ｆ１−ｆ２）がビートノイズとして発生し、これによる音質悪化が問題となる。

そこで、本発明は、ビートノイズの低減に有効なデジタルアンプを提供する。

上記目的を達成するため、本発明の第１の手段は、音声信号をスイッチング増幅してアナログ出力するデジタルアンプであって、前記音声信号の変調を行うパルス変調回路と、前記変調回路の出力で駆動されるＤ級ドライブ回路と、前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路と、前記パルス変調回路に電源供給を行うＤＣＤＣコンバータとを具備し、前記Ｄ級ドライブ回路のスイッチング周波数と前記ＤＣＤＣコンバータのスイッチング周波数とを同期させたことを特徴とする。

このように構成することで、デジタルアンプ回路のスイッチング周波数ｆ１と、該デジタルアンプ回路に電源を供給するＤＣＤＣコンバータのスイッチング周波数ｆ２との差Δｆに基づくビートノイズの低減が図られる。

各周波数の同期の態様としては、両方の周波数を同じ周波数にする手法（ｆ１＝ｆ２）、互いの周波数を整数倍の関係にする手法（ｆ１＝ｋ・ｆ２またはｋ・ｆ１＝ｆ２）のいずれを採用しても良く、また、周波数だけでなく位相を同期させても良い。

ここで、パルス変調回路としては、ＰＷＭ変換回路やΔΣ変換回路等を含めてもよく、また、音声信号に対して所定の演算処理を行う機能を含めても良い。デジタルアンプ回路で用いられる変調方式としては、パルス幅変調方式であるＰＷＭ（ＰｕｌｓｅＷｉｄｔｈＭｏｄｕｌａｔｉｏｎ）、パルス密度変調方式であるＰＤＭ（ＰｕｌｓｅＤｅｎｓｉｔｙＭｏｄｕｌａｔｉｏｎ）があり、デジタルアンプ回路に入力されるデータ形式としては、音楽ＣＤで用いられるＰＣＭ（ＰｕｌｓｅＣｏｄｅＭｏｄｕｌａｔｉｏｎ）がある。

ここで、パルス変調回路に入力される音声信号は、アナログ信号であってもデジタル信号であっても良く、アナログ信号が入力される場合は、当該アナログ信号が直接パルス変調回路に入力されて、パルス信号に変換されるか、または、一旦、Ａ／Ｄコンバータを介してデジタル信号に変換された後にパルス変調回路に入力される構成のいずれを用いても良い。

一方、デジタル信号が入力される場合は、当該デジタル信号が直接パルス変調回路に入力されて、パルス信号に変換されるか、または、一旦、Ｄ／Ａコンバータを介して、アナログ信号に変換された後にパルス変調回路に入力される構成のいずれを用いても良い。

尚、パルス変調回路の実施形態としては、アナログ信号入力の場合は、アナログ入力ＰＷＭ変調回路またはアナログ入力ΔΣ回路を使用し、デジタル信号入力の場合は、デジタル入力ＰＷＭ変調回路またはデジタル入力ΔΣ回路を使用すれば良い。

また、本発明に係るデジタルアンプは、スイッチングアンプ、デジタルアンプ、Ｄ級アンプのいずれも含むものとする。

本発明の第２の手段は、音声信号をスイッチング増幅してアナログ出力するデジタルアンプであって、第１のクロック信号に基づいて前記音声信号の変調を行うパルス変調回路と、前記変調回路の出力で駆動されるＤ級ドライブ回路と、前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路と、第２のクロック信号に基づいて前記パルス変調回路に電源供給を行うＤＣＤＣコンバータとを具備し、前記第１のクロック信号と前記第２のクロック信号とを同期させたことを特徴とする。

ここで、第１または第２のクロック信号は、いずれか一方をクロック発生器により生成された基準クロック信号とし、他方が該基準クロック信号を用いて新たに生成された再生クロック信号とする手法や、第１および第２のクロック信号を共通のクロック信号から生成する手法を取ることが可能である。

以上説明したように、本発明によれば、デジタルアンプのスイッチング周波数とＤＣＤＣコンバータのスイッチング周波数との関係に起因したビートノイズを低減させることが可能になる。

以下、本発明の実施形態を添付図面を参照して詳細に説明する。尚、本発明は、以下説明する実施形態に限らず適宜変更可能である。

図１は、本発明に係るデジタルアンプが組み込まれたオーディオコンポーネントの内部構成を示すブロック図である。同図に示すように、このオーディオコンポーネントは、ＡＭ／ＦＭラジオ受信部５１０と、オーディオテープ再生部５２０と、ＣＤ／ＤＶＤプレーヤ５３０と、デジタルアンプ回路を内蔵したデジタルアンプモジュール１００とで構成される。

そして、音声信号をアナログ形式で出力するＡＭ／ＦＭラジオ受信部５１０とオーディオテープ再生部５２０とがスイッチＳＷ１に接続され、このスイッチＳＷ１で選択された信号がＡ／Ｄコンバータ５４０に入力される。

ＡＭ／ＦＭラジオ受信部５１０またはオーディオテープ再生部５２０から出力されたアナログ形式の音声信号は、このＡ／Ｄコンバータ５４０でデジタル信号に変換されて、デジタルアンプモジュール１００内のパルス変調器１２０に入力される。

一方、音声信号をデジタル形式で出力するＣＤ／ＤＶＤプレーヤ５３０と外部からのデジタル信号を入力するためのポートＰ３とがスイッチＳＷ２に接続され、このスイッチＳＷ２で選択された信号がデジタルアンプモジュール１００内のパルス変調器１２０に入力される。

デジタルアンプモジュール１００は、ＤＣＤＣコンバータ１００と、パルス変調器１２０と、Ｄ級ドライバ１３０と、ローパスフィルタ１４０とを内蔵し、ＡＭ／ＦＭラジオ受信部５１０、オーディオテープ再生部、ＣＤ／ＤＶＤプレーヤ５３０または外部ポートＰ３から入力された音声信号を増幅し、ポートＰ２を介して、オーディオコンポーネント５００の外部に設けられたスピーカ６２０にアナログ出力する。

ここで、パルス変調器１２０とＤ級ドライバ１３０とは、ＤＣＤＣコンバータ１１０で生成された電力で駆動され、このＤＣＤＣコンバータは、オーディオコンポーネント５００の外部に設けられたバッテリ６１０からの電力供給を利用して、パルス変調器１２０に電圧ＶＤＤ２を生成・供給し、Ｄ級ドライバ１３０に電圧ＶＤＤ１を生成・供給する。尚、このバッテリ６１０は、ポートＰ１に接続され、ＡＭ／ＦＭラジオ受信部５１０、オーディオテープ再生部、ＣＤ／ＤＶＤプレーヤ５３０に対しても電力供給を行う。

ＤＣＤＣコンバータ１１０およびパルス変調器１２０には、それぞれスイッチング用の波形生成回路が設けられ、これらの波形生成回路では、互いに同期したクロック信号ＣＬＫを用いて波形生成が行われる。その結果、パルス変調器１２０によって駆動されるＤ級ドライバ１３０のスイッチング周波数と、ＤＣＤＣコンバータのスイッチング周波数とを同期させることができるため、ビートノイズの発生が抑制される。

図２は、ＤＣＤＣコンバータとパルス変調器との同期構成において、ＤＣＤＣコンバータ側がマスタに設定され、パルス変調器側がスレーブに設定された例を示す回路ブロック図である。同図に示すように、ＤＣＤＣコンバータ１１０側をマスタに設定する場合には、ＤＣＤＣコンバータ１１０内にクロック発生器１５０が設けられ、パルス変調器１２０内にクロック再生器１５２が設けられる。

ここで、クロック発生器１５０は、所定周波数のオシレータを用いて構成され、クロック再生器１５２は、クロック発生器１５０が出力するクロック信号ＣＬＫを分周して所定比のクロック信号を生成する分周器、または、クロック発生器１５０が出力するクロック信号ＣＬＫを整数倍したクロック信号を生成する逓倍器、または、クロック発生器１５０が出力するクロック信号ＣＬＫを用いてスレーブ側で生成するパルス波形を整形する波形整形器等を利用して構成される。

図３は、図２に示したパルス変調器の構成例を示す回路ブロック図である。同図に示す例は、パルス変調器をアナログ入力のΔΣ変調回路で構成した場合の例であり、この例に示すパルス変調器１２０では、入力されたアナログ形式のオーディオ信号Ａｕｄｉｏが増幅器１７０で増幅され、この増幅された信号が積分器１７２に与えられる。この積分器１７２の出力は、Ａ／Ｄ量子化器１７３を介してＤフリップフロップ１７４に入力され、このＤフリップフロップ１７４のＱ出力から増幅器１７０の反転端子に負帰還がかけられて、ΔΣ変調回路が構成される。

ここで、Ｄフリップフロップ１７４のクロック端子には、ＤＣＤＣコンバータ１１０から出力されたクロック信号ＣＬＫをＰＬＬ回路１７６で整数倍して生成された再生クロック信号ＣＬＫ’が入力され、Ｄフリップフロップ１７４は、このクロック信号ＣＬＫ’に基づいて、Ｄ端子から入力された信号に応じたパルス密度のパルス列を反転端子から出力する。尚、ＤＣＤＣコンバータの動作周波数がＤ級ドライバの動作周波数よりも高い場合には、同図に示したＰＬＬ回路１７６を分周器に替えて構成すれば良い。図４は、ＤＣＤＣコンバータとパルス変調器との同期構成において、ＤＣＤＣコンバータ側がスレーブに設定され、パルス変調器側がマスタに設定された例を示す回路ブロック図である。同図に示すように、パルス変調器１２０側をマスタに設定する場合には、パルス変調器１２０内にクロック発生器１５０が設けられ、ＤＣＤＣコンバータ１１０内にクロック再生器１５２が設けられる。その他は図２に示した構成と同様である。

図５は、図４に示したＤＣＤＣコンバータの構成例を示す回路ブロック図である。同図に示す例は、Ｄ級ドライバに出力する電圧ＶＤＤ１を昇降圧型の変換回路で構成し、パルス変調器に出力する電圧ＶＤＤ２を昇圧型の変換回路で構成した例である。

同図に示すように、電圧ＶＤＤ１をＤ級ドライバに出力する昇降圧型の変換回路は、バッテリ６１０に接続されたコンデンサＣ１１、ＰＷＭ回路１６０−１から出力されるスイッチング信号によりスイッチングされるスイッチ素子ＳＷ１、コイルＬ１１およびコイルＬ１２を含むトランスＴＦ、ダイオードＤ１、出力端子に接続されるコンデンサＣ１２から構成される。

また、電圧ＶＤＤ２をパルス変調器に出力する昇圧型の変換回路は、バッテリ６１０に接続されたコンデンサＣ２１、コイルＬ２、ＰＷＭ回路１６０−２から出力されるスイッチング信号によりスイッチングされるスイッチ素子ＳＷ２、ダイオードＤ２、出力端子Ｔｏｕｔに接続されるコンデンサＣ２２から構成される。

ここで、ＰＷＭ回路１６０−１および１６０−２には、パルス変調器１２０から出力されたクロック信号ＣＬＫが分周器１７８で分周されたクロック信号ＣＬＫ’が入力され、各ＰＷＭ回路は、出力ＶＤＤ１およびＶＤＤ２をそれぞれモニタしつつ、この分周されたクロック信号ＣＬＫ’を用いてスイッチング素子ＳＷ１およびＳＷ２の駆動波形をそれぞれ生成する。

尚、同図に示した分周器１７８は、ＶＤＤ１を生成する変換回路とＶＤＤ２を生成する変換回路の動作周波数が異なる場合には、ＰＷＭ回路１６０−１と１６０−２とで別の回路を用いても良く、また、ＤＣＤＣコンバータの動作周波数がＤ級ドライバの動作周波数よりも低い場合には、同図に示した分周器１７８をＰＬＬ回路に替えて構成すれば良い。図６は、ＤＣＤＣコンバータとパルス変調器との同期構成において、ＤＣＤＣコンバータおよびパルス変調器の両方がスレーブに設定された例を示す回路ブロック図である。同図に示すように、ＤＣＤＣコンバータ１１０とパルス変調器１２０の両方がスレーブに設定される場合には、それぞれの内部にクロック再生器１５２−１および１５２−２を設け、これらクロック再生器に外部からのクロック信号ＣＬＫを入力する。

この構成は、デジタルアンプモジュール１００の外部に設けられた外部機器、例えば、ＣＤ／ＤＶＤプレーヤの動作周波数とデジタルアンプの動作周波数とのビートが問題となる場合に、両者の動作周波数を同期させたい場合に有効である。

本発明によれば、デジタルアンプのスイッチング周波数とＤＣＤＣコンバータのスイッチング周波数との関係に起因したビートノイズを低減させることができるため、より音質の向上が要求される複合ＡＶ機への適用が期待される。

本発明に係るデジタルアンプが組み込まれたオーディオコンポーネントの内部構成を示すブロック図である。ＤＣＤＣコンバータとパルス変調器との同期構成において、ＤＣＤＣコンバータ側がマスタに設定され、パルス変調器側がスレーブに設定された例を示す回路ブロック図である。図２に示したパルス変調器の構成例を示す回路ブロック図である。ＤＣＤＣコンバータとパルス変調器との同期構成において、ＤＣＤＣコンバータ側がスレーブに設定され、パルス変調器側がマスタに設定された例を示す回路ブロック図である。図４に示したＤＣＤＣコンバータの構成例を示す回路ブロック図である。ＤＣＤＣコンバータとパルス変調器との同期構成において、ＤＣＤＣコンバータおよびパルス変調器の両方がスレーブに設定された例を示す回路ブロック図である。

符号の説明

１００…デジタルアンプモジュール、１１０…ＤＣＤＣコンバータ、１２０…パルス変調器、１３０…Ｄ級ドライバ、１４０…ローバスフィルタ、１５０…クロック生成器、１５２…クロック再生器、１６０…ＰＷＭ回路、１７０…増幅器、１７２…積分器、１７３…Ａ／Ｄ量子化器、１７４…Ｄフリップフロップ、１７６…ＰＬＬ回路、１７８…分周器、５００…オーディオコンポーネント、５１０…ＡＭ／ＦＭラジオ受信部、５２０…オーディオテープ再生部、５３０…ＣＤ／ＤＶＤプレーヤ、５４０…Ａ／Ｄコンバータ、６１０…バッテリ、６２０…スピーカ

Claims

音声信号をスイッチング増幅してアナログ出力するデジタルアンプであって、
前記音声信号の変調を行うパルス変調回路と、
前記変調回路の出力で駆動されるＤ級ドライブ回路と、
前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路と、
前記パルス変調回路に電源供給を行うＤＣＤＣコンバータとを具備し、
前記Ｄ級ドライブ回路のスイッチング周波数と前記ＤＣＤＣコンバータのスイッチング周波数とを同期させたことを特徴とするデジタルアンプ。
音声信号をスイッチング増幅してアナログ出力するデジタルアンプであって、
第１のクロック信号に基づいて前記音声信号の変調を行うパルス変調回路と、
前記変調回路の出力で駆動されるＤ級ドライブ回路と、
前記Ｄ級ドライブ回路の出力を平滑するフィルタ回路と、
第２のクロック信号に基づいて前記パルス変調回路に電源供給を行うＤＣＤＣコンバータとを具備し、
前記第１のクロック信号と前記第２のクロック信号とを同期させたことを特徴とするデジタルアンプ。
前記第１または第２のクロック信号のいずれか一方がクロック発生器により生成された基準クロック信号であり、他方が該基準クロック信号を用いて新たに生成された再生クロック信号であることを特徴とする請求項２記載のデジタルアンプ。
前記再生クロック信号は、前記基準クロック信号の分周、逓倍または波形整形により生成されることを特徴とする請求項３記載のデジタルアンプ。
前記第１および第２のクロック信号は、共通のクロック信号から生成されることを特徴とする請求項２記載のデジタルアンプ。
前記第１のクロック信号の周波数と前記第２のクロック信号の周波数とは、互いに整数倍の関係にあることを特徴とする請求項２記載のデジタルアンプ。