JPH0436484B2 - - Google Patents
Info
- Publication number
- JPH0436484B2 JPH0436484B2 JP20851082A JP20851082A JPH0436484B2 JP H0436484 B2 JPH0436484 B2 JP H0436484B2 JP 20851082 A JP20851082 A JP 20851082A JP 20851082 A JP20851082 A JP 20851082A JP H0436484 B2 JPH0436484 B2 JP H0436484B2
- Authority
- JP
- Japan
- Prior art keywords
- preset
- frequency
- receiver
- memory
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000006386 memory function Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
〔産業上の利用分野〕
この発明は、受信機の受信周波数をメモリ機能
を有するマイコンの制御によつて選択することが
できるシンセサイザー受信機にかゝわり、特に、
そのプリセツト装置に関するものである。 〔背景技術とその問題点〕 受信機の選局回路に水晶発振器を基準信号とす
るPLL（Phase−Locked Loop）回路を使用し、
このPLL回路から出力される周波数を局部発振
周波数とすると共に、この周波数に対応する制御
電圧で各種同調回路を制御するシンセサイザー受
信機は、PLL回路がデジタル信号で制御できる
ため、受信チヤンネルの選択及びプリセツト等が
ボタンスイツチで簡単に行うことができ、きわめ
て操作性が優れたものになる。 第１図はかゝるシンセサイザー受信機の概要を
示すブロツク図で、１は受信周波数を選択するフ
ロントエンド、２は中間周波増幅部、３は復調
部、４は低周波増幅部を示す。なお、５は例えば
AM放送波を受信する別のフロントエンドの一部
を示す。 ６は周波数シンセサイザーを構成するPLL回
路で、よく知られているように基準信号源，比較
回路，ポログラマブルデバイタ等から構成され、
前記フロントエンド１の周波数変換器１ａに注入
される局部発振器１ｂ，及び高周波増幅器１ｃの
同調周波数等を制御するものである。 ７はマイコン等で構成され前記PLL回路６を
制御する制御回路を示し、この制御回路７には、
その入力ポートにFM／AMの選択スイツチ，ス
キヤンニング周波数をアツプ，又はダウンさせる
スイツチ，受信チヤンネルをメモリにセツトさせ
るセツトスイツチ，受信チヤンネルの周波数を書
き込み，又は読み出すプリセツトスイツチ等が設
けてあるキーボード８が接続されている。 又、制御回路７にはプリセツトされたデータを
記憶するプリセツトメモリ１０が併設され、フロ
ントエンド１が選択している周波数の表示器９も
駆動することができるものである。 したがつて、キーボード８の各種操作スイツチ
を操作することによつて、ワンタツチで所望のチ
ヤンネルを選択することができる。 なお、オートチユーニングを行うために復調部
３のピーク出力をバツフア回路１１を介して入力
し、その点で受信状態にすると共にその時の制御
信号をプリセツトメモリ１０に書き込むことがで
きる。 以上説明したような構成からなるシンセサイザ
ー受信機は、プリセツトボタンによつてプリセツ
トメモリ１０内のデータを読み出し、直ちに受信
状態にすることができるが、この時、プリセツト
メモリ１０に書き込まれているデータは受信機の
電源がオフとなつても消滅しないようにバツクア
ツプ電池Ｅでバツクアツプされている。 しかしながら、工場等における製造段階では前
記バツクアツプ電池Ｅは通常装備されていないの
で、プリセツトボタンで直ちに所望する周波数の
受信状態にすることができず、受信機の各部の調
整は、通常のダイアル付受信機にみられるよう
に、受信周波数を表示器９をみながら測定器のチ
エツク周波数に合わせ、バラクタVCに供給され
る制御電圧を調整して受信機の同調回路，トラツ
キング，セパレーシヨン等を調整していた。 しかしながら、このような調整作業は各受信バ
ンド毎に反復して行われるので、その都度受信周
波数を測定器のチエツク周波数に合わせるのは面
倒であり、その調整作業時間も長くなるという欠
点があつた。 〔発明の目的〕 この発明は、かゝるシンセサイザー受信機の特
質を利用して、その製造段階で行う調整作業及び
メインテナス時に行う調整作業がプリセツトボタ
ンによつて簡単に行われるようにするものであ
る。 〔発明の概要〕 この発明は、上記の目的を達成するために
PLL回路の制御回路に、プリセツトメモリをサ
ポートとしているバツクアツプ電池の有無を検出
する判定回路を設け、この判定回路がバツクアツ
プ電池でプリセツトメモリがサポートされていな
いと判断した時は、前記プリセツトメモリにあら
かじめ書き込まれているチエツク用の周波数がプ
リセツトボタンによつて読み出されるように構成
し、シンセサイザー受信機の調整作業が容易にな
るようにすると共に、バツクアツプ電池の消費を
検知することができるようにしたものである。 〔実施例〕 第２図はこの発明の一実施例を示すシンセサイ
ザー受信機の概要を示すブロツク図で、第１図と
同一機能ブロツクは同一の記号で示してある。 この発明のシンセサイザー受信機では前記した
プリセツトメモリ１０にMASK ROM等で構成
されている読み出し専用の固定メモリ２０が併設
され、バツクアツプ電池Ｅの有無の検出を行う判
定回路２１が設けてある。 前記判定回路２１はバツクアツプ電池Ｅの電圧
を検出するか、又は物理的にバツクアツプ電池Ｅ
の有無を検出し、プリセツトメモリ１０がバツク
アツプ電池Ｅによつてバツクアツプされていない
と判断された時は、前記制御回路７に信号が供給
される。 すると、第３図のフローチヤートに示すように
キーボード８のプリセツトボタンが押圧された
時、固定メモリ２０に記憶されているデータが読
み出されるように制御され、このデータに対応す
るチエツク周波数で受信状態になる。又、プリセ
ツトメモリ１０がバツクアツプ電池Ｅによつてバ
ツクアツプされている時は、そのプリセツトメモ
リ１０に記憶されている受信周波数のデータが読
み出される。 前記固定メモリ２０に記憶されているデータは
受信機の調整に必要なチエツク周波数に対応する
もので、例えば６つの受信バンドを有する場合の
チエツク周波数の一例を第１表に示す。
を有するマイコンの制御によつて選択することが
できるシンセサイザー受信機にかゝわり、特に、
そのプリセツト装置に関するものである。 〔背景技術とその問題点〕 受信機の選局回路に水晶発振器を基準信号とす
るPLL（Phase−Locked Loop）回路を使用し、
このPLL回路から出力される周波数を局部発振
周波数とすると共に、この周波数に対応する制御
電圧で各種同調回路を制御するシンセサイザー受
信機は、PLL回路がデジタル信号で制御できる
ため、受信チヤンネルの選択及びプリセツト等が
ボタンスイツチで簡単に行うことができ、きわめ
て操作性が優れたものになる。 第１図はかゝるシンセサイザー受信機の概要を
示すブロツク図で、１は受信周波数を選択するフ
ロントエンド、２は中間周波増幅部、３は復調
部、４は低周波増幅部を示す。なお、５は例えば
AM放送波を受信する別のフロントエンドの一部
を示す。 ６は周波数シンセサイザーを構成するPLL回
路で、よく知られているように基準信号源，比較
回路，ポログラマブルデバイタ等から構成され、
前記フロントエンド１の周波数変換器１ａに注入
される局部発振器１ｂ，及び高周波増幅器１ｃの
同調周波数等を制御するものである。 ７はマイコン等で構成され前記PLL回路６を
制御する制御回路を示し、この制御回路７には、
その入力ポートにFM／AMの選択スイツチ，ス
キヤンニング周波数をアツプ，又はダウンさせる
スイツチ，受信チヤンネルをメモリにセツトさせ
るセツトスイツチ，受信チヤンネルの周波数を書
き込み，又は読み出すプリセツトスイツチ等が設
けてあるキーボード８が接続されている。 又、制御回路７にはプリセツトされたデータを
記憶するプリセツトメモリ１０が併設され、フロ
ントエンド１が選択している周波数の表示器９も
駆動することができるものである。 したがつて、キーボード８の各種操作スイツチ
を操作することによつて、ワンタツチで所望のチ
ヤンネルを選択することができる。 なお、オートチユーニングを行うために復調部
３のピーク出力をバツフア回路１１を介して入力
し、その点で受信状態にすると共にその時の制御
信号をプリセツトメモリ１０に書き込むことがで
きる。 以上説明したような構成からなるシンセサイザ
ー受信機は、プリセツトボタンによつてプリセツ
トメモリ１０内のデータを読み出し、直ちに受信
状態にすることができるが、この時、プリセツト
メモリ１０に書き込まれているデータは受信機の
電源がオフとなつても消滅しないようにバツクア
ツプ電池Ｅでバツクアツプされている。 しかしながら、工場等における製造段階では前
記バツクアツプ電池Ｅは通常装備されていないの
で、プリセツトボタンで直ちに所望する周波数の
受信状態にすることができず、受信機の各部の調
整は、通常のダイアル付受信機にみられるよう
に、受信周波数を表示器９をみながら測定器のチ
エツク周波数に合わせ、バラクタVCに供給され
る制御電圧を調整して受信機の同調回路，トラツ
キング，セパレーシヨン等を調整していた。 しかしながら、このような調整作業は各受信バ
ンド毎に反復して行われるので、その都度受信周
波数を測定器のチエツク周波数に合わせるのは面
倒であり、その調整作業時間も長くなるという欠
点があつた。 〔発明の目的〕 この発明は、かゝるシンセサイザー受信機の特
質を利用して、その製造段階で行う調整作業及び
メインテナス時に行う調整作業がプリセツトボタ
ンによつて簡単に行われるようにするものであ
る。 〔発明の概要〕 この発明は、上記の目的を達成するために
PLL回路の制御回路に、プリセツトメモリをサ
ポートとしているバツクアツプ電池の有無を検出
する判定回路を設け、この判定回路がバツクアツ
プ電池でプリセツトメモリがサポートされていな
いと判断した時は、前記プリセツトメモリにあら
かじめ書き込まれているチエツク用の周波数がプ
リセツトボタンによつて読み出されるように構成
し、シンセサイザー受信機の調整作業が容易にな
るようにすると共に、バツクアツプ電池の消費を
検知することができるようにしたものである。 〔実施例〕 第２図はこの発明の一実施例を示すシンセサイ
ザー受信機の概要を示すブロツク図で、第１図と
同一機能ブロツクは同一の記号で示してある。 この発明のシンセサイザー受信機では前記した
プリセツトメモリ１０にMASK ROM等で構成
されている読み出し専用の固定メモリ２０が併設
され、バツクアツプ電池Ｅの有無の検出を行う判
定回路２１が設けてある。 前記判定回路２１はバツクアツプ電池Ｅの電圧
を検出するか、又は物理的にバツクアツプ電池Ｅ
の有無を検出し、プリセツトメモリ１０がバツク
アツプ電池Ｅによつてバツクアツプされていない
と判断された時は、前記制御回路７に信号が供給
される。 すると、第３図のフローチヤートに示すように
キーボード８のプリセツトボタンが押圧された
時、固定メモリ２０に記憶されているデータが読
み出されるように制御され、このデータに対応す
るチエツク周波数で受信状態になる。又、プリセ
ツトメモリ１０がバツクアツプ電池Ｅによつてバ
ツクアツプされている時は、そのプリセツトメモ
リ１０に記憶されている受信周波数のデータが読
み出される。 前記固定メモリ２０に記憶されているデータは
受信機の調整に必要なチエツク周波数に対応する
もので、例えば６つの受信バンドを有する場合の
チエツク周波数の一例を第１表に示す。
【表】
上述したように、この発明のシンセサイザー受
信機はプリセツトメモリの一部，又はプリセツト
メモリと独立に、チエツクの周波数が出力される
データを格納し、バツクアツプ電池が無い時はチ
エツク周波数が出力されるように制御されるの
で、その調整作業がきわめて容易に行れるという
効果を奏すると共に、補修時の再調整も簡単にな
るという利点がある。
信機はプリセツトメモリの一部，又はプリセツト
メモリと独立に、チエツクの周波数が出力される
データを格納し、バツクアツプ電池が無い時はチ
エツク周波数が出力されるように制御されるの
で、その調整作業がきわめて容易に行れるという
効果を奏すると共に、補修時の再調整も簡単にな
るという利点がある。
第１図はシンセサイザー受信機の概要を示すブ
ロツク図、第２図はこの発明のシンセサイザー受
信機のブロツク図、第３図は制御回路のフローチ
ヤートを示す。 図中、１はフロントエンド、６はPLL回路、
７は制御回路、８はキーボード、１０はプリセツ
トメモリ、２０は固定メモリ、２１は判定回路を
示す。
ロツク図、第２図はこの発明のシンセサイザー受
信機のブロツク図、第３図は制御回路のフローチ
ヤートを示す。 図中、１はフロントエンド、６はPLL回路、
７は制御回路、８はキーボード、１０はプリセツ
トメモリ、２０は固定メモリ、２１は判定回路を
示す。
Claims (1)
- １ プリセツトメモリ機能を有するシンセサイザ
ー受信機において、プリセツトメモリに接続され
ているバツクアツプ電池の有無を検出する判定回
路を設け、該判定回路が電池によるバツクアツプ
がなされていないと判断した時は、プリセツトメ
モリに記憶されているチエツク用の周波数がプリ
セツトボタンの操作で読み出されるように制御さ
れることを特徴とするシンセサイザー受信機のプ
リセツト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20851082A JPS5999812A (ja) | 1982-11-30 | 1982-11-30 | シンセサイザ−受信機のプリセツト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20851082A JPS5999812A (ja) | 1982-11-30 | 1982-11-30 | シンセサイザ−受信機のプリセツト装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5999812A JPS5999812A (ja) | 1984-06-08 |
| JPH0436484B2 true JPH0436484B2 (ja) | 1992-06-16 |
Family
ID=16557352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20851082A Granted JPS5999812A (ja) | 1982-11-30 | 1982-11-30 | シンセサイザ−受信機のプリセツト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5999812A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0771280B2 (ja) * | 1985-07-16 | 1995-07-31 | パイオニア株式会社 | Ｃａｔｖにおける端末装置 |
| JPH0740660B2 (ja) * | 1986-03-20 | 1995-05-01 | 松下電器産業株式会社 | 衛星放送受信装置 |
| JPH04334874A (ja) * | 1991-05-13 | 1992-11-20 | Sony Corp | 電池式受信機 |
-
1982
- 1982-11-30 JP JP20851082A patent/JPS5999812A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5999812A (ja) | 1984-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS627728B2 (ja) | ||
| JPS63242030A (ja) | 広帯域周波数シンセサイザ受信機 | |
| JPS588771B2 (ja) | プリセツトチユ−ナ | |
| JPH0436484B2 (ja) | ||
| JPH0389720A (ja) | ラジオ受信機 | |
| JPH09186587A (ja) | Ｐｌｌ回路 | |
| JP2553219B2 (ja) | Ｒｆモジュレータ及びそれを内蔵するビデオカセットレコーダ | |
| JP2000174652A (ja) | Ｆｍ受信機 | |
| JPS6016718A (ja) | デジタル式電子同調方式 | |
| JP3072667B2 (ja) | スーパーヘテロダイン受信機 | |
| KR0171048B1 (ko) | 위성 방송 수신기에서의 채널 선국 방법 및 그 장치 | |
| JPS6246358Y2 (ja) | ||
| JPS6329446B2 (ja) | ||
| JPS639153Y2 (ja) | ||
| JP3252878B2 (ja) | シンセサイザ受信機 | |
| JPS5947496B2 (ja) | 受信機 | |
| JP2790121B2 (ja) | 受信機 | |
| KR100244215B1 (ko) | 방송 신호 수신 장치 | |
| JPH028446Y2 (ja) | ||
| KR830000365B1 (ko) | Rf 신호 수신기의 중심 주파수 동조 시스템 | |
| JPH0795109A (ja) | マルチプレクス回路 | |
| JPS5823018B2 (ja) | 電子同調式受信機 | |
| JP2542930B2 (ja) | 電圧シンセサイザ方式の受信装置 | |
| JP2703056B2 (ja) | ダブルファンクションスイッチ | |
| JPH0525206B2 (ja) |