JPS627728B2 - - Google Patents
Info
- Publication number
- JPS627728B2 JPS627728B2 JP54133986A JP13398679A JPS627728B2 JP S627728 B2 JPS627728 B2 JP S627728B2 JP 54133986 A JP54133986 A JP 54133986A JP 13398679 A JP13398679 A JP 13398679A JP S627728 B2 JPS627728 B2 JP S627728B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- voltage
- curve
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 21
- 230000010355 oscillation Effects 0.000 claims description 20
- 230000005684 electric field Effects 0.000 claims description 7
- 238000000034 method Methods 0.000 description 11
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
- H03J5/0281—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer the digital values being held in an auxiliary non erasable memory
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/0008—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
- H03J1/0041—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
- H03J1/005—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop
Description
【発明の詳細な説明】
本発明は、放送周波数に対応させたデジタル数
値を基に、可変容量ダイオード（バラクタ）に印
加する直流電圧を電子的に制御して受信機の同調
を行うデジタル式電子同調方式に関する。
値を基に、可変容量ダイオード（バラクタ）に印
加する直流電圧を電子的に制御して受信機の同調
を行うデジタル式電子同調方式に関する。
一般に、デジタル式電子同調方式には、大別し
てPLL技術を用いたPLLシンセサイザ方式と、
Ｄ／Ａ変換による電圧シンセサイザ方式の２つが
ある。PLLシンセサイザ方式は、水晶による基準
周波数を基にしたPLLループにより受信に必要な
局部発振周波数を作り出すため、同調の精度と安
定性が良い。しかし、PLLループの中にある分周
器信号の高調波成分やループのゆらぎにより雑音
特性が悪化しやすい傾向にある。
てPLL技術を用いたPLLシンセサイザ方式と、
Ｄ／Ａ変換による電圧シンセサイザ方式の２つが
ある。PLLシンセサイザ方式は、水晶による基準
周波数を基にしたPLLループにより受信に必要な
局部発振周波数を作り出すため、同調の精度と安
定性が良い。しかし、PLLループの中にある分周
器信号の高調波成分やループのゆらぎにより雑音
特性が悪化しやすい傾向にある。
又受信機の同調精度が中間周波段のセラミツク
フイルターのばらつきに左右される等の欠点があ
る。他方Ｄ／Ａ変換電圧シンセサイザ方式は直流
電圧で電圧制御型発振器を有する局部発振回路を
制御するため、従来のチユーナー技術を利用して
高Ｓ／Ｎ比が得やすいという利点があるが、同調
精度と安定性に問題があつた。
フイルターのばらつきに左右される等の欠点があ
る。他方Ｄ／Ａ変換電圧シンセサイザ方式は直流
電圧で電圧制御型発振器を有する局部発振回路を
制御するため、従来のチユーナー技術を利用して
高Ｓ／Ｎ比が得やすいという利点があるが、同調
精度と安定性に問題があつた。
本発明は、PLLシンセサイザ方式と電圧シンセ
サイザ方式の利点を生かすため、検波回路の出力
より得られるＳカーブ信号を利用して局部発振周
波数を制御するＳカーブ追従自動周波数補正（Ｓ
カーブ追従AFC）動作とPLL動作とを切換え、
精度の高い安定した新規な電子同調方式を提供す
るものである。
サイザ方式の利点を生かすため、検波回路の出力
より得られるＳカーブ信号を利用して局部発振周
波数を制御するＳカーブ追従自動周波数補正（Ｓ
カーブ追従AFC）動作とPLL動作とを切換え、
精度の高い安定した新規な電子同調方式を提供す
るものである。
以下、実施例に基づき、図面を参照しながら説
明する。
明する。
第１図において、１は一般的なFM受信機であ
り、アンテナ２に受信された信号は、ラジオ周波
増幅器３で増幅され、混合回路４で、中間周波数
に変換された後、中間周波増幅回路５で増幅さ
れ、更に検波回路６で検波された後、低周波増幅
回路７で増幅されスピーカ８を介して放音され
る。
り、アンテナ２に受信された信号は、ラジオ周波
増幅器３で増幅され、混合回路４で、中間周波数
に変換された後、中間周波増幅回路５で増幅さ
れ、更に検波回路６で検波された後、低周波増幅
回路７で増幅されスピーカ８を介して放音され
る。
９はＳカーブ追従AFC動作ループであり、１
０は電圧制御型発振器を有する局部発振回路であ
り、低域通過フイルタ１１を通して印加される直
流電圧の値に応じてその発振周波数が変化する。
１２は、FM検波回路６からのＳカーブ信号を直
流増幅する直流増幅器であり、１３は２値のスレ
ツシユホールドレベルを有する比較器を含み、直
流増幅器１２の出力に対応した３値のデジタル値
（第１の状態“Ｈ”レベル、第２の状態“Ｌ”レ
ベル、第３の状態“ハイインピーダンス”）を発
生する第１チヤージポンプである。
０は電圧制御型発振器を有する局部発振回路であ
り、低域通過フイルタ１１を通して印加される直
流電圧の値に応じてその発振周波数が変化する。
１２は、FM検波回路６からのＳカーブ信号を直
流増幅する直流増幅器であり、１３は２値のスレ
ツシユホールドレベルを有する比較器を含み、直
流増幅器１２の出力に対応した３値のデジタル値
（第１の状態“Ｈ”レベル、第２の状態“Ｌ”レ
ベル、第３の状態“ハイインピーダンス”）を発
生する第１チヤージポンプである。
次に、１４はPLLループであり、１５は局部発
振周波数を、所定の周波数に分周する分周回路で
あり、１６は、プリセツトメモリー１７に記憶さ
れている分周数データで分周回路１５からの出力
を更に分周するプログラマブルデバイダである。
１８は、水晶による基準周波数発生回路１９から
の基準周波数とプログラマブルデバイダ１６によ
り分周された局部発振周波数の位相を比較する位
相検出回路であり、２０は、位相検出回路の出力
に応じた３値のデイジタル値（第１の状態“Ｈ”
レベル、第２の状態“Ｌ”レベル、第３の状態
“ハイインピーダンス”）を発生する第２チヤージ
ポンプである。
振周波数を、所定の周波数に分周する分周回路で
あり、１６は、プリセツトメモリー１７に記憶さ
れている分周数データで分周回路１５からの出力
を更に分周するプログラマブルデバイダである。
１８は、水晶による基準周波数発生回路１９から
の基準周波数とプログラマブルデバイダ１６によ
り分周された局部発振周波数の位相を比較する位
相検出回路であり、２０は、位相検出回路の出力
に応じた３値のデイジタル値（第１の状態“Ｈ”
レベル、第２の状態“Ｌ”レベル、第３の状態
“ハイインピーダンス”）を発生する第２チヤージ
ポンプである。
ここで、局部発振回路１０と低域通過フイルタ
１１は、PLLループとＳカーブ追従AFC動作ル
ープとにおいて、共通に使用される。
１１は、PLLループとＳカーブ追従AFC動作ル
ープとにおいて、共通に使用される。
PLL動作とＳカーブ追従AFC動作との切換え
は、制御回路２１から発生するスイツチ切換信号
（Ｐ／Ｓ）により制御されるスイツチ２２によつ
て行われる。
は、制御回路２１から発生するスイツチ切換信号
（Ｐ／Ｓ）により制御されるスイツチ２２によつ
て行われる。
２３は、PLLループが、ロツクしたことを検出
するロツク検出回路であり、２４は、中間周波の
信号レベルを検出するIFレベル検出回路であ
る。又２５はチヤンネルキー、２６はアドレスデ
コーダであり、プリセツト選局時は、チヤンネル
キー２５をオンすると、指定されたアドレスのプ
リセツトメモリー１７の内容がプログラマブルデ
バイダ１６に送られ、選局動作が行なわれる。
するロツク検出回路であり、２４は、中間周波の
信号レベルを検出するIFレベル検出回路であ
る。又２５はチヤンネルキー、２６はアドレスデ
コーダであり、プリセツト選局時は、チヤンネル
キー２５をオンすると、指定されたアドレスのプ
リセツトメモリー１７の内容がプログラマブルデ
バイダ１６に送られ、選局動作が行なわれる。
さらに、２７はアツプキー、２８はダウンキー
で、チヤンネルキー２５オフ時には、プログラマ
ブルデバイダ１６にセツトする分周数データを、
それぞれ、インクリメント（＋１）、デクリメン
ト（−１）するものであり、この状態で書き込み
キー２９と、チヤンネルキー２５をオンすると、
インクリメント又はデクリメントされた分周数デ
ータがアドレスデコーダ２６で指定されたアドレ
スのプリセツトメモリー１７に記憶される。
で、チヤンネルキー２５オフ時には、プログラマ
ブルデバイダ１６にセツトする分周数データを、
それぞれ、インクリメント（＋１）、デクリメン
ト（−１）するものであり、この状態で書き込み
キー２９と、チヤンネルキー２５をオンすると、
インクリメント又はデクリメントされた分周数デ
ータがアドレスデコーダ２６で指定されたアドレ
スのプリセツトメモリー１７に記憶される。
以下、本発明の動作を図面に基づいて説明す
る。先ず、チヤンネルキー２５をオンすると、指
定されたプリセツトメモリー１７の内容がプログ
ラマブルデバイダ１６にセツトされ、同時に制御
回路２１からスイツチ２２にスイツチ切換信号
（Ｐ／Ｓ）が加えられ、第１図の点Ｐ側へ回路が
接続されて、PLLループが形成される。
る。先ず、チヤンネルキー２５をオンすると、指
定されたプリセツトメモリー１７の内容がプログ
ラマブルデバイダ１６にセツトされ、同時に制御
回路２１からスイツチ２２にスイツチ切換信号
（Ｐ／Ｓ）が加えられ、第１図の点Ｐ側へ回路が
接続されて、PLLループが形成される。
このため、局部発振周波数は、分周回路１５と
プログラマブルデバイダ１６により分周され、位
相検出回路１８の第１入力端子に加えられる。他
方、位相検出回路１８の第２入力端子には、基準
周波数発生回路１９の基準周波数が加えられ、両
入力信号の位相及び周波数の比較が行われる。
プログラマブルデバイダ１６により分周され、位
相検出回路１８の第１入力端子に加えられる。他
方、位相検出回路１８の第２入力端子には、基準
周波数発生回路１９の基準周波数が加えられ、両
入力信号の位相及び周波数の比較が行われる。
具体的には、第２図のタイミングチヤートに示
すように、分周された局部発振周波数pが基準
周波数pよりも位相が進んでいる場合は、位相
検出回路１８の第１出力信号Ｕが“Ｌ”レベルを
発生し、位相が遅れている場合は、第２出力信号
Ｄが“Ｈ”レベルを発生する。従つて、位相が一
致すると、第１出力信号Ｕが“Ｈ”レベル、第２
出力信号Ｄが“Ｌ”レベルとなる。
すように、分周された局部発振周波数pが基準
周波数pよりも位相が進んでいる場合は、位相
検出回路１８の第１出力信号Ｕが“Ｌ”レベルを
発生し、位相が遅れている場合は、第２出力信号
Ｄが“Ｈ”レベルを発生する。従つて、位相が一
致すると、第１出力信号Ｕが“Ｈ”レベル、第２
出力信号Ｄが“Ｌ”レベルとなる。
そして、位相検出回路１８の第１出力信号Ｕ及
び第２出力信号Ｄに応じて第２チヤージポンプ２
０は３値のデジタル値を発生し、このデジタル値
が低域通過フイルタ１１により、Ｄ／Ａ変換され
て、直流電圧として、局部発振回路１０及びラジ
オ周波増幅回路３のバラクタに印加される。この
直流電圧のレベルにより、局部発振周波数が決定
される。
び第２出力信号Ｄに応じて第２チヤージポンプ２
０は３値のデジタル値を発生し、このデジタル値
が低域通過フイルタ１１により、Ｄ／Ａ変換され
て、直流電圧として、局部発振回路１０及びラジ
オ周波増幅回路３のバラクタに印加される。この
直流電圧のレベルにより、局部発振周波数が決定
される。
ここで、第２チヤージポンプ２０の具体例を第
３図に示す。図示のように、第２チヤージポンプ
２０は、ＰチヤンネルMOSトランジスタ（Ｐ−
MOSと略す）と、ｎチヤンネルMOSトランジス
タ（ｎ−MOSと略す）で構成されており、位相
検出回路１８の第１出力信号Ｕが“Ｈ”で、第２
出力信号Ｄが“Ｌ”の場合は、Ｐ−MOS及びｎ
−MOSが共にオフとなり、出力を“ハイインピ
ーダンス”とし、第１出力信号Ｕ、第２出力信号
Ｄが共に“Ｈ”の場合は、Ｐ−MOSがオン、ｎ
−MOSがオフとなり、“Ｈ”レベルを、第１出力
信号Ｕ、第２出力信号Ｄが共に、“Ｌ”の場合
は、Ｐ−MOSがオフ、ｎ−MOSがオンとなり、
“Ｌ”レベルを出力する。即ち、第２チヤージポ
ンプ２０の出力信号C2は、第２図ホに示すよう
に、分周された局部発振周波数pが、基準周波
数ｏよりも位相が遅れている場合は、第１の状
態“Ｈ”レベル、位相が進んでいる場合は第２の
状態“Ｌ”レベル、位相が一致している場合は、
第３の状態“ハイインピーダンス”となる。
３図に示す。図示のように、第２チヤージポンプ
２０は、ＰチヤンネルMOSトランジスタ（Ｐ−
MOSと略す）と、ｎチヤンネルMOSトランジス
タ（ｎ−MOSと略す）で構成されており、位相
検出回路１８の第１出力信号Ｕが“Ｈ”で、第２
出力信号Ｄが“Ｌ”の場合は、Ｐ−MOS及びｎ
−MOSが共にオフとなり、出力を“ハイインピ
ーダンス”とし、第１出力信号Ｕ、第２出力信号
Ｄが共に“Ｈ”の場合は、Ｐ−MOSがオン、ｎ
−MOSがオフとなり、“Ｈ”レベルを、第１出力
信号Ｕ、第２出力信号Ｄが共に、“Ｌ”の場合
は、Ｐ−MOSがオフ、ｎ−MOSがオンとなり、
“Ｌ”レベルを出力する。即ち、第２チヤージポ
ンプ２０の出力信号C2は、第２図ホに示すよう
に、分周された局部発振周波数pが、基準周波
数ｏよりも位相が遅れている場合は、第１の状
態“Ｈ”レベル、位相が進んでいる場合は第２の
状態“Ｌ”レベル、位相が一致している場合は、
第３の状態“ハイインピーダンス”となる。
ところで、分周された局部発振周波数ｐと、
基準周波数ｏを一致させるためには、前記周波
数ｐが基準周波数ｏより位相が進んでいる場
合は、周波数ｐを下げ、位相が遅れている場合
は、周波数ｐを上げる必要がある。従つて本実
施例においては、第２チヤージポンプ２０の
“Ｌ”レベル信号に対応した直流電圧により、局
部発振周波数を下げ、“Ｈ”レベル信号に対応し
た直流電圧により局部発振周波数を上げることに
よつて、周波数ｐと基準周波数ｏを一致させ
ることができる。
基準周波数ｏを一致させるためには、前記周波
数ｐが基準周波数ｏより位相が進んでいる場
合は、周波数ｐを下げ、位相が遅れている場合
は、周波数ｐを上げる必要がある。従つて本実
施例においては、第２チヤージポンプ２０の
“Ｌ”レベル信号に対応した直流電圧により、局
部発振周波数を下げ、“Ｈ”レベル信号に対応し
た直流電圧により局部発振周波数を上げることに
よつて、周波数ｐと基準周波数ｏを一致させ
ることができる。
以上のようなPLL動作によつて、PLLループ
は、ロツクされ、選局動作は完了する。尚、この
時点で低域通過フイルター１１にはPLL動作によ
り得られた選局電圧が記憶されている。
は、ロツクされ、選局動作は完了する。尚、この
時点で低域通過フイルター１１にはPLL動作によ
り得られた選局電圧が記憶されている。
次に、PLLループがロツクされ、ロツク検出回
路２３の出力信号が発生し、更に、中間周波信号
の電界状態が所定レベル以上あつて正常な時は、
IFレベル検出回路２４からSD信号が発生するた
め、制御回路２１からスイツチ２２にスイツチ切
換信号（Ｐ／Ｓ）が加えられて、回路は、Ｓ側に
接続され、PLL動作から、Ｓカーブ追従AFC動
作に切換えられる。
路２３の出力信号が発生し、更に、中間周波信号
の電界状態が所定レベル以上あつて正常な時は、
IFレベル検出回路２４からSD信号が発生するた
め、制御回路２１からスイツチ２２にスイツチ切
換信号（Ｐ／Ｓ）が加えられて、回路は、Ｓ側に
接続され、PLL動作から、Ｓカーブ追従AFC動
作に切換えられる。
Ｓカーブ追従AFC動作では、先ず、検波回路
６のＳカーブ信号が、直流増幅器１２で増幅さ
れ、第１チヤージポンプ１３に加えられる。第１
チヤージポンプ１３は、２値のスレツシユホール
ドレベルＶSL，ＶSH（ＶSL＞ＶSH）を有し、第４
図に示すように、直流増幅されたＳカーブ信号Ｖ
Sが第１スレツシユホールドレベルＶSLより高い
場合、第１オペアンプ３０及び第２オペアンプ３
１の出力は、共に“Ｌ”となり、Ｐ−MOSはオ
ン、ｎ−MOSはオフする。従つて、第１チヤー
ジポンプ１３は“Ｈ”レベルを出力する。又Ｓカ
ーブ信号ＶSがスレツシユホールドレベルＶSLと
ＶSHの間にある場合は、第１オペアンプ３０の出
力は“Ｈ”であるから、Ｐ−MOSはオフ、第２
オペアンプ３１の出力は“Ｌ”であるから、ｎ−
MOSもオフ、よつて第１チヤージポンプ１３の
出力は“ハイインピーダンス”となる。
６のＳカーブ信号が、直流増幅器１２で増幅さ
れ、第１チヤージポンプ１３に加えられる。第１
チヤージポンプ１３は、２値のスレツシユホール
ドレベルＶSL，ＶSH（ＶSL＞ＶSH）を有し、第４
図に示すように、直流増幅されたＳカーブ信号Ｖ
Sが第１スレツシユホールドレベルＶSLより高い
場合、第１オペアンプ３０及び第２オペアンプ３
１の出力は、共に“Ｌ”となり、Ｐ−MOSはオ
ン、ｎ−MOSはオフする。従つて、第１チヤー
ジポンプ１３は“Ｈ”レベルを出力する。又Ｓカ
ーブ信号ＶSがスレツシユホールドレベルＶSLと
ＶSHの間にある場合は、第１オペアンプ３０の出
力は“Ｈ”であるから、Ｐ−MOSはオフ、第２
オペアンプ３１の出力は“Ｌ”であるから、ｎ−
MOSもオフ、よつて第１チヤージポンプ１３の
出力は“ハイインピーダンス”となる。
次にＳカーブ信号ＶSが第２スレツシユホール
ドレベルＶSHより低い場合、第１オペアンプ３０
及び第２オペアンプ３１の出力は共に“Ｈ”であ
るから、Ｐ−MOSはオフし、ｎ−MOSはオンし
て、第１チヤージポンプ１３は、“Ｌ”レベルを
出力する。
ドレベルＶSHより低い場合、第１オペアンプ３０
及び第２オペアンプ３１の出力は共に“Ｈ”であ
るから、Ｐ−MOSはオフし、ｎ−MOSはオンし
て、第１チヤージポンプ１３は、“Ｌ”レベルを
出力する。
この様子を図示すると、第５図のようになり、
第５図イは、直流増幅されたＳカーブ信号ＶSを
示し、第５図ロは、第１チヤージポンプ１３の出
力C1を示す。第５図イにおいてＡ期間はＳカー
ブ信号ＶSが、ＶSLより高い場合の第１オペアン
プ３０の出力信号（SL信号）が発生する期間で
あり、Ｃ期間は、Ｓカーブ信号ＶSが、ＶSHより
低い場合の第２オペアンプ３１の出力信号（SH
信号）が発生する期間であり、Ｂ期間が同調期間
である。
第５図イは、直流増幅されたＳカーブ信号ＶSを
示し、第５図ロは、第１チヤージポンプ１３の出
力C1を示す。第５図イにおいてＡ期間はＳカー
ブ信号ＶSが、ＶSLより高い場合の第１オペアン
プ３０の出力信号（SL信号）が発生する期間で
あり、Ｃ期間は、Ｓカーブ信号ＶSが、ＶSHより
低い場合の第２オペアンプ３１の出力信号（SH
信号）が発生する期間であり、Ｂ期間が同調期間
である。
図示のように、SL信号は局部発振周波数が同
調点より低くずれた場合に発生し、この場合第５
図ロのように、第１チヤージポンプ１３は、
“Ｈ”レベルを出力する。又、SH信号は、局部発
振周波数が、同調点より高くずれた場合に発生
し、この場合、第１チヤージポンプ１３は、
“Ｌ”レベルを出力し、同調点においては、第１
チヤージポンプ１３の出力は“ハイインピーダン
ス”となる。
調点より低くずれた場合に発生し、この場合第５
図ロのように、第１チヤージポンプ１３は、
“Ｈ”レベルを出力する。又、SH信号は、局部発
振周波数が、同調点より高くずれた場合に発生
し、この場合、第１チヤージポンプ１３は、
“Ｌ”レベルを出力し、同調点においては、第１
チヤージポンプ１３の出力は“ハイインピーダン
ス”となる。
この第１チヤージポンプ１３の出力信号は、低
域通過フイルタ１１によつて、直流電圧に変換さ
れ、この電圧がPLL動作により得られた選局電圧
に加算されて局部発振回路１０及び、ラジオ周波
増幅回路３のバラクタに、印加される。従つて第
２チヤージポンプ２０の場合と同様、第１チヤー
ジポンプ１３の“Ｈ”レベル信号に対応した直流
電圧によつて、局部発振周波数を上げ、“Ｌ”レ
ベル信号に対応した直流電圧によつて、局部発振
周波数を下げることにより、受信機を同調状態に
することができる。
域通過フイルタ１１によつて、直流電圧に変換さ
れ、この電圧がPLL動作により得られた選局電圧
に加算されて局部発振回路１０及び、ラジオ周波
増幅回路３のバラクタに、印加される。従つて第
２チヤージポンプ２０の場合と同様、第１チヤー
ジポンプ１３の“Ｈ”レベル信号に対応した直流
電圧によつて、局部発振周波数を上げ、“Ｌ”レ
ベル信号に対応した直流電圧によつて、局部発振
周波数を下げることにより、受信機を同調状態に
することができる。
ところで、Ｓカーブ追従AFC動作中、中間周
波信号が弱電界になつた時は、IFレベル検出回
路２４が出力信号（SD信号）を発生しなくなる
ため、制御回路２１はSD信号の無印加状態を判
定してスイツチ２２を制御し、Ｓカーブ追従
AFC動作からPLL動作に切換え、PLL動作によ
つて受信動作を行ない、受信の安定性を確保す
る。そして、PLL動作中に、中間周波信号の電界
状態が正常に戻つたときは、IFレベル検出回路
２４からSD信号が発生するので、スイツチ２２
は再びＳ側に切換えられ、Ｓカーブ追従AFC動
作で受信動作が行なわれる。勿論、プリセツト選
局直後、SD信号が無ければPLL動作が続行され
る。その場合、制御回路２１は、SD信号の存在
時にスイツチ２２を図示の状態に、前記SD信号
の存在しない時に前記スイツチ２２を図示と逆の
状態に切換えるスイツチ駆動回路として動作する
が、その具体回路例は様々に考えられる。
波信号が弱電界になつた時は、IFレベル検出回
路２４が出力信号（SD信号）を発生しなくなる
ため、制御回路２１はSD信号の無印加状態を判
定してスイツチ２２を制御し、Ｓカーブ追従
AFC動作からPLL動作に切換え、PLL動作によ
つて受信動作を行ない、受信の安定性を確保す
る。そして、PLL動作中に、中間周波信号の電界
状態が正常に戻つたときは、IFレベル検出回路
２４からSD信号が発生するので、スイツチ２２
は再びＳ側に切換えられ、Ｓカーブ追従AFC動
作で受信動作が行なわれる。勿論、プリセツト選
局直後、SD信号が無ければPLL動作が続行され
る。その場合、制御回路２１は、SD信号の存在
時にスイツチ２２を図示の状態に、前記SD信号
の存在しない時に前記スイツチ２２を図示と逆の
状態に切換えるスイツチ駆動回路として動作する
が、その具体回路例は様々に考えられる。
本発明のデジタル式電子同調方式は、上述の如
く、受信機の選局動作をPLLシンセサイザ方式で
行い、選局後、放送信号がある場合は、Ｓカーブ
追従AFC動作で、又、放送信号が無い場合は
PLL動作で受信機を受信状態とするため、隣接チ
ヤンネル局の誤選局が無く、選局の確実性が得ら
れ、且つ、雑音特性及び受信系の同調精度が優れ
た受信方式を実現できる。
く、受信機の選局動作をPLLシンセサイザ方式で
行い、選局後、放送信号がある場合は、Ｓカーブ
追従AFC動作で、又、放送信号が無い場合は
PLL動作で受信機を受信状態とするため、隣接チ
ヤンネル局の誤選局が無く、選局の確実性が得ら
れ、且つ、雑音特性及び受信系の同調精度が優れ
た受信方式を実現できる。
尚、上記実施例の場合、PLLループ、Ｓカーブ
追従AFC動作ループにおいて、低域通過フイル
タを共用したが、本発明の主旨はこれらの構成に
限定されない。例えば、各々のループに個別に低
域通過フイルタを設けても、本発明の電子同調方
式を実現できる。
追従AFC動作ループにおいて、低域通過フイル
タを共用したが、本発明の主旨はこれらの構成に
限定されない。例えば、各々のループに個別に低
域通過フイルタを設けても、本発明の電子同調方
式を実現できる。
更に、実施例においては、FM受信機に関して
説明した為、Ｓカーブ特性を発生させる特別の回
路を設ける必要がなかつたが、AM受信機に本発
明を利用する時は、AM中間周波増幅回路と直流
増幅回路の間にＳカーブ発生回路が必要となる。
説明した為、Ｓカーブ特性を発生させる特別の回
路を設ける必要がなかつたが、AM受信機に本発
明を利用する時は、AM中間周波増幅回路と直流
増幅回路の間にＳカーブ発生回路が必要となる。
第１図は、本発明の一実施例のブロツク図、第
２図イ〜ホは、本発明のPLL動作時のタイミング
チヤート、第３図は、第１図の第２チヤージポン
プ２０の具体回路例、第４図は、第１図の第１チ
ヤージポンプ１３の具体回路例、第５図イ，ロ
は、第１図の説明波形図を示す。 主な図番の説明、１…FM受信機、９…Ｓカー
ブ追従AFC動作ループ、１４…PLLループ、６
…検波回路、１０…局部発振回路、１１…低域通
過フイルタ、１３…第１チヤージポンプ、１６…
プログラマブルデバイダ、１８…位相検出回路、
２０…第２チヤージポンプ。
２図イ〜ホは、本発明のPLL動作時のタイミング
チヤート、第３図は、第１図の第２チヤージポン
プ２０の具体回路例、第４図は、第１図の第１チ
ヤージポンプ１３の具体回路例、第５図イ，ロ
は、第１図の説明波形図を示す。 主な図番の説明、１…FM受信機、９…Ｓカー
ブ追従AFC動作ループ、１４…PLLループ、６
…検波回路、１０…局部発振回路、１１…低域通
過フイルタ、１３…第１チヤージポンプ、１６…
プログラマブルデバイダ、１８…位相検出回路、
２０…第２チヤージポンプ。
Claims (1)
- １ 局部発振回路としての電圧制御発振器を含ん
で構成される受信機において、前記電圧制御発振
器の出力を分周するプログラマブルデバイダを備
え、該プログラマブルデバイダの分周数データに
基づく制御電圧を前記電圧制御発振器に供給する
PLLループと、検波回路の出力より得られるＳカ
ーブ信号に応じて、前記電圧制御発振器に制御電
圧を供給するＳカーブ追従自動周波数補正ループ
と、前記両ループを切換えるスイツチング手段
と、受信系中の中間周波信号の電界状態を検出す
るIFレベル検出回路を有し、該IFレベル検出回
路の出力信号の有無によつて前記スイツチング手
段を制御して、Ｓカーブ追従自動周波数補正動作
中前記電界状態が弱くなつた時はPLLループに切
換え、PLL動作中前記電界状態が正常に戻つた時
は、Ｓカーブ追従自動周波数補正ループに切換え
ることを特徴とするデジタル式電子同調方式。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13398679A JPS5657324A (en) | 1979-10-16 | 1979-10-16 | Digital electronic tuning system |
| US06/196,272 US4394778A (en) | 1979-10-16 | 1980-10-14 | Tuning control apparatus of receiver |
| DE8080303648T DE3066856D1 (en) | 1979-10-16 | 1980-10-15 | Tuning control apparatus for a receiver |
| EP80303648A EP0028100B1 (en) | 1979-10-16 | 1980-10-15 | Tuning control apparatus for a receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13398679A JPS5657324A (en) | 1979-10-16 | 1979-10-16 | Digital electronic tuning system |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11521884A Division JPS6016718A (ja) | 1984-06-04 | 1984-06-04 | デジタル式電子同調方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5657324A JPS5657324A (en) | 1981-05-19 |
| JPS627728B2 true JPS627728B2 (ja) | 1987-02-19 |
Family
ID=15117705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13398679A Granted JPS5657324A (en) | 1979-10-16 | 1979-10-16 | Digital electronic tuning system |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4394778A (ja) |
| EP (1) | EP0028100B1 (ja) |
| JP (1) | JPS5657324A (ja) |
| DE (1) | DE3066856D1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4476580A (en) * | 1980-06-17 | 1984-10-09 | Sanyo Electric Co., Ltd. | Automatic continuous tuning control apparatus for a receiver |
| DE3137891A1 (de) * | 1981-09-23 | 1983-04-07 | Siemens AG, 1000 Berlin und 8000 München | Empfaengerschaltung |
| JPS62117408A (ja) * | 1985-11-18 | 1987-05-28 | Casio Comput Co Ltd | オ−トチユ−ニング装置 |
| US4903329A (en) * | 1987-06-15 | 1990-02-20 | Motorola, Inc. | Clamping circuit for a PLL tuning system |
| DE3837130A1 (de) * | 1988-11-02 | 1990-05-03 | Thomson Brandt Gmbh | Satelliten-rundfunkempfaenger |
| US5517678A (en) * | 1988-11-02 | 1996-05-14 | Deutsche Thomson-Brandt Gmbh | Satellite radio receiver |
| JP3036763B2 (ja) * | 1989-10-31 | 2000-04-24 | 三洋電機株式会社 | Ａｍラジオ受信機 |
| WO1994028682A2 (fr) * | 1993-05-24 | 1994-12-08 | Alexandr Mikhailovich Vasiliev | Selecteur toutes ondes de canaux de television avec synthetiseur de frequences |
| JPH07273294A (ja) * | 1994-03-31 | 1995-10-20 | Fujitsu Ltd | 半導体装置 |
| EP0928060A1 (fr) * | 1997-12-31 | 1999-07-07 | Koninklijke Philips Electronics N.V. | Convertisseur de tension continue à rendement amélioré |
| JP4219436B2 (ja) * | 1998-02-17 | 2009-02-04 | 富士通株式会社 | チューナ装置 |
| US6775344B1 (en) | 1999-04-02 | 2004-08-10 | Storage Technology Corporation | Dropout resistant phase-locked loop |
| WO2004004126A1 (en) * | 2002-06-28 | 2004-01-08 | Advanced Micro Devices, Inc. | Phase-locked loop with automatic frequency tuning |
| KR100468360B1 (ko) * | 2002-07-25 | 2005-01-27 | 인티그런트 테크놀로지즈(주) | 수신 장치의 선형성 개선을 위한 하모닉 회로 |
| GB2426879C (en) * | 2003-12-12 | 2008-01-21 | Qualcomm Inc | A phase locked loop that sets gain automatically |
| US7539170B2 (en) * | 2003-12-29 | 2009-05-26 | Research In Motion Limited | Optimized data reconnect |
| JP4325490B2 (ja) | 2004-06-10 | 2009-09-02 | 株式会社デンソー | ヘテロダイン受信機 |
| US20090080559A1 (en) * | 2005-05-11 | 2009-03-26 | Michael Armbruster | Antenna diversity by means of its through connection for receivers of digital radio signals |
| US7755437B2 (en) * | 2005-08-24 | 2010-07-13 | Qualcomm Incorporated | Phase locked loop system having locking and tracking modes of operation |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3962640A (en) * | 1974-09-09 | 1976-06-08 | Texas Instruments Incorporated | Frequency selection and control |
| IT1073074B (it) * | 1975-11-14 | 1985-04-13 | Rca Corp | Sintetizzatore di frequenze televisive,per portanti di frequenza non standardizzata |
| US4078212A (en) * | 1976-02-27 | 1978-03-07 | Rca Corporation | Dual mode frequency synthesizer for a television tuning apparatus |
| US4031549A (en) * | 1976-05-21 | 1977-06-21 | Rca Corporation | Television tuning system with provisions for receiving RF carrier at nonstandard frequency |
| US4109283A (en) * | 1976-05-21 | 1978-08-22 | Rca Corporation | Frequency counter for a television tuning system |
| US4023116A (en) * | 1976-07-08 | 1977-05-10 | Fairchild Camera And Instrument Corporation | Phase-locked loop frequency synthesizer |
| US4077008A (en) * | 1976-10-18 | 1978-02-28 | Rca Corporation | Phase locked loop tuning system with station scanning provisions |
| US4262364A (en) * | 1978-02-27 | 1981-04-14 | Tokyo Shibaura Denki Kabushiki Kaisha | Electronic digital channel-selecting apparatus |
-
1979
- 1979-10-16 JP JP13398679A patent/JPS5657324A/ja active Granted
-
1980
- 1980-10-14 US US06/196,272 patent/US4394778A/en not_active Expired - Lifetime
- 1980-10-15 EP EP80303648A patent/EP0028100B1/en not_active Expired
- 1980-10-15 DE DE8080303648T patent/DE3066856D1/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3066856D1 (en) | 1984-04-12 |
| US4394778A (en) | 1983-07-19 |
| JPS5657324A (en) | 1981-05-19 |
| EP0028100A1 (en) | 1981-05-06 |
| EP0028100B1 (en) | 1984-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS627728B2 (ja) | ||
| JPH06343166A (ja) | 高周波受信装置 | |
| KR910003230B1 (ko) | 텔레비젼 방송의 음성신호 수신용 fm 수신기 | |
| KR960000523B1 (ko) | 수신기 | |
| JPH0251288B2 (ja) | ||
| JPS61251313A (ja) | 電子同調式ｆｍ受信機 | |
| JPH0149051B2 (ja) | ||
| JPS627729B2 (ja) | ||
| KR0158187B1 (ko) | 위성 방송 수신기 | |
| KR920008656B1 (ko) | Afc 장치 | |
| US6978026B2 (en) | Circuit arrangement for gaining a stereo subcarrier and an RDS carrier | |
| KR840000227B1 (ko) | 수신기의 동조제어장치 | |
| JPS5924191Y2 (ja) | シンセサイザ−受信機のａｆｃ回路 | |
| JP2553219B2 (ja) | Ｒｆモジュレータ及びそれを内蔵するビデオカセットレコーダ | |
| JPH0514569Y2 (ja) | ||
| EP1091487B1 (en) | Method and apparatus for eliminating self quieter signals generated in synthesiser receivers | |
| KR0171048B1 (ko) | 위성 방송 수신기에서의 채널 선국 방법 및 그 장치 | |
| JPS593616Y2 (ja) | 掃引形選局装置 | |
| JPS6234177B2 (ja) | ||
| AU603216B2 (en) | Tweet elimination, or reduction, in superheterodyne receivers | |
| JPH05115048A (ja) | チユーナー回路 | |
| JPS6157740B2 (ja) | ||
| JP3048995U (ja) | 受信機の温度ドリフト制御装置 | |
| JPH0374058B2 (ja) | ||
| JPH0344460B2 (ja) |