KR0158187B1

KR0158187B1 - 위성 방송 수신기

Info

Publication number: KR0158187B1
Application number: KR1019900701409A
Authority: KR
Inventors: 오토 클랑크; 클라우스 아일츠-그림; 위르겐 라프스
Original assignee: 로베르트 아인젤; 도이체 톰손-브란트 게엠베하
Priority date: 1988-11-02
Filing date: 1989-10-31
Publication date: 1999-03-20
Also published as: EP0441851A1; CN1042460A; DD286072A5; FI102436B1; ZA898312B; ATE158905T1; DE3837130A1; ES2109220T3; JPH04501640A; WO1990005410A1; JP3037352B2; TR25651A; HU896588D0; EP0367214A1; AU4514289A; FI102436B; MY104459A; DE58909819D1; FI912111A0; EP0367214B1

Abstract

내용 없음.

Description

위성 방송 수신기

제1도는 위성 수신 설비 및 위성 방송 수신기의 블록회도로.

제2도는 제1도 중의 AFC 회로의 구성부분인 비교기의 회로도.

제3도는 은폐신호(Concelment-Signal)로부터 에러신호를 얻기 위한 회로도이다.

본 발명은 수신 안테나 및 최소한 하나의 주파수 변환기를 포함하는 위성 수신 설비의 신호가 공급되며, 신호 재생을 위해 국부 발진기를 가진 수신부, 및 반송파 발진기 및 동기신호 평가회로를 가진 복조기를 포함하는 위성 방송 수신기에 관한 것이다.

위성 방송 수신기의 위성 수신 설비에서 수신한 신호는 주파수 변동을 가질 수 있다. 주파수 변동은 위성 수신 설비의 불안정한 발진기 또는 중간에 접속된 변환기로부터 기인한다. 이 경우 높은 전송 주파수로 인해 상당히 작은 주파수 편이에 대해서도 위성 방송 수신기내의 중간 주파수의 커다란 절대 편이를 나타난다. 이러한 현상에 의해 복조기에 대한 반송파 발전기의 자동 주파수 제어(AFC : automatic frequency control)회로가 주파수 변동을 더 이상 보상할 수 없게 된다.

본 발명의 목적은 반송파 발진기의 자동 주파수 제어의 범위를 벗어나는 수신 신호의 주파수 편이시에도 신속하고 확실한 동조가 이루어지도록 하는 위성 방송 수신기를 제공하는데 있다.

상기 목적은 주파수 변환기(42,43)를 통과하는 적어도 하나의 신호를 수신하고, 상기 신호를 재생하기 위해 비트 주파수 발진기(44)를 가지는 수신부(33), 반송파 발진기(36)를 가지는 복조기 회로(47), 및 동기 신호 처리회로(40)를 포함하는 위성 방송 수신기에 있어서, 상기 비트 주파수 발진기(44)는 작거나 큰 피치 스텝(pitch step)으로 동조가능한 PLL 발진 주파수 발진기로서 구성되고, 상기 동기 신호 처리회로(40)와 상기 복조기 회로(47)로부터 제어 회로(34)를 위한 입력 신호가 얻어지고, 상기 제어 회로(34)에 의해, 상기 PLL 비트 주파수 발진기(44)는 상기 동기 신호 또는 상기 복조기 회로(47)로부터 얻어진 신호가 검출되지 않을 경우에는 상기 복조기 회로(47)의 제어 범위 밖의 큰 피치 스텝으로 동조되며(탐색 모드), 상기 동기 신호 또는 상기 복조기 회로(47)로부터 얻어진 신호가 검출되는 경우에는 상기 복조기 회로(47)의 제어 범위내의 작은 피치 스텝으로 미세 동조되도록 구성함으로써 달성된다.

본 발명은 동조에 대한 기준으로서 동기 신호의 유무를 이용한다. 동기 신호가 검출되지 않는 경우에, PLL 국부 발진기는 큰 주파수 범위로 동조된다(탐색동작). 따라서, 주파수 편이의 보상에 최적인 비트 주파수로의 접근이 매우 신속하게 이루어진다. 예컨대, 4PSK 복조기의 수신 범위로의 접근이 이루어진다. 동기신호가 검출되는 경우에, PLL 국부 발진기의 최종 동조에 대한 주파수 범위가 축소된다. 그 다음 복조기-VCOS의 주파수 편이가 윈도우의 한계내에 놓일 때까지 작은 주파수 범위로 PLL 국부 발진기의 또 다른 동조가 이루어지며, 상기 윈도우는 동조 범위의 중심 주파수의 주변 영역에 놓이고, 예컨대 2개 작은 스텝의 한계보다 작다.

본 발명의 실시예를 첨부한 도면을 참고로 설명하면 다음과 같다.

제1도는 위성 수신 설비 및 위성 방송 수신기의 블록회도로,

제2도는 제1도 중의 AFC 회로의 구성부분인 비교기의 회로도.

제3도는 은폐신호(Concealment-Signal)로부터 에러신호를 얻기 위한 회로도이다.

제1도에는 위성 수신 설비에 접속된 위성 방송 수신기의 블록 회로도가 도시되어 있다. 위성 수신 설비는 위성 안테나(41) 및 2개의 주파수 변환기(42),(43)로 구성된다. 위성 방송 수신기는 믹서(45), PLL 국부 발진기(44) 및 제어회로(34)를 가진 수신부(33), 중간 주파수 증폭기(46), 복조기(47), 반송파 발진기(36), AFC 회로(1), 동기신호 평가회로(40) 및 디코팅 회로(49)를 포함한다. 디코팅 회로(49)의 출력에서 음성신호가 출력될 수 있다.

수신 주파수가 매우 정확히 수신되면, PLL 국부 발진기(44)가 정된 주파수로 세팅되고 믹서(45)의 출력에 정확한 값을 가진 중간 주파수가 나타난다. 중간 주파수 증폭기(46)와 직렬로 접속된 복조기(47)에서는 바람직하게는 4P나 변조된 신호가 복조될 수 있다. 복조시 반송파 재생을 위해 반송파 발진기(36)가 사용되며, 상기 반송파 발진기는 변조된 신호와 위상 동기되어 발진하도록 제어된다. 발진기(36)는 복조기(47)의 출력으로부터 루프필터(51)를 통해 입력신호를 얻는다.

수신 주파수가 그 정격 값으로부터 편이되면, 복조기(47)가 반송파 발진기(36)를 제조정하는 것은 불가능하다. 이러한 신호 재생에 불리한 작용을 이용함으로써, 중간 주파수가 그 정격값으로 조절되도록 제어회로(34)를 통해 국부 발진기(44)가 제어된다. 이 경우, 예컨대 마이크로 프로세서인 제어 회로(34)는 PLL 국부 발진기(44)를 단계적으로 동조시키라는 명령을 받는다. 이때 동조 방향은 회로(40),(48)의 각 출력에 의해 결정된다. 동시에 제어 회로(34)는 동기신호 평가회로(40)로부터, 그 상태가 동기신호의 유무에 의존하는 신호를 얻는다. 동기 신호가 없으며, 즉 복조기(47)가 제어되지 않으면, PLL 국부 발진기(44)의 동조가 큰 피치 스텝으로, 바람직하게는 250kHz로 이루어진다. 이에 반해 동기 신호가 있으면, PLL 국부 발진기(44)는 작은 피치 스텝으로, 바람직하게는 62.5kHz로 동조된다. 시간적 스텝은 시스템 응답시간에 상응하게 정해진다. 동조 과정은 탐색 동작의 방식에 따라 상기 복조기가 제어할 때까지 계속된다. 제어 범위내의 동조 과정은 작은 피치 스텝으로 2 작은 스텝의 폭의 윈도우가 복조기의 중심 주파수에 도달할 때까지 계속된다.

예컨대, 마이크로 프로세서인 제어 회로(34)의 제어를 위해, AFC 회로(1)는 비교회로(48)를 포함하며, 상기 비교회로는 AFC 신호의 상한치와 하한치를 비교한다.

제2도는 상한치에 대한 제1비교기(20) 및 하한치에 대한 제2비교기(21)가 제공된 비교회로(48)의 실시예를 나타낸다. 비교기(20),(21)의 한 입력(16),(17)에는 AFC 신호가 저항(12),(13)을 통해 공급되고 다른 입력(18),(19)에는 비교전압이 저항(14),(15) 및 분압회로(5)-(9)를 통해 공급된다. 비교회로(48)의 출력(31),(23)은 제어 회로(34)와 접속되어 있고 출력(31)과 출력(23)은 쌍방이 서로 다른 동조방향을 가진다.

분압회로(5)-(9)의 한 단자는 고정 기준전압 +U, 즉 접지에 접속되며 한 탭은 세팅가능한 기준 전압 U에 접속된다. 또 다른 탭은 비교기(20),(21)의 출력(22),(23)에서 인출될 수 있는 피드백 전압 U에 접속된다. 세팅 가능한 기준전압 U은 반송파 발진기(36)를 정격 주파수 f에 동조시키는 값으로 설정된다.

분압회로는 저항(5),(6),(7),(8) 및 (9)으로된 직렬회로로 구성되며 저항(5)의 일단은 양의 전위 +12에 접속되는 반면, 저항(9)의 일단은 0전위(접지)에 접속된다. 제1비교기(20)의 입력(18)은 저항(14)을 통해 저항(5) 및 (6)사이의 탭에 접속되고, 제2비교기(21)의 입력(19)은 저항(15)을 통해 저항(7) 및 (8) 사이의 탭에 접속된다. 저항(6) 및 (7) 사이의 탭은 세팅 가능한 기준전압 U에 접속되는 반면, 저항(8) 및 (9) 사이의 탭은 피드백 전압 U에 전속된다.

세팅 가능한 기준전압 U은 저항(2), 탭(10)을 가진 가변저항(3) 및 저항(4)으로된 직렬회로에서 발생되며, 저항(2)의 일단은 양의 전위 +12V에 접속되는 반면, 저항(4)의 일단은 음의 전위 -12V에 접속된다. 탭(10)의 저항(6) 및 (7) 사이의 탭에 접속된다. 또한 탭(10)이 보상에 사용되는 스위치(37)에 접속됨으로서, 상기 스위치(10)를 통해 반송파 발진기(36)의 제어입력과 접속될 수 있다.

제1비교기(20)의 출력은(22) 저항(28)을 통해 NPN 트랜지스터로 형성된 인버터(30)의 제어입력과 접속되고, 상기 인버터(30)의 출력은 비교회로(48)의 제1출력(31)을 형성한다. 제2비교기(21)의 출력은 비교회로(48)의 제2출력(23)을 형성한다.

출력신호를 입력(18) 및 (19)으로 피드백시키기 위해, 출력(22) 및 (23)은 저항(24) 및 (25)을 통해 저항(8) 및 (9) 사이의 탭과 접속된다. 또한 출력(22) 및 (23)은 저항(26) 및 (27)을 통해, 그리고 트랜지스터의 출력(31)은 저항(29)을 통해 양의 전위 +5V에 접속됨으로써 신호 레벨에 있어서 TLL 정합이 이루어진다.

전술한 회로의 동작을 설명하면 다음과 같다.

비교기(20) 및 (21)에 대한 정확한 기준전압을 세팅하기 위해, 스위치(37)를 폐쇄함으로써 보상동안 일시적으로 자유로이 동작하는 반송파 발진기(36)의 제어입력이 가변저항(3)의 탭(10)과 접속된다. 가변저항(3)의 세팅에 의해 반송파 발진기(36)의 제어입력에 공급되는 전압은 본 실시예에서 70MHz의 반송파 주파수로 보상될 수 있도록 세팅된다.

전술한 회로에 있어서, 온도 변동은 예컨대, 복조기(47)의 중심 주파수에 대해 편이를 야기시킨다. 온도의 영향을 보상하기 위해 온도 보상회로(50)가 사용된다. 온도 보상회로(50)가 VCO(36)의 제어 입력에 대한 동조 전압에 영향을 줌으로써 루프필터(51)의 출력에서 동조 전압이 감소되거나 회로(1)의 신호입력(32)에 공급되고, 목표 동조를 위한 기준전위 U가 루프필터(51)의 출력에 가해진다.

기준전위 U를 얻기 위해, VCO(36)의 기본 세팅시 제2도의 탭(10)에 세팅되는 양의 전위 +6.7V는 먼저 가변 저항(3)에 의해 온도 보상회로(50)에서의 전압 강하량만큼 감소된 다음, 예컨대 (41)을 통해 공급되는 일정한 측정 수신신호에 의해, 비교기(20)의 스위칭 점은 반송파 신호 주파수 70MHz에 의한 허용 주파수 편이와, 그리고 비교기(21)의 스위칭 점은 상한 허용 주파수 편이와 일치하도록 세팅된다. 이 경우 필연적으로, 상기 방식에 의해 탭(10)에 얻어지는 기준전위가 스우칭 점에 대해 주파수 대칭 위치를 갖게 된다. 따라서, 2개의 스위칭 점은 동조 및 동조 방향에 대한 윈도우를 제공한다.

제1비교기(20)의 스위칭 점은 히스테리시스 전압을 가산한 저항(6)에서의 전압 강하만큼 기준전위 U위에 놓이고 제2비교기(21)의 스위칭 점은 미미한 히스테리시스 전압을 가산한 저항(7)에서의 전압 강하만큼 기준전압 U 아래에 놓인다. 따라서, 주파수 편이의 한계에 대한 윈도우가 정해진다. 윈도우의 밖에서는 PLL 국부 발진기(33)의 단계적이 동조가 작은 피치 스텝으로 이루어지며 동조방향은 상이하게 정해진다. 윈도우내에서는 시스템이 정지하고 제어회로가 차단되도록 작용한다.

자동 주파수 제어를 위해, 반송파 발진기(36)의 동조 전압이 비교회로(48)의 신호입력(32)에 공급되어 제1비교기(20) 및 제2비교기(21)의 스위칭 점과 비교된다. 동조 전압이 윈도우내에 있으며, 출력(23)은 양의 제어 한계에 놓이는 반면, 제1비교기(20)은 출력(22)은 음의 제어 한게에 대해 도통된다. 따라서, 트랜지스터(30)는 차단되고 출력(23)은 양의 제어 한계에 놓이는 반면, 제1비교기(20)의 출력(22)은 음의 제어 한계에 대해 도통된다. 따라서, 트랜지스터(30)는 차단되고 출력(31)은 마찬가지로 양의 제어 한게에 놓인다. 출력(23) 및 (31)은 2개의 신호를 논리 H로 곱급한다. PLL 국부 발진기(44)는 정확히 동조된다.

반송파 발진기(36)의 동조전압이 발생된 오동조(mis-tunning)로 인해 제1비교기(20)의 스위칭 점의 전위를 히스테리시스 전압만큼 초과하면, 출력(31)은 음의 제어 한계에 대해 도통되는 반면, 출력(23)은 양의 제어 한계에서의 위치를 유지한다. 따라서, 출력(31) 및 (23)은 신호를 각각 논리 L 및 논리 H로 공급한다. PLL 국부 발진기(44)의 주파수는 재조절된다.

반송파 발진기(36)의 동조 전압이 반대방향의 오동조로 인해 제2비교기(21)의 스위칭 점의 전위를 히스테리시스 전압만큼 미달하면, 출력(23)은 음의 제어 한계에 대해 도통되는 반면, 출력(31)은 양의 제어 한계에서의 위치를 유지한다. 이 경우 출력(31) 및 (23)은 각각 신호를 논리 H 및 논리 L로 공급한다. 이 경우 PLL 국부 발진기(44)의 주파수 제어는 반대방향으로 발생한다.

동기신호가 없는 경우 출력(23) 및 (31)에 접속된 입력이 동기신호 평가회로(40)에 의해 비활성적으로 접속되므로 AFC 회로가 차단된다. 제어 회로(34)는 탐색동작을 시작한다. 신호가 검출되거나 동기 신호가 발생되면, AFC 회로는 부가의 동조를 수행하며, 제어 회로(34)는 동조방향을 얻기 위해 비교회로(48)로부터 얻어진 신호를 평가한다.

전술한 회로는 윈도우의 폭이 가변저항(3)의 세팅과 무관하다는 장점이 있다. 분압회로내의 저항의 치수 설정 및 비교기 스위칭 점을 얻기 위한 저항(6) 및 (7)의 배치에 의해, 실제로 필요한 부품의 대체로 인한 세팅 변동이 비교기(20) 및 (21)의 입력(18) 및 (19)에서 동일한 전위변동을 발생시킬 수 있다.

4PSK-복조기(47)는 위상 동기 루프(47),(51),(50),(36),(PLL)를 포함하며, 위상 동기루프에서는 신호의 수신시 신호 스펙트럼에 존재하지 않는 반송파 신호의 재생을 위해 4PSK-복조기(47)의 출력 신호로부터 얻어진 동조신호가 루프필터(51) 및 VCO-온도 보상회로(50)를 통해 전압 제어 발진기(VCO)(36)의 제어입력에 공급된다. 상기 회로로 소위 Costas Loop가 바람직하다.

또한 VCO(36)의 제어 입력으로부터 스위치(37)에 대한 접속이 이루어지며, 위상 동기 루프가 동시에 차단될 때 제어입력이 상기 스위치(37)를 통해 가변저항(3)의 탭(10)과 접속될 수 있다. 이러한 접속은 4PSK-복조기의 보상을 수행하기 전에 탭(10)에 양의 전위기 +6.7V일 때 자유로이 동작하는 VCO(36)를 70MHz의 주파수에 기본적으로 세팅하기 위해 제공된다.

루프필터(51)의 출력신호는 중간 주파수 위치에서 반송파 신호의 주파수 또는 주파수 위치에 대한 직접적인 척도이다.

경우에 따라서, 동기신호가 없는 경우에도 평가회로(40)가 상기 동기 신호가 존재하는 것처럼 동작하여 동조에 불리한 영향을 줄 수 있다.

제3도에는 상기 작용을 없애기 위한 제어회로(34)를 제어하는 에러 신호를 얻기 위한 회로가 도시되어 있다. 상기 목적을 위해 동기신호 평가회로(40)에 은폐신호를 적분하는 회로가 접속된다. 이러한 은폐신호는 디지털 신호의 처리를 위해 평가회로에 통상적으로 발생되어, 예컨대 IC 칩 SAA 7500에 의해 평가된다. 제3도에서 상기 은폐신호가 적분된다. 적분은 RC회로(53),(54)에 의해 이루어지며, 콘덴서(54)는 저항(53)을 통해 동작전압 UB으로 논리 H 전압으로 충전된다. 상기 전압은 제1도에 도시된 제어회로(34)의 입력에 인가된다. 논리 H의 전압은 탐색동작이 시작되게 한다. 콘덴서(54)의 충전 상태는 평가회로(40)의 입력에 다수의 에러신호가 나타나는 동안은 계속 유지된다. 에러신호의 수가 더 작아지면, 저항(55), 다이오드(56) 및 회로(40)을 통해 콘덴서(54)의 방전이 시작된다. 제어회로(34)의 입력 전압이 논리 L로 강하하고, 윈도우 범위가 복조기(47)의 중심 주파수에 도달될 때까지 작은 피치 스텝으로의 동조로 전환시킨다. 저항(53)을 가진 콘덴서(54)의 충전에는 보다 큰 시정수가 유리하다. 이에 반해, (57), (40)을 통한 방전에는, 즉 작은 피치 스텝으로의 동조로 전환하는 데는 작은 시정수가 필요하다.

제어 회로(34)는 예컨대, μPD7811의 마이크로 프로세서가 바람직하다. 상기 마이크로 프로세서는 제어 회로(34)의 임무를 수행할 뿐만 아니라 탐색과정 및 작은 피치 스텝의 동조과정에 대한 동기신호 회로(40) 및 비교기(48)의 정보 평가와 더불어, 발진기(44)의 주파수의 단계적인 변화에 대한 그리고 제어라인(481) 및 (482)의 각 샘플링에 대한 제3도에 따른 제어회로(34)의 전환의 타이밍도 수행한다. 탐색모드 또는 작은 피치 스텝의 동조 모드에서 프로세서는 시스템의 완벽한 응답의 보장을 위해 상이한 대기 시간을 삽입하며, 상이한 대기 시간은 제3도에 따른 적분을 대체하거나 지지할 수 있다. 불리한 수신 조건하에서는 동기화가 단시간동안 생략될 수 있다. 이 시점에서 프로세서가 즉시 탐색 동작 모드로 전환하지 않아도 되는데, 그 이유는 긴 뮤트(mute) 시간이 간섭을 받기 때문이다. 프로세서 발진기의 동조를 변경시키지 않으면서, 시스템의 새로운 동기화를 위해 소정 시간동안 대기한다.

제1도에 도시된 회로는, 발진기(36)의 주파수가 매우 정확한 판별기에서 평가되고 제어전압이 비교회로(48)에 공급되도록 변경될 수 있다. 이 로인해 온도영향이 감소된다.

Claims

주파수 변환기(42,43)를 통과하는 적어도 하나의 신호를 수신하고, 상기 신호를 재생하기 위해 비트 주파수 발진기(44)를 가지는 수신부(33), 반송파 발진기(36)를 가지는 복조기 회로(47), 및 동기 신호 처리회로(40)를 포함하는 위성 방송 수신기에 있어서, 상기 비트 주파수 발진기(44)는 작거나 큰 피치 스텝으로 동조가능한 PLL 발진 주파수 발진기로서 구성되고, 상기 동기 신호 처리회로(40)와 상기 복조기 회로(47)로부터 제어 회로(34)를 위한 입력 신호가 얻어지고, 상기 제어 회로(34)에 의해, 상기 PLL 비트 주파수 발진기(44)는 상기 동기 신호 또는 상기 복조기 회로(47)로부터 얻어진 신호가 검출되지 않을 경우에는 상기 복조기 회로(47)의 제어 범위 밖의 큰 피치 스텝으로 동조되며(탐색 모드), 상기 동기 신호 또는 상기 복조기 회로(47)로부터 얻어진 신호가 검출되는 경우에는 상기 복조기 회로(47)의 제어 범위내의 작은 피치 스텝으로 미세 동조되는 것을 특징으로 하는 위성 방송 수신기.
제1항에 있어서, 상기 큰 피치 스텝은 상기 복조기(47)의 제어 범위보다 작은, 특히 250㎑인 것을 특징으로 하는 위성 방송 수신기.
제1항 또는 제2항에 있어서, 상기 작은 피치 스텝은 상기 제어 범위내의 동조 과정동안 상기 출력 신호에 간섭이 초래하지 않도록, 특히 62.5㎑로 설정되는 것을 특징으로 하는 위성 방송 수신기.
제1항 또는 제2항에 있어서, 상기 자동 주파수 제어 프로세서로부터 신호(AFC 신호)를 상한 및 하한 임계값과 비교하여 상기 제어회로에 동조 방향을 제공하는 비교기 회로(48)를 갖는 AFC 회로(1)를 더 포함하는 것을 특징으로 하는 위성 방송 수신기.
제4항에 있어서, 상기 비교기 회로(48)는 상기 상한 임계값을 위한 제1비교기(20)와 상기 하한 임계값을 위한 제2비교기(21)를 포함하고, 상기 AFC 동조 전압은 상기 비교기(20,21)의 하나의 출력(16,17)에 공급되고 비교 전압은 전압 분배기 회로(5-9)를 통해 다른 입력(18,19)에 공급되는 것을 특징으로 하는 위성 방송 수신기.
제5항에 있어서, 상기 전압 분배기 회로(5-9)의 2개의 끝단자는 고정 기준 전압(+U, 접지)에 접속되고, 태핑 포인트는 조절가능한 기준 전압(U_einst)에 접속되는 것을 특징으로 하는 위성 방송 수신기.
제6항에 있어서, 주기 태핑 포인트는 상기 비교기(20,21)의 출력(22,23)으로부터 인출되는 재생식 피드백 전압(U_mit)에 접속되는 것을 특징으로 하는 위성 방송 수신기.
제6 또는 제7항에 있어서, 상기 조절 가능한 기준 전압(Uenist0은 상기 반송파 발진기(36)를 정격 주파수(fnenn)로 동조하는 값으로 설정되는 것을 특징으로 하는 위성 방송 수신기.
제1,2,5,6 또는 7항 중 어느한 항에 있어서, 상기 동기신호 평가회로(40)로부터 인출되는 상기 제어 회로(34)의 입력 신호는 상기 수신된 신호의 에러 주파수(은폐 신호)를 평가하기 위한 회로에 의해 영향을 받고 상기 에러 신호의 적분이 발생하며, 상기 적분된 에러 신호는 상기 피치 스텝을 전환하기 위한 기준으로서 사용되는 것을 특징으로 하는 위성 방송 수신기.
제1,2,5,6 또는 7항 중 어느한 항에 있어서, 작은 피치 스텝을 사용하는 동조는 쌍방향 동조로 발생하는 것을 특징으로 하는 위성 방송 수신기.
제1,2,5,6 또는 7항 중 어느한 항에 있어서, 동조는 2개의 작은 피치 스텝 이하의 폭을 가지는 상기 복조기(47)의 중심 주파수 주변에 대한윈도우내에서 초래하지 않는 것을 특징으로 하는 위성 방송 수신기.
제1,2,5,6 또는 7항 중 어느한 항에 있어서, 상기 탐색 모드로부터 상기 AFC 조정 프로세스로의 전환을 제어하기 위한 복합 프로그램이 제공되는 것을 특징으로 하는 위성 방송 수신기.
제1,2,5,6 또는 7항 중 어느한 항에 있어서, 디지털 코딩된 비디오 신호를 수신하고 처리하도록 설계되는 것을 특징으로 하는 위성 방송 수신기.