JP2911458B2 - 自動周波数制御装置 - Google Patents
自動周波数制御装置Info
- Publication number
- JP2911458B2 JP2911458B2 JP63194280A JP19428088A JP2911458B2 JP 2911458 B2 JP2911458 B2 JP 2911458B2 JP 63194280 A JP63194280 A JP 63194280A JP 19428088 A JP19428088 A JP 19428088A JP 2911458 B2 JP2911458 B2 JP 2911458B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- transistor
- circuit
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/16—Networks for phase shifting
- H03H11/20—Two-port phase shifters providing an adjustable phase shift
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/047—Automatic frequency control using an auxiliary signal, e.g. low frequency scanning of the locking range or superimposing a special signal on the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
- H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/50—Tuning indicators; Automatic tuning control
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、自動周波数制御（AFC）装置に関するもの
であり、更に具体的にいうと高性能テレビジョン受像機
と組み合わせて使用するのに適した高利得位相同期ルー
プ（PLL）自動周波数制御（AFC）装置に関する。
であり、更に具体的にいうと高性能テレビジョン受像機
と組み合わせて使用するのに適した高利得位相同期ルー
プ（PLL）自動周波数制御（AFC）装置に関する。
典型的なテレビジョン受像機自動周波数（AFC）装置
においては、中間周波数（IF）信号を先ず制限してそこ
から振幅変調を除去し、次に周波数弁別器回路へ供給さ
れる。中間周波数（IF）信号のその公称周波数からの周
波数偏移を逓倍器の出力における電圧変化に変換するた
めには、被同調回路及び逓倍器が必要である。次にこの
電圧変化はテレビジョン受像機のチューナ部分の局部発
振器（LO）に印加され、結果的に今度は中間周波数（I
F）信号の変化を発生させる。被同調回路及び逓倍器は
位相検波器を構成する。従って、被同調回路の公称中心
周波数からの中間周波数（IF）信号の変化によって、二
重平衡逓倍器への２入力間で初期の90度からの位相変化
が生じる。従って、局部発振器（LO）への駆動電圧の変
化が発生する理由は、この位相変化のためである。
においては、中間周波数（IF）信号を先ず制限してそこ
から振幅変調を除去し、次に周波数弁別器回路へ供給さ
れる。中間周波数（IF）信号のその公称周波数からの周
波数偏移を逓倍器の出力における電圧変化に変換するた
めには、被同調回路及び逓倍器が必要である。次にこの
電圧変化はテレビジョン受像機のチューナ部分の局部発
振器（LO）に印加され、結果的に今度は中間周波数（I
F）信号の変化を発生させる。被同調回路及び逓倍器は
位相検波器を構成する。従って、被同調回路の公称中心
周波数からの中間周波数（IF）信号の変化によって、二
重平衡逓倍器への２入力間で初期の90度からの位相変化
が生じる。従って、局部発振器（LO）への駆動電圧の変
化が発生する理由は、この位相変化のためである。
上述した典型的なテレビジョン受像機自動周波数制御
（AFC）装置はいくつかの重大な欠点を有する。第１
に、被同調回路を調整しなければならない。事実、この
回路は中間周波数（IF）信号の検波において不安定性の
原因となる放射源となる。第２に、中間周波数（IF）帯
域フィルタの特性によって、自動周波数制御（AFC）ル
ープ特性は非対称である。この非対称の効果の１つは、
装置雑音によって直流成分がループ内において任意の直
流オフセットに対して重畳し、従って、直流ループ利得
を制限する要因の１つとなっていることである。低ルー
プ利得は今度は入力チューナにおける大きな周波数誤差
の原因となる。これが装置の捕捉性能を制限する。この
ことは極めて望ましくない。最後に被同調回路のコイル
は高価であり、かつ調整が必要である。このことも望ま
しくない。
（AFC）装置はいくつかの重大な欠点を有する。第１
に、被同調回路を調整しなければならない。事実、この
回路は中間周波数（IF）信号の検波において不安定性の
原因となる放射源となる。第２に、中間周波数（IF）帯
域フィルタの特性によって、自動周波数制御（AFC）ル
ープ特性は非対称である。この非対称の効果の１つは、
装置雑音によって直流成分がループ内において任意の直
流オフセットに対して重畳し、従って、直流ループ利得
を制限する要因の１つとなっていることである。低ルー
プ利得は今度は入力チューナにおける大きな周波数誤差
の原因となる。これが装置の捕捉性能を制限する。この
ことは極めて望ましくない。最後に被同調回路のコイル
は高価であり、かつ調整が必要である。このことも望ま
しくない。
従って、個別の自動周波数制御（AFC）被同調回路の
必要性のない、高利得ループ特性を有する改善された自
動周波数制御（AFC）装置に対する必要性が存在する。
必要性のない、高利得ループ特性を有する改善された自
動周波数制御（AFC）装置に対する必要性が存在する。
従って、本発明の目的は、高ループ利得、低直流オフ
セット及び低雑音特性を有する改善された自動周波数制
御装置を提供することにある。
セット及び低雑音特性を有する改善された自動周波数制
御装置を提供することにある。
本発明のもう１つの目的は、改善された移相回路を具
備する自動周波数制御装置を提供することにある。
備する自動周波数制御装置を提供することにある。
上記目的を達成するための本発明の構成は以下に示す
通りである。即ち、局部発振器（LO）（64）と、受信さ
れた中間周波数（IF）信号に応答して一対の直交位相関
係で動作する二重平衡復調器（36,54）を含む中間周波
数（IF）復調器部分と、位相検波器（18）を含む位相同
期ループ（20）と受信した中間周波数（IF）信号に位相
同期する電圧制御発振器（VCO）（24）とを有し、局部
発振器（LO）の動作周波数を制御する受信された中間周
波数（IF）信号に応答するテレビジョン受像機用の自動
周波数制御装置（10）であって、 前記二重平衡復調器（36,54）の各々の出力に結合さ
れ、前記受信された中間周波数（IF）信号の有無を検出
して、各々の出力において複数のイネーブル及びディス
エーブル制御信号を発生するセンス回路（72）と、 前記受信された中間周波数（IF）信号のない場合に
は、イネーブルになる前記センス回路（72）の第１出力
に結合され、前記電圧制御発振器（VCO）（24）に制御
信号を与えて公称動作周波数を第１の所定周波数に変更
するオフセット回路と（76）と、 前記受信された中間周波数（IF）信号がない場合に
は、イネーブルになる前記センス回路（72）の第２出力
に結合され、前記局部発振器（LO）（64）に制御信号を
与えて公称動作周波数を第２の所定周波数に変更するク
ランプ回路（70）とから構成され、 前記受信された中間周波数（IF）信号が存在する場合
には、前記センス回路（72）は前記オフセット回路（7
6）及び前記クランプ回路（70）をディスエーブルに
し、前記位相同期ループ（20）は位相同期することを特
徴とする自動周波数制御装置（10）としての構成を有す
る。
通りである。即ち、局部発振器（LO）（64）と、受信さ
れた中間周波数（IF）信号に応答して一対の直交位相関
係で動作する二重平衡復調器（36,54）を含む中間周波
数（IF）復調器部分と、位相検波器（18）を含む位相同
期ループ（20）と受信した中間周波数（IF）信号に位相
同期する電圧制御発振器（VCO）（24）とを有し、局部
発振器（LO）の動作周波数を制御する受信された中間周
波数（IF）信号に応答するテレビジョン受像機用の自動
周波数制御装置（10）であって、 前記二重平衡復調器（36,54）の各々の出力に結合さ
れ、前記受信された中間周波数（IF）信号の有無を検出
して、各々の出力において複数のイネーブル及びディス
エーブル制御信号を発生するセンス回路（72）と、 前記受信された中間周波数（IF）信号のない場合に
は、イネーブルになる前記センス回路（72）の第１出力
に結合され、前記電圧制御発振器（VCO）（24）に制御
信号を与えて公称動作周波数を第１の所定周波数に変更
するオフセット回路と（76）と、 前記受信された中間周波数（IF）信号がない場合に
は、イネーブルになる前記センス回路（72）の第２出力
に結合され、前記局部発振器（LO）（64）に制御信号を
与えて公称動作周波数を第２の所定周波数に変更するク
ランプ回路（70）とから構成され、 前記受信された中間周波数（IF）信号が存在する場合
には、前記センス回路（72）は前記オフセット回路（7
6）及び前記クランプ回路（70）をディスエーブルに
し、前記位相同期ループ（20）は位相同期することを特
徴とする自動周波数制御装置（10）としての構成を有す
る。
或いはまた、前記受信された中間周波数（IF）信号の
存在に応答して前記一対の二重平衡復調器（36,54）か
ら発生された出力信号に応答して、前記位相同期ループ
（20）がロック外れ状態にある場合に追加のイネーブル
制御信号を発生する前記センス回路（72）と、 前記センス回路（72）から印加された前記追加のイネ
ーブル制御信号に応答して、掃引制御信号を前記電圧制
御発振器（VCO）（24）に与え、前記電圧制御発振器（V
CO）（24）の周波数を、先ず最初に前記第１の所定周波
数から第３の所定周波数へ下方掃引し、次に公称動作周
波数の方向へ上方掃引する掃引回路（78）とから構成さ
れ、 前記センス回路（72）は、前記電圧制御発振器（VC
O）（24）が前記受信された中間周波数（IF）信号に対
して位相同期する場合における前記一対の二重平衡復調
器（36,54）の出力に応答して、前記オフセット回路（7
6）、前記掃引回路（78）及び前記クランプ回路（70）
をディスエーブルにすることを特徴とする自動周波数制
御装置（10）としての構成を有する。
存在に応答して前記一対の二重平衡復調器（36,54）か
ら発生された出力信号に応答して、前記位相同期ループ
（20）がロック外れ状態にある場合に追加のイネーブル
制御信号を発生する前記センス回路（72）と、 前記センス回路（72）から印加された前記追加のイネ
ーブル制御信号に応答して、掃引制御信号を前記電圧制
御発振器（VCO）（24）に与え、前記電圧制御発振器（V
CO）（24）の周波数を、先ず最初に前記第１の所定周波
数から第３の所定周波数へ下方掃引し、次に公称動作周
波数の方向へ上方掃引する掃引回路（78）とから構成さ
れ、 前記センス回路（72）は、前記電圧制御発振器（VC
O）（24）が前記受信された中間周波数（IF）信号に対
して位相同期する場合における前記一対の二重平衡復調
器（36,54）の出力に応答して、前記オフセット回路（7
6）、前記掃引回路（78）及び前記クランプ回路（70）
をディスエーブルにすることを特徴とする自動周波数制
御装置（10）としての構成を有する。
或いはまた、第１トランジスタ（164）と第２トラン
ジスタ（172）とから構成され、前記第２トランジスタ
（172）のベースは基準電圧（Vref）にバイアスされた
第１差動増幅器と、 第３トランジスタ（166）と第４トランジスタ（178）
とから構成され、前記第４トランジスタ（178）のベー
スは前記基準電圧（Vref）にバイアスされ、前記第１ト
ランジスタ（164）及び第３トランジスタ（166）のベー
スは、差動入力電圧（Vin,−Vin）が供給されかつ移相
回路（34）の一対の入力に接続された第２差動増幅器
と、 前記第１トランジスタ（164）のエミッタと前記第２
トランジスタ（172）のエミッタとの間に結合された第
１キャパシタ（174）と、 前記第３トランジスタ（166）のエミッタと前記第４
トランジスタ（178）のエミッタとの間に結合された第
２キャパシタ（176）と、 前記第２トランジスタ（172）の前記エミッタと前記
第３トランジスタ（166）の前記エミッタとの間に結合
された第１抵抗（188）と、 前記第１トランジスタ（164）の前記エミッタと前記
第４トランジスタ（178）の前記エミッタとの間に結合
された第２抵抗（186）と、 二重平衡負荷（184）に結合した前記第２及び第４ト
ランジスタ（172,178）のコレクタとから構成された前
記移相回路（34）を更に具えることを特徴とする自動周
波数制御装置（10）としての構成を有する。
ジスタ（172）とから構成され、前記第２トランジスタ
（172）のベースは基準電圧（Vref）にバイアスされた
第１差動増幅器と、 第３トランジスタ（166）と第４トランジスタ（178）
とから構成され、前記第４トランジスタ（178）のベー
スは前記基準電圧（Vref）にバイアスされ、前記第１ト
ランジスタ（164）及び第３トランジスタ（166）のベー
スは、差動入力電圧（Vin,−Vin）が供給されかつ移相
回路（34）の一対の入力に接続された第２差動増幅器
と、 前記第１トランジスタ（164）のエミッタと前記第２
トランジスタ（172）のエミッタとの間に結合された第
１キャパシタ（174）と、 前記第３トランジスタ（166）のエミッタと前記第４
トランジスタ（178）のエミッタとの間に結合された第
２キャパシタ（176）と、 前記第２トランジスタ（172）の前記エミッタと前記
第３トランジスタ（166）の前記エミッタとの間に結合
された第１抵抗（188）と、 前記第１トランジスタ（164）の前記エミッタと前記
第４トランジスタ（178）の前記エミッタとの間に結合
された第２抵抗（186）と、 二重平衡負荷（184）に結合した前記第２及び第４ト
ランジスタ（172,178）のコレクタとから構成された前
記移相回路（34）を更に具えることを特徴とする自動周
波数制御装置（10）としての構成を有する。
或いはまた、第１のリミッタ段（14）に印加された入
力信号の振幅を制限する、カスコード接続された第１の
リミッタ段（14）及び第２のリミッタ段（16）と、 前記入力信号の周波数の半分の周波数において動作す
る電圧制御発振器（VCO）（24）と、カスコード接続さ
れた第３のリミッタ段（30）及び第４のリミッタ段（3
2）とから構成され、前記第２のリミッタ段（16）の出
力に結合された位相同期ループ（PLL）（20）と、 前記入力信号を受信して所定量の位相シフトを与える
移相回路（34）と、及び 前記位相シフトされた入力信号と前記位相同期ループ
（PLL）（20）の出力信号との両方を受信して、前記入
力信号を復調して検出された出力信号を発生する二重平
衡復調器（36）とからなる中間周波数（IF）復調器成分
を具えることを特徴とするテレビジョン受像機用の自動
周波数制御装置（10）としての構成を有する。
力信号の振幅を制限する、カスコード接続された第１の
リミッタ段（14）及び第２のリミッタ段（16）と、 前記入力信号の周波数の半分の周波数において動作す
る電圧制御発振器（VCO）（24）と、カスコード接続さ
れた第３のリミッタ段（30）及び第４のリミッタ段（3
2）とから構成され、前記第２のリミッタ段（16）の出
力に結合された位相同期ループ（PLL）（20）と、 前記入力信号を受信して所定量の位相シフトを与える
移相回路（34）と、及び 前記位相シフトされた入力信号と前記位相同期ループ
（PLL）（20）の出力信号との両方を受信して、前記入
力信号を復調して検出された出力信号を発生する二重平
衡復調器（36）とからなる中間周波数（IF）復調器成分
を具えることを特徴とするテレビジョン受像機用の自動
周波数制御装置（10）としての構成を有する。
テレビジョン受像機に用いるための自動周波数制御
（AFC）装置（10）が開示されており、このテレビジョ
ン受像機は局部発振器（LO）（64）と、一対の二重平衡
復調器（36,54）を含む中間周波数（IF）復調器部分
と、捕捉及び中間周波数（IF）信号への位相同期をする
ための位相同期ループ（PLL）（20）とを含む。この自
動周波数制御（AFC）装置（10）は無信号状態、位相同
期外れ信号状態及び位相同期状態を感知し検出するため
のセンス回路（72）を含む。無信号状態の期間中に、セ
ンス回路（72）はオフセット回路（76）及びクランプ回
路（70）をイネーブルにし、位相同期ループ（PLL）（2
0）の電圧制御発振器（VCO）（24）と局部発振器（LO）
（64）の公称動作周波数を各々中間周波数（IF）フィル
タ（52）の公称中心周波数fCENTERに設定する。中間周
波数（IF）信号が現れると、センス回路（72）は、テレ
ビジョン受像機が位相同期外れ状態になると、掃引回路
（78）をイネーブルにし、電圧制御発振器（VCO）（2
4）の周波数を公称中心周波数fCENTERから音声キャリア
周波数fsより少し高い周波数まで下方掃引し、次に電圧
制御発振器（VCO）（24）の周波数をビデオキャリア周
波数fvの方向へ上方掃引する。電圧制御発振器（VCO）
（24）の周波数の下方掃引の期間中に、センス回路（7
2）は位相同期ループ（PLL）（20）の位相検波器（18）
をディスエーブルにし、スプリアス検索を抑止する。電
圧制御発振器（VCO）（24）が中間周波数（IF）信号に
位相同期すると、クランプ回路（70）、掃引回路（78）
及びオフセット回路（76）はディスエーブルになるが、
位相検波器（18）はイネーブルになる。
（AFC）装置（10）が開示されており、このテレビジョ
ン受像機は局部発振器（LO）（64）と、一対の二重平衡
復調器（36,54）を含む中間周波数（IF）復調器部分
と、捕捉及び中間周波数（IF）信号への位相同期をする
ための位相同期ループ（PLL）（20）とを含む。この自
動周波数制御（AFC）装置（10）は無信号状態、位相同
期外れ信号状態及び位相同期状態を感知し検出するため
のセンス回路（72）を含む。無信号状態の期間中に、セ
ンス回路（72）はオフセット回路（76）及びクランプ回
路（70）をイネーブルにし、位相同期ループ（PLL）（2
0）の電圧制御発振器（VCO）（24）と局部発振器（LO）
（64）の公称動作周波数を各々中間周波数（IF）フィル
タ（52）の公称中心周波数fCENTERに設定する。中間周
波数（IF）信号が現れると、センス回路（72）は、テレ
ビジョン受像機が位相同期外れ状態になると、掃引回路
（78）をイネーブルにし、電圧制御発振器（VCO）（2
4）の周波数を公称中心周波数fCENTERから音声キャリア
周波数fsより少し高い周波数まで下方掃引し、次に電圧
制御発振器（VCO）（24）の周波数をビデオキャリア周
波数fvの方向へ上方掃引する。電圧制御発振器（VCO）
（24）の周波数の下方掃引の期間中に、センス回路（7
2）は位相同期ループ（PLL）（20）の位相検波器（18）
をディスエーブルにし、スプリアス検索を抑止する。電
圧制御発振器（VCO）（24）が中間周波数（IF）信号に
位相同期すると、クランプ回路（70）、掃引回路（78）
及びオフセット回路（76）はディスエーブルになるが、
位相検波器（18）はイネーブルになる。
第１図は本発明の実施例としての自動周波数制御（AF
C）装置10の模式的ブロック構成図である。
C）装置10の模式的ブロック構成図である。
簡単に説明すると、本発明の自動周波数制御（AFC）
装置10は二重平衡復調器36のビデオ出力38においてビデ
オ情報信号を与える。また本発明の自動周波数制御（AF
C）装置10は中間周波数（IF）増幅器12を含み、この中
間周波数（IF）増幅器12に中間周波数（IF）テレビジョ
ン信号が印加され、また、この中間周波数（IF）増幅器
12の出力はリミッタ段14及び90度移相回路34の両方に結
合されている。振幅変調は、直列接続されたリミッタ段
14及び16によって中間周波数（IF）信号から除去され、
直交位相検波器18の入力に印加される。本発明の自動周
波数制御（AFC）装置10は、位相検波器18を含む位相同
期ループ（PLL）20と、位相検波器18と電圧制御発振器
（VCO）24との間に結合された低域フィルタ22と、被同
調回路26と、及び電圧制御発振器（VCO）24と直列接続
されたリミッタ段30及び32との間に結合された周波数逓
倍器回路（x2f）28とを含む。リミッタ段32の平衡出力
は位相検波器18の追加の入力に結合されている。二重平
衡復調器36は、90度位相回路34の出力及び周波数逓倍器
回路（x2f）28の出力が印加される複数の平衡入力を有
する。リミッタ段16の出力とリミッタ段14の入力との間
にはフィードバック回路40によってフィードバックが与
えられる。フィードバック回路40は、キャパシタ50とと
もに抵抗42、44、46及び48を含む。
装置10は二重平衡復調器36のビデオ出力38においてビデ
オ情報信号を与える。また本発明の自動周波数制御（AF
C）装置10は中間周波数（IF）増幅器12を含み、この中
間周波数（IF）増幅器12に中間周波数（IF）テレビジョ
ン信号が印加され、また、この中間周波数（IF）増幅器
12の出力はリミッタ段14及び90度移相回路34の両方に結
合されている。振幅変調は、直列接続されたリミッタ段
14及び16によって中間周波数（IF）信号から除去され、
直交位相検波器18の入力に印加される。本発明の自動周
波数制御（AFC）装置10は、位相検波器18を含む位相同
期ループ（PLL）20と、位相検波器18と電圧制御発振器
（VCO）24との間に結合された低域フィルタ22と、被同
調回路26と、及び電圧制御発振器（VCO）24と直列接続
されたリミッタ段30及び32との間に結合された周波数逓
倍器回路（x2f）28とを含む。リミッタ段32の平衡出力
は位相検波器18の追加の入力に結合されている。二重平
衡復調器36は、90度位相回路34の出力及び周波数逓倍器
回路（x2f）28の出力が印加される複数の平衡入力を有
する。リミッタ段16の出力とリミッタ段14の入力との間
にはフィードバック回路40によってフィードバックが与
えられる。フィードバック回路40は、キャパシタ50とと
もに抵抗42、44、46及び48を含む。
明らかなように、中間周波数（IF）フィルタ52から中
間周波数（IF）増幅器12に印加された中間周波数（IF）
信号の周波数が位相同期ループ（PLL）20の捕捉及び探
索範囲内にある限り、ビデオ搬送信号は復調されて二重
平衡復調器36のビデオ出力38においてビデオ情報信号を
与える。同様に、中間周波数（IF）増幅器12からの中間
周波数（IF）信号はまた二重平衡復調器36に関して90度
移相の関係で二重平衡復調器54の入力に印加される。周
波数逓倍器回路（x2f）28からの入力と組み合わさせ
て、二重平衡復調器54は、出力56において音声情報信号
を発生する。
間周波数（IF）増幅器12に印加された中間周波数（IF）
信号の周波数が位相同期ループ（PLL）20の捕捉及び探
索範囲内にある限り、ビデオ搬送信号は復調されて二重
平衡復調器36のビデオ出力38においてビデオ情報信号を
与える。同様に、中間周波数（IF）増幅器12からの中間
周波数（IF）信号はまた二重平衡復調器36に関して90度
移相の関係で二重平衡復調器54の入力に印加される。周
波数逓倍器回路（x2f）28からの入力と組み合わさせ
て、二重平衡復調器54は、出力56において音声情報信号
を発生する。
第２図は第１図の自動周波数制御（AFC）装置10の中
間周波数（IF）フィルタ52の帯域特性を示す。米国では
中間周波数（IF）フィルタ52の公称中心周波数fCENTER
は43.75MHzに設定されている。ビデオ信号及び音声信号
は各々ビデオキャリア周波数fv＝45.75MHz及び音声キャ
リア周波数fs＝41.25MHzにおいて生じ、これらの周波数
fv,fsは中間周波数（IF）フィルタ52の帯域外にある。
しかし、隣接するテレビジョンチャネル音声信号周波数
faは47.25MHzに現れる。
間周波数（IF）フィルタ52の帯域特性を示す。米国では
中間周波数（IF）フィルタ52の公称中心周波数fCENTER
は43.75MHzに設定されている。ビデオ信号及び音声信号
は各々ビデオキャリア周波数fv＝45.75MHz及び音声キャ
リア周波数fs＝41.25MHzにおいて生じ、これらの周波数
fv,fsは中間周波数（IF）フィルタ52の帯域外にある。
しかし、隣接するテレビジョンチャネル音声信号周波数
faは47.25MHzに現れる。
テレビジョン複合信号は無線周波数（RF）部分（図示
されていない）からミクサ部分62へ入力端子60に印加さ
れる。一般的に、局部発振器（LO）64は中間周波数（I
F）の信号周波数において動作し、ミクサ部分62と共同
して中間周波数（IF）フィルタ52の入力に印加される中
間周波数（IF）信号を発生させる。大部分の先行技術と
してのテレビジョン受像機においては、局部発振器（L
O）64及びミクサ部分62は自動周波数制御（AFC）ループ
74の一部を構成し、中間周波数（IF）同期を維持する。
これらの先行技術としての自動周波数制御（AFC）ルー
プ74はビデオキャリア周波数fv、即ち45.75MHzに同調し
た個別の被同調回路を更に必要とする。
されていない）からミクサ部分62へ入力端子60に印加さ
れる。一般的に、局部発振器（LO）64は中間周波数（I
F）の信号周波数において動作し、ミクサ部分62と共同
して中間周波数（IF）フィルタ52の入力に印加される中
間周波数（IF）信号を発生させる。大部分の先行技術と
してのテレビジョン受像機においては、局部発振器（L
O）64及びミクサ部分62は自動周波数制御（AFC）ループ
74の一部を構成し、中間周波数（IF）同期を維持する。
これらの先行技術としての自動周波数制御（AFC）ルー
プ74はビデオキャリア周波数fv、即ち45.75MHzに同調し
た個別の被同調回路を更に必要とする。
詳しく後述するように、本発明の自動周波数制御装置
10に使用する自動周波数制御（AFC）ループ74は個別の
被同調回路を必要とせず、従って、生産時に同調を必要
とする比較的高価なインダクタが不要となる。被同調コ
イルを除去すると、大部分の先行技術としてのテレビジ
ョン受像機に伴う放射源の問題もなくなる。
10に使用する自動周波数制御（AFC）ループ74は個別の
被同調回路を必要とせず、従って、生産時に同調を必要
とする比較的高価なインダクタが不要となる。被同調コ
イルを除去すると、大部分の先行技術としてのテレビジ
ョン受像機に伴う放射源の問題もなくなる。
本発明の自動周波数制御装置10に使用する自動周波数
制御（AFC）ループ74は、移相同期ループ（PLL）20の直
交位相検波器18の出力において発生した誤差出力信号を
用いて局部発振器（LO）64の発振周波数を制御して、自
動周波数制御を達成している。本発明の自動周波数制御
装置10に使用する自動周波数制御（AFC）ループ74は、
直交位相検波器18の出力と局部発振器（LO）64との間に
結合された利得段66を含み、局部発振器（LO）64の制御
入力にキャパシタ68両端の制御電圧を与える。更に、ク
ランプ回路70を含む自動周波数制御（AFC）ループ74
は、位相同期ループ（PLL）20とともにセンス回路72に
よって制御され、中間周波数（IF）信号の対称同期引き
込み（プルイン）及び捕捉を行う。
制御（AFC）ループ74は、移相同期ループ（PLL）20の直
交位相検波器18の出力において発生した誤差出力信号を
用いて局部発振器（LO）64の発振周波数を制御して、自
動周波数制御を達成している。本発明の自動周波数制御
装置10に使用する自動周波数制御（AFC）ループ74は、
直交位相検波器18の出力と局部発振器（LO）64との間に
結合された利得段66を含み、局部発振器（LO）64の制御
入力にキャパシタ68両端の制御電圧を与える。更に、ク
ランプ回路70を含む自動周波数制御（AFC）ループ74
は、位相同期ループ（PLL）20とともにセンス回路72に
よって制御され、中間周波数（IF）信号の対称同期引き
込み（プルイン）及び捕捉を行う。
センス回路72は、二重平衡復調器36及び54からの90度
移相関係にある出力信号に応答して、中間周波数（IF）
信号の対称同期引き込み（プルイン）及び捕捉を行うた
めに、（１）無信号及び（２）同期外れ状態をセンスす
るための制御機能を提供する。
移相関係にある出力信号に応答して、中間周波数（IF）
信号の対称同期引き込み（プルイン）及び捕捉を行うた
めに、（１）無信号及び（２）同期外れ状態をセンスす
るための制御機能を提供する。
もしも局部発振器（LO）64を含む自動周波数制御（AF
C）ループ74の利得が位相同期ループ（PLL）20の利得よ
り非常に大きいと、電圧制御発振器（VCO）24は本発明
の自動周波数制御（AFC）装置10の基準周波数として動
作する。
C）ループ74の利得が位相同期ループ（PLL）20の利得よ
り非常に大きいと、電圧制御発振器（VCO）24は本発明
の自動周波数制御（AFC）装置10の基準周波数として動
作する。
上述したように、センス回路72は二重平衡復調器36及
び54から発生した90度移相関係にあるビデオ及び音声信
号に応答して、オフセット回路76及び掃引回路78を介し
て電圧制御発振器（VCO）24の動作周波数を制御するた
めに使用される制御出力信号を発生する。また、センス
回路72は後述するように、直交位相検波器18及びクラン
プ回路70の両方のイネーブル及びディスエーブル制御を
行う。
び54から発生した90度移相関係にあるビデオ及び音声信
号に応答して、オフセット回路76及び掃引回路78を介し
て電圧制御発振器（VCO）24の動作周波数を制御するた
めに使用される制御出力信号を発生する。また、センス
回路72は後述するように、直交位相検波器18及びクラン
プ回路70の両方のイネーブル及びディスエーブル制御を
行う。
動作上、もしもテレビジョン信号が入力端子60に印加
されない場合には、二重平衡復調器36及び54からの同相
（Ｉ）及び直交位相（Ｑ）出力信号は存在しない。この
状態はセンス回路72によって感知される。それに応答し
て、オフセット回路76がイネーブルになり、電圧制御発
振器（VCO）24の制御入力にオフセット電圧を与える。
次に、電圧制御発振器（VCO）24の動作周波数がビデオ
キャリア周波数fv＝45.75MHzから中間周波数（IF）フィ
ルタ52の公称中心周波数fCENTER＝43.75MHzに駆動され
る。同時に、センス回路72はクランプ回路70をイネーブ
ルにし、クランプ回路70は局部発振器（LO）64の入力に
対する所定の電圧をキャパシタ68両端に発生させる。電
圧制御発振器（VCO）24の場合と同様に、これは公称動
作周波数を中間周波数（IF）フィルタ52の公称中心周波
数fCENTERに変化させる。従って、無信号状態では、テ
レビジョン受像機の自動周波数制御（AFC）ループ74及
び電圧制御発振器（VCO）24を含む位相同期ループ（PL
L）20はいずれも中間周波数（IF）フィルタ52の公称中
心周波数fCENTERに対応する同一周波数に設定される。
従って、局部発振器（LO）64或いは電圧制御発振器（VC
O）24の任意のドリフトが中間周波数（IF）フィルタ52
の公称中心周波数fCENTERの周りに発生する。
されない場合には、二重平衡復調器36及び54からの同相
（Ｉ）及び直交位相（Ｑ）出力信号は存在しない。この
状態はセンス回路72によって感知される。それに応答し
て、オフセット回路76がイネーブルになり、電圧制御発
振器（VCO）24の制御入力にオフセット電圧を与える。
次に、電圧制御発振器（VCO）24の動作周波数がビデオ
キャリア周波数fv＝45.75MHzから中間周波数（IF）フィ
ルタ52の公称中心周波数fCENTER＝43.75MHzに駆動され
る。同時に、センス回路72はクランプ回路70をイネーブ
ルにし、クランプ回路70は局部発振器（LO）64の入力に
対する所定の電圧をキャパシタ68両端に発生させる。電
圧制御発振器（VCO）24の場合と同様に、これは公称動
作周波数を中間周波数（IF）フィルタ52の公称中心周波
数fCENTERに変化させる。従って、無信号状態では、テ
レビジョン受像機の自動周波数制御（AFC）ループ74及
び電圧制御発振器（VCO）24を含む位相同期ループ（PL
L）20はいずれも中間周波数（IF）フィルタ52の公称中
心周波数fCENTERに対応する同一周波数に設定される。
従って、局部発振器（LO）64或いは電圧制御発振器（VC
O）24の任意のドリフトが中間周波数（IF）フィルタ52
の公称中心周波数fCENTERの周りに発生する。
さて、信号が現れると、局部発振器（LO）64及び電圧
制御発振器（VCO）24はいずれも公称中心周波数fCENTER
＝43.75MHzにおいて動作するので、中間周波数（IF）部
分は同期外れとなる。この状態では、センス回路72に印
加された同相（Ｉ）及び直交位相（Ｑ）出力信号に対応
して二重平衡復調器36及び54の間にビート音周波数が発
生する。
制御発振器（VCO）24はいずれも公称中心周波数fCENTER
＝43.75MHzにおいて動作するので、中間周波数（IF）部
分は同期外れとなる。この状態では、センス回路72に印
加された同相（Ｉ）及び直交位相（Ｑ）出力信号に対応
して二重平衡復調器36及び54の間にビート音周波数が発
生する。
ビート音が存在して同期外れ状態を示すかぎり、セン
ス回路72は制御信号を掃引回路78に与え、この掃引回路
78によって今度は電圧制御発振器（VCO）24の周波数は
初期オフセット周波数から41.75MHzの音声キャリア周波
数fsより少し高い周波数へ下方掃引される。従って、ビ
ート音周波数が最初に発生すると、電圧制御発振器（VC
O）24の周波数は先ず低い方へ引っ張られる。ひとたび
低い方の周波数に達すると、電圧制御発振器（VCO）24
は45.75MHzのビデオキャリア周波数fvに向かって上方へ
掃引されるようになる。電圧制御発振器（VCO）24が低
い周波数の方へ下方掃引されるのと同時に、直交位相検
波器18はセンス回路72によってディスエーブルにされ
る。このことは位相同期ループ（PLL）20が音声キャリ
ア周波数fsの音声キャリア信号に位相同期されるのを防
止する。ひとたび電圧制御発振器（VCO）24の周波数が
高い方へ上方掃引され始めると、直交位相検波器18は再
びイネーブルになり、このことは電圧制御発振器（VC
O）24の周波数がビデオキャリア周波数fvに達した時に
位相同期ループ（PLL）20を位相同期させる。位相同期
ループ（PLL）20が中間周波数（IF）信号の位相同期を
達成するやいなや、ビート音周波数は消失する。この状
態はセンス回路72によって感知され、このことはオフセ
ット回路76及び掃引回路78の両方を抑止する。次に電圧
制御発振器（VCO）24の制御が解除され、その結果電圧
制御発振器（VCO）24はその公称動作周波数において動
作可能となる。
ス回路72は制御信号を掃引回路78に与え、この掃引回路
78によって今度は電圧制御発振器（VCO）24の周波数は
初期オフセット周波数から41.75MHzの音声キャリア周波
数fsより少し高い周波数へ下方掃引される。従って、ビ
ート音周波数が最初に発生すると、電圧制御発振器（VC
O）24の周波数は先ず低い方へ引っ張られる。ひとたび
低い方の周波数に達すると、電圧制御発振器（VCO）24
は45.75MHzのビデオキャリア周波数fvに向かって上方へ
掃引されるようになる。電圧制御発振器（VCO）24が低
い周波数の方へ下方掃引されるのと同時に、直交位相検
波器18はセンス回路72によってディスエーブルにされ
る。このことは位相同期ループ（PLL）20が音声キャリ
ア周波数fsの音声キャリア信号に位相同期されるのを防
止する。ひとたび電圧制御発振器（VCO）24の周波数が
高い方へ上方掃引され始めると、直交位相検波器18は再
びイネーブルになり、このことは電圧制御発振器（VC
O）24の周波数がビデオキャリア周波数fvに達した時に
位相同期ループ（PLL）20を位相同期させる。位相同期
ループ（PLL）20が中間周波数（IF）信号の位相同期を
達成するやいなや、ビート音周波数は消失する。この状
態はセンス回路72によって感知され、このことはオフセ
ット回路76及び掃引回路78の両方を抑止する。次に電圧
制御発振器（VCO）24の制御が解除され、その結果電圧
制御発振器（VCO）24はその公称動作周波数において動
作可能となる。
探索が起きると、クランプ回路70もディスエーブルに
なり、局部発振器（LO）64はその中間周波数（IF）がそ
の正しい値（45.75MHz）に戻るように駆動される。局部
発振器（LO）64を含む自動周波数制御（AFC）ループ74
の利得は電圧制御発振器（VCO）24を含む位相同期ルー
プ（PLL）20の利得より遥かに大きいので、電圧制御発
振器（VCO）24はその位相同期されたビデオキャリア周
波数fv＝45.75MHzから僅か数kHzだけ動くが、局部発振
器（LO）64の周波数はこの大きさの中間周波数（IF）誤
差を補正するための周波数（MHz）だけ動くことができ
る点に注目する必要がある。
なり、局部発振器（LO）64はその中間周波数（IF）がそ
の正しい値（45.75MHz）に戻るように駆動される。局部
発振器（LO）64を含む自動周波数制御（AFC）ループ74
の利得は電圧制御発振器（VCO）24を含む位相同期ルー
プ（PLL）20の利得より遥かに大きいので、電圧制御発
振器（VCO）24はその位相同期されたビデオキャリア周
波数fv＝45.75MHzから僅か数kHzだけ動くが、局部発振
器（LO）64の周波数はこの大きさの中間周波数（IF）誤
差を補正するための周波数（MHz）だけ動くことができ
る点に注目する必要がある。
第３図は第１図の自動周波数制御（AFC）装置10のセ
ンス回路72の模式的ブロック構成図である。二重平衡復
調器36及び54からの同相（Ｉ）及び直交位相（Ｑ）出力
信号は比較器80及び82の各々の入力に印加される。ビー
ト音信号は、２つの比較器80,82の第２の入力において
印加された基準電圧Vrefと比較され、そこから差動出力
信号を発生する。比較器80からの差動出力信号はＤタイ
プフリップフロップ84及び86の各々のデータ入力端子Ｄ
に印加されるが、比較器82からの差動出力信号は２つの
Ｄタイプフリップフロップ84及び86のクロック入力端子
▲▼に各々印加される。更に、サンプリングクロッ
ク信号がナンドゲート83を介して２つのＤタイプフリッ
プフロップ84及び86のクロック入力端子▲▼に印加
される。Ｄタイプフリップフロップ84及び86の各々のＱ
出力はナンドゲート88の入力に接続され、このナンドゲ
ート88の出力は論理回路94の入力に結合されている。同
様に、２つのＤタイプフリップフロップ84及び86の各々
の出力はナンドゲート90を入力に接続され、このナン
ドゲート90の出力はナンドゲート88の出力に接続され論
理回路94の第１入力に印加される。Ｄタイプフリップフ
ロップ86の追加のＱ出力はＤタイプフリップフロップ84
の追加の出力とともにナンドゲート92の入力にワイヤ
接続され、このナンドゲート92の出力は論理回路94の第
２入力に接続される。論理回路94は一対の論理出力信号
Ａ及びＢを与え、これらの論理出力信号Ａ及びＢはキャ
パシタ96を充電及び放電するのに用いられ、このキャパ
シタ96はノード98と大地との間に結合されている。比較
器100は１出力をナンドゲート92の入力に接続させ、一
対の入力をノード98及び基準電圧、例えば2.8Vに各々結
合させている。ノード98は抵抗102を介して別の基準電
圧、例えば、2.5Vに接続されている。図示されているよ
うに、論理回路94の論理出力信号Ａ及びＢは、電流供給
及び吸収回路を含む位相同期表示器回路104に直接に結
合されている。電流供給回路は、電源電圧Vccとノード1
10との間のダイオード108と直列接続された抵抗106を含
む基準電流源を含む。電流源112はノード110と大地との
間に結合されている。トランジスタ114及び118は、それ
らのベースがノード110に結合されると、バイアスされ
て電流I1を供給する。トランジスタ114及び118の各々の
エミッタは抵抗116及び120を介して電源電圧Vccに接続
されている。
ンス回路72の模式的ブロック構成図である。二重平衡復
調器36及び54からの同相（Ｉ）及び直交位相（Ｑ）出力
信号は比較器80及び82の各々の入力に印加される。ビー
ト音信号は、２つの比較器80,82の第２の入力において
印加された基準電圧Vrefと比較され、そこから差動出力
信号を発生する。比較器80からの差動出力信号はＤタイ
プフリップフロップ84及び86の各々のデータ入力端子Ｄ
に印加されるが、比較器82からの差動出力信号は２つの
Ｄタイプフリップフロップ84及び86のクロック入力端子
▲▼に各々印加される。更に、サンプリングクロッ
ク信号がナンドゲート83を介して２つのＤタイプフリッ
プフロップ84及び86のクロック入力端子▲▼に印加
される。Ｄタイプフリップフロップ84及び86の各々のＱ
出力はナンドゲート88の入力に接続され、このナンドゲ
ート88の出力は論理回路94の入力に結合されている。同
様に、２つのＤタイプフリップフロップ84及び86の各々
の出力はナンドゲート90を入力に接続され、このナン
ドゲート90の出力はナンドゲート88の出力に接続され論
理回路94の第１入力に印加される。Ｄタイプフリップフ
ロップ86の追加のＱ出力はＤタイプフリップフロップ84
の追加の出力とともにナンドゲート92の入力にワイヤ
接続され、このナンドゲート92の出力は論理回路94の第
２入力に接続される。論理回路94は一対の論理出力信号
Ａ及びＢを与え、これらの論理出力信号Ａ及びＢはキャ
パシタ96を充電及び放電するのに用いられ、このキャパ
シタ96はノード98と大地との間に結合されている。比較
器100は１出力をナンドゲート92の入力に接続させ、一
対の入力をノード98及び基準電圧、例えば2.8Vに各々結
合させている。ノード98は抵抗102を介して別の基準電
圧、例えば、2.5Vに接続されている。図示されているよ
うに、論理回路94の論理出力信号Ａ及びＢは、電流供給
及び吸収回路を含む位相同期表示器回路104に直接に結
合されている。電流供給回路は、電源電圧Vccとノード1
10との間のダイオード108と直列接続された抵抗106を含
む基準電流源を含む。電流源112はノード110と大地との
間に結合されている。トランジスタ114及び118は、それ
らのベースがノード110に結合されると、バイアスされ
て電流I1を供給する。トランジスタ114及び118の各々の
エミッタは抵抗116及び120を介して電源電圧Vccに接続
されている。
従って、電流I1はトランジスタ114のコレクタからノ
ード122へ供給され、このノード122は、直列接続された
抵抗126及びダイオード124を介して、論理回路94の論理
出力信号Ａの出力端子に結合されている。トランジスタ
118はまた電流I1を直接的にノード98に供給する。直列
接続された抵抗130及びダイオード128はノード122及び
論理回路94の論理出力信号Ｂの出力端子との間に結合さ
れている。トランジスタ132及び134は、各々のコレクタ
がノード98に接続されてノード98から電流I2を吸収する
回路を提供する。この２つのトランジスタ132及び134の
ベースはノード122に接続されているが、各々のエミッ
タは抵抗136及び138を介して論理回路94の論理出力信号
A,Bの各々の出力端子に各々結合されている。一対のし
きい値比較器140及び142は第１入力をノード98に接続さ
せており、各々の出力を論理回路144に結合させてい
る。第２入力を基準電圧、例えば、3.4Vに接続させてい
る比較器140は位相同期状態の表示を与える。第２入力
を基準電圧、例えば1.4Vに結合させている比較器142は
位相同期の外れ信号状態の表示の与える。論理回路144
は比較器140及び142の出力信号に応答して、出力端子14
6、148、150及び152において種々の制御信号を発生させ
て、第１図を参照して上述したように、オフセット回路
76、掃引回路78、クランプ回路70及び位相検波器18のイ
ネーブル及びディスエーブルを制御する。
ード122へ供給され、このノード122は、直列接続された
抵抗126及びダイオード124を介して、論理回路94の論理
出力信号Ａの出力端子に結合されている。トランジスタ
118はまた電流I1を直接的にノード98に供給する。直列
接続された抵抗130及びダイオード128はノード122及び
論理回路94の論理出力信号Ｂの出力端子との間に結合さ
れている。トランジスタ132及び134は、各々のコレクタ
がノード98に接続されてノード98から電流I2を吸収する
回路を提供する。この２つのトランジスタ132及び134の
ベースはノード122に接続されているが、各々のエミッ
タは抵抗136及び138を介して論理回路94の論理出力信号
A,Bの各々の出力端子に各々結合されている。一対のし
きい値比較器140及び142は第１入力をノード98に接続さ
せており、各々の出力を論理回路144に結合させてい
る。第２入力を基準電圧、例えば、3.4Vに接続させてい
る比較器140は位相同期状態の表示を与える。第２入力
を基準電圧、例えば1.4Vに結合させている比較器142は
位相同期の外れ信号状態の表示の与える。論理回路144
は比較器140及び142の出力信号に応答して、出力端子14
6、148、150及び152において種々の制御信号を発生させ
て、第１図を参照して上述したように、オフセット回路
76、掃引回路78、クランプ回路70及び位相検波器18のイ
ネーブル及びディスエーブルを制御する。
上述したように、センス回路72の目的は中間周波数
（IF）信号の有無を検出し、電圧制御発振器（VCO）24
がその信号に位相同期する時を示すことである。中間周
波数（IF）信号がないと、二重平衡復調器36及び54の同
相（Ｉ）及び直交位相（Ｑ）出力信号は雑音のみを含
む。この状態では、論理回路94の論理出力信号Ａ及びＢ
は、等しい時間的重み付けで、０及び１の論理状態の間
をスイッチする。従って、位相同期表示器回路104のキ
ャパシタ96上に蓄積された正味の電荷量は、電流がノー
ド98において等しく供給されかつ吸収されるのでゼロ
（零）になる。従って、ノード98は2.5Vに維持されて全
ての比較器100、140及び142は非動作状態となり、従っ
て全ての出力はゼロ（零）論理状態になる。
（IF）信号の有無を検出し、電圧制御発振器（VCO）24
がその信号に位相同期する時を示すことである。中間周
波数（IF）信号がないと、二重平衡復調器36及び54の同
相（Ｉ）及び直交位相（Ｑ）出力信号は雑音のみを含
む。この状態では、論理回路94の論理出力信号Ａ及びＢ
は、等しい時間的重み付けで、０及び１の論理状態の間
をスイッチする。従って、位相同期表示器回路104のキ
ャパシタ96上に蓄積された正味の電荷量は、電流がノー
ド98において等しく供給されかつ吸収されるのでゼロ
（零）になる。従って、ノード98は2.5Vに維持されて全
ての比較器100、140及び142は非動作状態となり、従っ
て全ての出力はゼロ（零）論理状態になる。
しかし、中間周波数（IF）信号ないが、低利得チュー
ナ雑音が存在すると、論理出力信号Ａ及びＢは前述の如
くはスイッチしないことがある。この状態が起きると、
ノード98の電位は、あたかも位相同期ループ（PLL）20
が位相同期されているように、2.8Vに到達するまで上昇
する。この時に、位相同期テスト用の比較器100は出力
状態を切り換え、ナンドゲート92の入力における抑止信
号を除去する。位相同期ループ（PLL）20がこの時に位
相同期されないと、ナンドゲート92への入力は論理１状
態に切り換わり、論理回路94の論理出力信号Ａ及びＢの
極性は逆になる。このためノード98は2.8V以下に駆動さ
れ、これは比較器100の出力において抑止信号を発生さ
せる。比較器100は上述したように継続的に抑止及びイ
ネーブル出力を与えるので、ノード98はこれらの条件下
では約2.8Vで発振する。
ナ雑音が存在すると、論理出力信号Ａ及びＢは前述の如
くはスイッチしないことがある。この状態が起きると、
ノード98の電位は、あたかも位相同期ループ（PLL）20
が位相同期されているように、2.8Vに到達するまで上昇
する。この時に、位相同期テスト用の比較器100は出力
状態を切り換え、ナンドゲート92の入力における抑止信
号を除去する。位相同期ループ（PLL）20がこの時に位
相同期されないと、ナンドゲート92への入力は論理１状
態に切り換わり、論理回路94の論理出力信号Ａ及びＢの
極性は逆になる。このためノード98は2.8V以下に駆動さ
れ、これは比較器100の出力において抑止信号を発生さ
せる。比較器100は上述したように継続的に抑止及びイ
ネーブル出力を与えるので、ノード98はこれらの条件下
では約2.8Vで発振する。
しかし、ナンドゲート92が解除されるかイネーブルに
なると、Ｄタイプフリップフロップ84及び86からナンド
ゲート92への入力は、サンプルクロック信号発生用のナ
ンドゲート83による同相（Ｉ）信号のサンプリングによ
って論理ゼロ（零）となり、論理回路94の論理出力信号
Ａ及びＢは変化しないままになり、ノード98は4.3Vにな
る。ノード98の電圧が3.4Vを越えると、位相同期状態の
表示を与える比較器140が動作し、掃引回路78は論理回
路144の各々の出力から生じた制御信号によってクラン
プ回路70とともにディスエーブルになる。
なると、Ｄタイプフリップフロップ84及び86からナンド
ゲート92への入力は、サンプルクロック信号発生用のナ
ンドゲート83による同相（Ｉ）信号のサンプリングによ
って論理ゼロ（零）となり、論理回路94の論理出力信号
Ａ及びＢは変化しないままになり、ノード98は4.3Vにな
る。ノード98の電圧が3.4Vを越えると、位相同期状態の
表示を与える比較器140が動作し、掃引回路78は論理回
路144の各々の出力から生じた制御信号によってクラン
プ回路70とともにディスエーブルになる。
復調器回路が同期外れになり、ビート音が二重平衡復
調器36及び54から現れると、Ｄタイプフリップフロップ
84及び86はクロックされ、ナンドゲート88またはナンド
ゲート90への入力は論理１となる。従って、ナンドゲー
ト88の出力は論理０になる。この結果、論理回路94の論
理出力信号Ａは論理１となるが、論理出力信号Ｂは論理
０となる。従って、電流I2は電流I1より大となり、ノー
ド98の電圧は0.8Vに引き下げられる。しかしながら、電
圧が1.4V以下に下がると、位相同期の外れ信号状態の表
示を与える比較器142が動作し、掃引回路78がイネーブ
ルになって、上述した捕捉シーケンスが開始される。
調器36及び54から現れると、Ｄタイプフリップフロップ
84及び86はクロックされ、ナンドゲート88またはナンド
ゲート90への入力は論理１となる。従って、ナンドゲー
ト88の出力は論理０になる。この結果、論理回路94の論
理出力信号Ａは論理１となるが、論理出力信号Ｂは論理
０となる。従って、電流I2は電流I1より大となり、ノー
ド98の電圧は0.8Vに引き下げられる。しかしながら、電
圧が1.4V以下に下がると、位相同期の外れ信号状態の表
示を与える比較器142が動作し、掃引回路78がイネーブ
ルになって、上述した捕捉シーケンスが開始される。
第４図は第１図の自動周波数制御（AFC）装置10に用
いられている移相回路34の模式的回路構成図である。ま
た第５図は第４図の移相回路34の動作説明のためのベク
トル図である。第４図及び第５図を参照して、移相回路
34の動作を説明する。移相回路34は第１トランジスタ16
4及び第３トランジスタ166のベース電極に接続された入
力端子160及び162の両端において、中間周波数（IF）増
幅器12の出力に対応する、差動入力電圧（Vin,−Vin）
を受信するように適合されている。第１トランジスタ16
4及び第３トランジスタ166のコレクタは電源電圧Vccが
供給される第１電源導体に結合されている。第１トラン
ジスタ164及び第３トランジスタ166のエミッタは、大地
基準電位が供給される各々の抵抗168及び170を介して第
２電源導体に結合されている。第１トランジスタ164の
エミッタは第１キャパシタ174を介して第２トランジス
タ172のエミッタに結合されているが、第３トランジス
タ166のエミッタは第２キャパシタ176を介して第４トラ
ンジスタ178のエミッタに結合されている。トランジス
タ対（164:172）及び（166:178）は本来一対の差動増幅
器を形成し、第２トランジスタ172及び第４トランジス
タ178のベースは共通に接続されて基準電圧Vrefにバイ
アスされている。第２トランジスタ172及び第４トラン
ジスタ178のエミッタもまた抵抗180及び182を介して各
々第２電源導体に結合されている。第２トランジスタ17
2及び第４トランジスタ178のコレクタは二重平衡負荷
（または利用手段）184に作動的に結合される。二重平
衡負荷184は、例えば、二重平衡復調器36（第１図）で
もよい。調整可能な位相制御は、第２抵抗186及び第１
抵抗188からなる一対の抵抗によって得られ、これらの
抵抗は第１トランジスタ164及び第４トランジスタ178、
及び第３トランジスタ166及び第２トランジスタ172のエ
ミッタ間に各々交差結合されている。
いられている移相回路34の模式的回路構成図である。ま
た第５図は第４図の移相回路34の動作説明のためのベク
トル図である。第４図及び第５図を参照して、移相回路
34の動作を説明する。移相回路34は第１トランジスタ16
4及び第３トランジスタ166のベース電極に接続された入
力端子160及び162の両端において、中間周波数（IF）増
幅器12の出力に対応する、差動入力電圧（Vin,−Vin）
を受信するように適合されている。第１トランジスタ16
4及び第３トランジスタ166のコレクタは電源電圧Vccが
供給される第１電源導体に結合されている。第１トラン
ジスタ164及び第３トランジスタ166のエミッタは、大地
基準電位が供給される各々の抵抗168及び170を介して第
２電源導体に結合されている。第１トランジスタ164の
エミッタは第１キャパシタ174を介して第２トランジス
タ172のエミッタに結合されているが、第３トランジス
タ166のエミッタは第２キャパシタ176を介して第４トラ
ンジスタ178のエミッタに結合されている。トランジス
タ対（164:172）及び（166:178）は本来一対の差動増幅
器を形成し、第２トランジスタ172及び第４トランジス
タ178のベースは共通に接続されて基準電圧Vrefにバイ
アスされている。第２トランジスタ172及び第４トラン
ジスタ178のエミッタもまた抵抗180及び182を介して各
々第２電源導体に結合されている。第２トランジスタ17
2及び第４トランジスタ178のコレクタは二重平衡負荷
（または利用手段）184に作動的に結合される。二重平
衡負荷184は、例えば、二重平衡復調器36（第１図）で
もよい。調整可能な位相制御は、第２抵抗186及び第１
抵抗188からなる一対の抵抗によって得られ、これらの
抵抗は第１トランジスタ164及び第４トランジスタ178、
及び第３トランジスタ166及び第２トランジスタ172のエ
ミッタ間に各々交差結合されている。
動作上、差動入力電圧（Vin,−Vin）は、第２トラン
ジスタ172及び第４トランジスタ178のコレクタにおいて
発生する差動出力電流（io,−io）に変換される。理想
的には、整合されたトランジスタを用いて、差動出力電
流（io,−io）を差動入力電圧（Vin,−Vin）に対して90
度移相させることである。従って、例えば第１トランジ
スタ164のベースに印加された差動入力電圧Vinは、第５
図のベクトル190によって示されているように、レベル
シフトされて第１トランジスタ164のエミッタに現れ
る。差動入力電圧Vinは第１キャパシタ174を介してベク
トル196の容量性電流icに変換されて第２トランジスタ1
72を励振し、今度はこれが差動入力電圧Vinに対して90
度の角度をもつ差動出力電流ioを発生させる（ベクトル
192参照）。トランジスタが理想的なものであれば、第
２抵抗186及び第１抵抗188は不要である。しかしなが
ら、バイポーラトランジスタの小信号エミッタ抵抗（r
e）によって、僅かな位相誤差が導入され、これによっ
て今度は差動入力電圧Vinの位相シフト、即ち、ベクト
ル194（Vc）を生じさせ、また第１キャパシタ174を介し
てトランジスタ132への容量性電流ic（ベクトル196）を
結果として生じさせる。
ジスタ172及び第４トランジスタ178のコレクタにおいて
発生する差動出力電流（io,−io）に変換される。理想
的には、整合されたトランジスタを用いて、差動出力電
流（io,−io）を差動入力電圧（Vin,−Vin）に対して90
度移相させることである。従って、例えば第１トランジ
スタ164のベースに印加された差動入力電圧Vinは、第５
図のベクトル190によって示されているように、レベル
シフトされて第１トランジスタ164のエミッタに現れ
る。差動入力電圧Vinは第１キャパシタ174を介してベク
トル196の容量性電流icに変換されて第２トランジスタ1
72を励振し、今度はこれが差動入力電圧Vinに対して90
度の角度をもつ差動出力電流ioを発生させる（ベクトル
192参照）。トランジスタが理想的なものであれば、第
２抵抗186及び第１抵抗188は不要である。しかしなが
ら、バイポーラトランジスタの小信号エミッタ抵抗（r
e）によって、僅かな位相誤差が導入され、これによっ
て今度は差動入力電圧Vinの位相シフト、即ち、ベクト
ル194（Vc）を生じさせ、また第１キャパシタ174を介し
てトランジスタ132への容量性電流ic（ベクトル196）を
結果として生じさせる。
図示したように、位相誤差を伴う容量性電流icは、垂
直成分ベクトル198及び水平成分ベクトル200からなる。
後述するように、交差結合された第２抵抗186及び第１
抵抗188は、容量性電流icに伴う位相誤差の水平成分を
相殺するのに用いられ、従って差動出力電流io及び−io
が得られる。明らかなように、入力端子162に印加され
た差動入力電圧−Vinは入力端子160に印加された差動入
力電圧Vinとは位相が外れている。この結果、第１キャ
パシタ174を通って流れる容量性電流icの水平成分と位
相が外れた電流が第１抵抗188を通って導通する。第１
抵抗188の値を調節することによって、ベクトル202が容
量性電流ic（ベクトル196）の水平成分を相殺するま
で、電流i188の大きさを調節することができる。同様
に、第２抵抗186は第２キャパシタ176を通って流れる容
量性電流icの水平成分を相殺する。従って、小信号エミ
ッタ抵抗（re）による位相誤差は、交差結合された抵抗
によって補正され、それにより差動出力電流io,−ioは
差動入力電圧Vin,−Vinに対して直角位相で現れる。
直成分ベクトル198及び水平成分ベクトル200からなる。
後述するように、交差結合された第２抵抗186及び第１
抵抗188は、容量性電流icに伴う位相誤差の水平成分を
相殺するのに用いられ、従って差動出力電流io及び−io
が得られる。明らかなように、入力端子162に印加され
た差動入力電圧−Vinは入力端子160に印加された差動入
力電圧Vinとは位相が外れている。この結果、第１キャ
パシタ174を通って流れる容量性電流icの水平成分と位
相が外れた電流が第１抵抗188を通って導通する。第１
抵抗188の値を調節することによって、ベクトル202が容
量性電流ic（ベクトル196）の水平成分を相殺するま
で、電流i188の大きさを調節することができる。同様
に、第２抵抗186は第２キャパシタ176を通って流れる容
量性電流icの水平成分を相殺する。従って、小信号エミ
ッタ抵抗（re）による位相誤差は、交差結合された抵抗
によって補正され、それにより差動出力電流io,−ioは
差動入力電圧Vin,−Vinに対して直角位相で現れる。
本発明の自動周波数制御（AFC）装置によれば、個別
の自動周波数制御（AFC）被同調回路の必要性がなく、
高利得ループ特性を有する自動周波数制御（AFC）装置
が得られる。
の自動周波数制御（AFC）被同調回路の必要性がなく、
高利得ループ特性を有する自動周波数制御（AFC）装置
が得られる。
また本発明の自動周波数制御（AFC）装置によれば、
高利得ループ特性でかつ低直流オフセット性能及び低雑
音特性を有する自動周波数制御（AFC）装置が得られ
る。
高利得ループ特性でかつ低直流オフセット性能及び低雑
音特性を有する自動周波数制御（AFC）装置が得られ
る。
第１図は本発明の実施例としての自動周波数制御（AF
C）装置10の模式的ブロック構成図である。 第２図は第１図の自動周波数制御（AFC）装置10の中間
周波数（IF）フィルタ52の帯域特性を示す図である。 第３図は第１図の自動周波数制御（AFC）装置10のセン
ス回路72の模式的ブロック構成図である。 第４図は第１図の自動周波数制御（AFC）装置10に用い
られている移相回路34の模式的回路構成図である。 第５図は第４図の移相回路34の動作説明のためのベクト
ル図である。 10……自動周波数制御（AFC）装置 12……中間周波数（IF）増幅器 14,16,30,32……リミッタ段 18……（直交）位相検波器 20……位相同期ループ（PLL） 22……低域フィルタ 24……電圧制御発振器（VCO） 26……被同調回路 28……周波数逓倍器回路（x2f） 34……（90度）移相回路 36,54……二重平衡復調器 38……ビデオ出力 40……フィードバック回路 42,44,46,48,102,106,116,120,126,130,136,138,168,17
0,180,182……抵抗 50,68,96……キャパシタ 52……中間周波数（IF）フィルタ 60,160,162……入力端子 62……ミクサ部分 64……局部発振器（LO） 66……利得段 70……クランプ回路 72……センス回路 74……自動周波数制御（AFC）ループ 76……オフセット回路 78……掃引回路 80,82,100,140,142……比較器 83,88,90,92……ナンドゲート 84,86……Ｄタイプフリップフロップ 94,144……論理回路 98,110,122……ノード 104……位相同期表示器回路 108,124,128……ダイオード 112……電流源 114,118,132,134……トランジスタ 146,148,150,152……出力端子 164……第１トランジスタ 166……第３トランジスタ 172……第２トランジスタ 174……第１キャパシタ 176……第２キャパシタ 178……第４トランジスタ 184……二重平衡負荷（または利用手段） 186……第２抵抗 188……第１抵抗 190……ベクトル（Vin） 192……ベクトル（io） 194……ベクトル（Vc） 196……ベクトル（ic） 198……ベクトル196の垂直成分ベクトル 200……ベクトル196の水平成分ベクトル 202……ベクトル（i188） A,B……論理出力信号 io,−io……差動出力電流 Vcc……電源電圧 Vin,−Vin……差動入力電圧 VREF,Vref……基準電圧
C）装置10の模式的ブロック構成図である。 第２図は第１図の自動周波数制御（AFC）装置10の中間
周波数（IF）フィルタ52の帯域特性を示す図である。 第３図は第１図の自動周波数制御（AFC）装置10のセン
ス回路72の模式的ブロック構成図である。 第４図は第１図の自動周波数制御（AFC）装置10に用い
られている移相回路34の模式的回路構成図である。 第５図は第４図の移相回路34の動作説明のためのベクト
ル図である。 10……自動周波数制御（AFC）装置 12……中間周波数（IF）増幅器 14,16,30,32……リミッタ段 18……（直交）位相検波器 20……位相同期ループ（PLL） 22……低域フィルタ 24……電圧制御発振器（VCO） 26……被同調回路 28……周波数逓倍器回路（x2f） 34……（90度）移相回路 36,54……二重平衡復調器 38……ビデオ出力 40……フィードバック回路 42,44,46,48,102,106,116,120,126,130,136,138,168,17
0,180,182……抵抗 50,68,96……キャパシタ 52……中間周波数（IF）フィルタ 60,160,162……入力端子 62……ミクサ部分 64……局部発振器（LO） 66……利得段 70……クランプ回路 72……センス回路 74……自動周波数制御（AFC）ループ 76……オフセット回路 78……掃引回路 80,82,100,140,142……比較器 83,88,90,92……ナンドゲート 84,86……Ｄタイプフリップフロップ 94,144……論理回路 98,110,122……ノード 104……位相同期表示器回路 108,124,128……ダイオード 112……電流源 114,118,132,134……トランジスタ 146,148,150,152……出力端子 164……第１トランジスタ 166……第３トランジスタ 172……第２トランジスタ 174……第１キャパシタ 176……第２キャパシタ 178……第４トランジスタ 184……二重平衡負荷（または利用手段） 186……第２抵抗 188……第１抵抗 190……ベクトル（Vin） 192……ベクトル（io） 194……ベクトル（Vc） 196……ベクトル（ic） 198……ベクトル196の垂直成分ベクトル 200……ベクトル196の水平成分ベクトル 202……ベクトル（i188） A,B……論理出力信号 io,−io……差動出力電流 Vcc……電源電圧 Vin,−Vin……差動入力電圧 VREF,Vref……基準電圧
Claims (4)
- 【請求項１】局部発振器（LO）と、受信された中間周波
数（IF）信号に応答して一対の直交位相関係で動作する
二重平衡復調器を含む中間周波数（IF）復調器部分と、
位相検波器を含む位相同期ループと受信した中間周波数
（IF）信号に位相同期する電圧制御発振器（VCO）とを
有し、局部発振器（LO）の動作周波数を制御する受信さ
れた中間周波数（IF）信号に応答するテレビジョン受像
機用の自動周波数制御装置であって、 前記二重平衡復調器の各々の出力に結合され、前記受信
された中間周波数（IF）信号の有無を検出して、各々の
出力において複数のイネーブル及びディスエーブル制御
信号を発生するセンス回路と、 前記受信された中間周波数（IF）信号のない場合には、
イネーブルになる前記センス回路の第１出力に結合さ
れ、前記電圧制御発振器（VCO）に制御信号を与えて公
称動作周波数を第１の所定周波数に変更するオフセット
回路と、 前記受信された中間周波数（IF）信号がない場合には、
イネーブルになる前記センス回路の第２出力に結合さ
れ、前記局部発振器（LO）に制御信号を与えて公称動作
周波数を第２の所定周波数に変更するクランプ回路とか
ら構成され、 前記受信された中間周波数（IF）信号が存在する場合に
は、前記センス回路は前記オフセット回路及び前記クラ
ンプ回路をディスエーブルにし、前記位相同期ループは
位相同期することを特徴とする自動周波数制御装置。 - 【請求項２】前記受信された中間周波数（IF）信号の存
在に応答して前記一対の二重平衡復調器から発生された
出力信号に応答して、前記位相同期ループがロック外れ
状態にある場合に追加のイネーブル制御信号を発生する
前記センス回路と、 前記センス回路から印加された前記追加のイネーブル制
御信号に応答して、掃引制御信号を前記電圧制御発振器
（VCO）に与え、前記電圧制御発振器（VCO）の周波数
を、先ず最初に前記第１の所定周波数から第３の所定周
波数へ下方掃引し、次に公称動作周波数の方向へ上方掃
引する掃引回路とから構成され、 前記センス回路は、前記電圧制御発振器（VCO）が前記
受信された中間周波数（IF）信号に対して位相同期する
場合における前記一対の二重平衡復調器の出力に応答し
て、前記オフセット回路、前記掃引回路及び前記クラン
プ回路をディスエーブルにすることを特徴とする請求項
１記載の自動周波数制御装置。 - 【請求項３】第１トランジスタと第２トランジスタとか
ら構成され、前記第２トランジスタのベースは基準電圧
（Vref）にバイアスされた第１差動増幅器と、 第３トランジスタと第４トランジスタとから構成され、
前記第４トランジスタのベースは前記基準電圧（Vref）
にバイアスされ、前記第１トランジスタ及び第３トラン
ジスタのベースは、差動入力電圧（Vin,−Vin）が供給
されかつ移相回路の一対の入力に接続された第２差動増
幅器と、 前記第１トランジスタのエミッタと前記第２トランジス
タのエミッタとの間に結合された第１キャパシタと、 前記第３トランジスタのエミッタと前記第４トランジス
タのエミッタとの間に結合された第２キャパシタと、 前記第２トランジスタの前記エミッタと前記第３トラン
ジスタの前記エミッタとの間に結合された第１抵抗と、 前記第１トランジスタの前記エミッタと前記第４トラン
ジスタの前記エミッタとの間に結合された第２抵抗と、 二重平衡負荷に結合した前記第２及び第４トランジスタ
のコレクタとから構成された前記移相回路を更に具える
ことを特徴とする請求項１記載の自動周波数制御装置。 - 【請求項４】第１のリミッタ段に印加された入力信号の
振幅を制限する、カスコード接続された第１のリミッタ
段及び第２のリミッタ段と、 前記入力信号の周波数の半分の周波数において動作する
電圧制御発振器（VCO）と、カスコード接続された第３
リミッタ段及び第４のリミッタ段とから構成され、前記
第２のリミッタ段の出力に結合された位相同期ループ
（PLL）と、 前記入力信号を受信して所定量の位相シフトを与える移
相回路と、及び 前記位相シフトされた入力信号と前記位相同期ループ
（PLL）の出力信号との両方を受信して、前記入力信号
を復調して検出された出力信号を発生する二重平衡復調
器とからなる中間周波数（IF）復調器部分を具えること
を特徴とする請求項１もしくは２の内、いずれか１項記
載のテレビジョン受像機用の自動周波数制御装置。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US81,041 | 1987-08-03 | ||
| US07/081,041 US4796102A (en) | 1987-08-03 | 1987-08-03 | Automatic frequency control system |
| US81,085 | 1987-08-03 | ||
| US07/081,085 US4745370A (en) | 1987-08-03 | 1987-08-03 | Adjustable phase shift circuit |
| US80,934 | 1987-08-03 | ||
| US07/080,934 US4766391A (en) | 1987-08-03 | 1987-08-03 | Video demodulator system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6455977A JPS6455977A (en) | 1989-03-02 |
| JP2911458B2 true JP2911458B2 (ja) | 1999-06-23 |
Family
ID=27373805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63194280A Expired - Lifetime JP2911458B2 (ja) | 1987-08-03 | 1988-08-03 | 自動周波数制御装置 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0302290B1 (ja) |
| JP (1) | JP2911458B2 (ja) |
| KR (1) | KR960016784B1 (ja) |
| DE (1) | DE3852441T2 (ja) |
| HK (1) | HK1000437A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01196946A (ja) * | 1988-02-01 | 1989-08-08 | Toshiba Corp | 周波数制御装置 |
| US4814887A (en) * | 1988-05-23 | 1989-03-21 | General Instrument Corporation | Automatic frequency control |
| DE4332161A1 (de) * | 1993-09-22 | 1995-03-23 | Thomson Brandt Gmbh | Hochfrequenzempfänger |
| EP0660512B1 (fr) * | 1993-12-22 | 1999-12-08 | Philips Composants Et Semiconducteurs | Amplificateur déphaseur et son application à un circuit recombineur |
| JP4716302B2 (ja) * | 2001-04-21 | 2011-07-06 | 九州日立マクセル株式会社 | 発光表示装置を備えた小型電気機器 |
| JP2007232790A (ja) * | 2006-02-27 | 2007-09-13 | Inaba Denki:Kk | 照明式表示装置 |
| JP2008139511A (ja) * | 2006-11-30 | 2008-06-19 | Inaba Denki:Kk | 照明式表示装置用表示板とそれを用いた照明式表示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1073074B (it) * | 1975-11-14 | 1985-04-13 | Rca Corp | Sintetizzatore di frequenze televisive,per portanti di frequenza non standardizzata |
| US4291413A (en) * | 1979-09-28 | 1981-09-22 | Rca Corporation | Search type tuning system with direct address channel selection apparatus |
| US4358791A (en) * | 1980-12-01 | 1982-11-09 | Rca Corporation | Phase locked loop tuning control system including a sync activated AFT signal seeking arrangement |
| US4575761A (en) * | 1983-04-28 | 1986-03-11 | Rca Corporation | AFT arrangement for a double conversion tuner |
-
1988
- 1988-07-18 DE DE3852441T patent/DE3852441T2/de not_active Expired - Fee Related
- 1988-07-18 EP EP88111521A patent/EP0302290B1/en not_active Expired - Lifetime
- 1988-08-02 KR KR1019880009837A patent/KR960016784B1/ko not_active IP Right Cessation
- 1988-08-03 JP JP63194280A patent/JP2911458B2/ja not_active Expired - Lifetime
-
1997
- 1997-10-22 HK HK97102005A patent/HK1000437A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE3852441T2 (de) | 1995-06-29 |
| KR890004494A (ko) | 1989-04-22 |
| EP0302290A2 (en) | 1989-02-08 |
| KR960016784B1 (ko) | 1996-12-20 |
| HK1000437A1 (en) | 1998-03-20 |
| EP0302290B1 (en) | 1994-12-14 |
| DE3852441D1 (de) | 1995-01-26 |
| EP0302290A3 (en) | 1989-12-27 |
| JPS6455977A (en) | 1989-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5091921A (en) | Direct conversion receiver with dithering local carrier frequency for detecting transmitted carrier frequency | |
| KR860001437B1 (ko) | 개선된 위상 동기를 갖는 위상 동기 루프 장치 | |
| JPH06343166A (ja) | 高周波受信装置 | |
| JP2729028B2 (ja) | Ｆｍ搬送波の復調方法および復調回路 | |
| JPS627728B2 (ja) | ||
| US4507617A (en) | Carrier recovery circuit for a PSK modulated signal | |
| JP2911458B2 (ja) | 自動周波数制御装置 | |
| US6211925B1 (en) | Video intermediate-frequency signal processing device capable of receiving FM broadcasts | |
| JP2884572B2 (ja) | 映像中間周波信号処理回路 | |
| US4482869A (en) | PLL Detection circuit having dual bandwidth loop filter | |
| US4796102A (en) | Automatic frequency control system | |
| JPH0221194B2 (ja) | ||
| KR920008656B1 (ko) | Afc 장치 | |
| US3859599A (en) | Signal acquisition network for signal reception | |
| US4578706A (en) | Television synchronous receiver | |
| JP2693775B2 (ja) | 映像受信回路 | |
| JPS5831052B2 (ja) | ジユシンソウチ | |
| JPH0846433A (ja) | ビデオ信号復調回路 | |
| JPH0342807B2 (ja) | ||
| JPH0614713B2 (ja) | Ａｆｃ回路 | |
| JPS5887902A (ja) | Ｆｍ復調器 | |
| JPH02154514A (ja) | Ａｆｃ装置 | |
| JPH04277936A (ja) | 放送受信機 | |
| JPH0131756B2 (ja) | ||
| KR970006064Y1 (ko) | 마이콤 제어용 자동주파수 튜닝회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 10 |