JPH0374058B2 - - Google Patents
Info
- Publication number
- JPH0374058B2 JPH0374058B2 JP57102766A JP10276682A JPH0374058B2 JP H0374058 B2 JPH0374058 B2 JP H0374058B2 JP 57102766 A JP57102766 A JP 57102766A JP 10276682 A JP10276682 A JP 10276682A JP H0374058 B2 JPH0374058 B2 JP H0374058B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- intermediate frequency
- signal
- frequency signal
- reference oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 39
- 238000001514 detection method Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims 2
- 239000000919 ceramic Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 102100030835 AT-rich interactive domain-containing protein 5B Human genes 0.000 description 3
- 101000792947 Homo sapiens AT-rich interactive domain-containing protein 5B Proteins 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
- H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
本発明は、PLLラジオ受信機における同調制
御方式に係り、特に、中間周波数の設定方式に関
する。 一般に、PLLラジオ受信機においては、放送
信号と局部発振器としての電圧制御発振器の出力
信号を混合して中間周波信号を得ており、中間周
波数は電圧制御発振器の発振周波数が水晶振動子
により決まるため、例えばAM帯では450KHz、
FM帯では10.7MHzと所定の中間周波数に精度よ
く定めることができる。即ち、AM帯では、受信
帯域が522〜1611KHz、チヤンネルセパレーシヨ
ンが9KHzであり、位相比較器への基準周波数と
して9KHzを入力する場合は、プログラマブルデ
イバイダの分周数を108〜229とし、電圧制御発振
器の発振周波数を972〜2061KHzとすればよい。
尚、基準周波数9KHzは基準発振器の発振周波数
7.2MHzをリフアレンスデイバイダで800分周する
ことにより得られる。 ところが、中間周波増幅段のセラミツクフイル
タの中心周波数はバラツキが有り、必ずしも前述
の所定の中間周波数と一致していない。例えば、
セラミツクフイルタの中心周波数が所定の中間周
波数450KHzではなく、451KHzにずれていたとす
ると、522〜1611KHzの放送信号を受信するため
には、電圧制御発振器の発振周波数を973〜
2062KHzとすればよいが、プログラマブルデイバ
イダの分周数は所定の中間周波数450KHzに基づ
いて108〜229と定められているため、電圧制御発
振器の発振周波数は972〜2061KHzとなり、従つ
て、最適同調点で受信することができない。 そこで、位相比較器への基準周波数を1KHzと
し、プログラマブルデイバイダの分周数を973〜
2062に変更すれば、最適同調点での受信が可能と
なるが、このように、位相比較器への基準周波数
を低くすることは、PLLのループゲイン低下に
よるＳ／Ｎ比の悪化等を招き、特性上好ましくな
く、又、セラミツクフイルタの中心周波数が広範
囲にばらつくため、各受信機毎に分周数を調節す
るのは非常に面倒であり現実的でない。更に、中
間周波数のずれの補正は1KHz毎にしかできない
という問題点があつた。 そこで、本発明では、PLLの基準発振器の発
振周波数を可変することにより、これらの問題を
解決する。 即ち、セラミツクフイルタの中心周波数が
451KHzにずれている場合、例えば、522KHzの放
送信号を受信するには、プログラマブルデイバイ
ダの分周数は前述と同様108とし、基準発振器の
発振周波数をf1＝7.2M×973／972＝7.207407…Ｍ
Hzとすれば、電圧制御発振器の発振周波数はf1÷
800×108＝973KHzとなり、中間周波数は973−
522＝451KHzとセラミツクフイルタの中心周波数
と一致するため、最適同調点での受信が可能にな
る。 ところが、基準発振器の発振周波数をf1にした
ままでは、1611KHzの放送信号を受信する場合、
電圧制御発振器の発振周波数がf1÷800×229＝
2063・120370…ＫHzとなり、従つて、中間周波数
は451KHzに対し1KHz以上もずれてしまう。即
ち、1611KHzの放送信号を受信する時は、基準発
振器の発振周波数を、f2＝7.2M×2062／2061＝
7.203493…ＭHzとしなくてはならない。このよう
にすれば、電圧制御発振器の発振周波数はf2÷
800×229＝2062KHzとなり、中間周波数は451K
Hzとなる。しかしながら、逆に基準発振器の発振
周波数をf2にしたままでは、522KHzの放送信号
を受信する場合、電圧制御発振器の発振周波数が
f2÷800×108＝972.471616…ＫHzとなり、中間周
波数はやはり500Hz以上ずれてしまう。 本発明は、斯る点に鑑み、プリセツト選局やマ
ニユアル選局等のチヤンネル切換あるいはバンド
切換等の受信周波数変更時に、受振周波数毎に
PLLの基準発振器の発振周波数を変化させ、中
間周波数をセラミツクフイルタの中心周波数に設
定することにより最適同調点での受信を可能にし
た新規な同調制御方式を提供するものである。 以下、本発明の実施例を図面を参照しながら説
明する。 第１図は、本発明の実施例を示すブロツク図で
あり、１はアンテナ、２は混合回路、３はセラミ
ツクフイルタ等より成るフイルタ回路、４は中間
周波増幅回路、５は検波回路、６は低周波増幅回
路、７はスピーカである。又、８は局部発振器と
しての電圧制御発振器、９はプログラマブルデイ
バイダ、１０は水晶振動子１１及び可変容量ダイ
オード１２を含む可変周波数基準発振器、１３は
リフアレンスデイバイダ、１４は位相比較器、１
５はローパスフイルタであり、これらにより一般
的なPLLを構成している。更に、１６は受信周
波数の変更を指示する信号Ｐに応じて、プログラ
マブルデイバイダ９に各受信周波数に対応する分
周数を設定する分周数設定手段、１７は中間周波
増幅回路４より得られる中間周波信号VIFのピー
クを検出するピーク検出回路、１８は中間周波信
号VIFと判定レベルVtを比較器１９に入力するこ
とにより、中間周波信号の強度を判定する信号強
度判定手段、２０は入力されるデイジタル信号
Doをアナログ信号に変換し、このアナログ出力
電圧Voを可変容量ダイオード１２に印加し、基
準発振器１０の発振周波数foを制御するＤ／Ａ変
換器、２１は信号Ｐを入力し受信周波数変更時
に、信号強度判定手段１８の出力信号Co及びピ
ーク検出回路１７の出力信号PKOに応じてＤ／
Ａ変換器２０にデイジタル信号Doを供給する
Ｄ／Ａ変換制御手段であり、このデイジタル信号
Doの値を変え基準発振器１０の発振周波数foを
変化させれば、電圧制御発振器８の発振周波数fL
が変化し、これに伴なつて、中間周波数fIFも変
化する。 ところで、ピーク検出回路１７は第１図に示す
ように、中間周波信号VIFをデイジタル信号に変
換するＡ／Ｄ変換器２２、Ａ／Ｄ変換器２２から
のデイジタル信号をタイミング信号T7Wに応じ
て記憶する記憶回路２３、ピーク値を記憶する記
憶回路２４、タイミング信号Ｗ、T6、T7、ToW
を入力し、記憶回路２３及び２４の出力をタイミ
ング信号T1〜T5に従つて比較し、記憶回路２３
の出力が記憶回路２４の出力より大きい場合は、
信号MRF2を発生し記憶回路２３の内容を記憶回
路２４に書き込み、小さい場合は信号MRF2を発
生せず書き込みを行わないよう制御する制御手段
２５、及び、タイミング信号Ｗ、T6と信号
MRF2を入力するANDゲート２６とより構成さ
れ、入力されるデイジタル信号がそれまでに入力
されたデイジタル信号のピーク値より小さくなつ
たとき、ANDゲート２６から出力信号PKOが発
生する。即ち、中間周波信号VIFがピーク値に達
したとき出力信号PKOが発生する。又、記憶回
路２４はＤ／Ａ変換制御手段２１からの信号PD
によりリセツトされる。尚、このピーク検出回路
１７の記憶回路２３及び２４と制御手段２５につ
いては、本願と同一出願人が特開昭56−19144号
で開示しており、ここでは、詳細な説明は省略す
る。 第２図は、中間周波数fIFと中間周波信号VIFと
の関係を示す特性図であり、本実施例のフイルタ
回路３の中心周波数は所定の中間周波数450KHz
からずれたfICである。そして、この周波数fICで
中間周波信号VIFはピーク値となる。 又、第３図は、分周数設定手段１６及びＤ／Ａ
変換制御手段２１の具体回路図であり、２７は
Ｄ／Ａ変換器２０にデイジタル信号Doを供給す
るためのアツプダウンカウンタであり、ここで
は、受信周波数の変更を指示する信号Ｐとしてプ
リセツト選局信号PSを用いている。 次に、本実施例の動作を第４図及び第５図のタ
イミングチヤートを参照しながら説明する。 先ず、プリセツト選局ボタンが押圧されると、
プリセツト選局信号PSが発生し、チヤンネルに
対応する分周数がプリセツトメモリ２８からアツ
プダウンカウンタ２９へ入力され、この分周数が
プログラマブルデイバイダ９に設定される。この
とき、アツプダウンカウンタ２７の内容CTR即
ちデイジタル信号Doは「10」であり、対応する
Ｄ／Ａ変換器２０の出力電圧及び基準発振器１０
の発振周波数fpは各々VA、fAであつて、中間周波
数fIFは第２図に示すように、中心周波数fICとは
異なるfIAであつたとする。 又、信号PSはRSフリツプフロツプ３０をリセ
ツトするので、出力信号Ｕ／Ｄが「Ｌ」レベルと
なり、アツプダウンカウンタ２７のカウント方向
はダウン方向に設定され、信号PSを入力するＤ
フリツプフロツプ３１の出力信号PCはクロツク
φの立ち上がりで「Ｈ」レベルとなる。このた
め、ANDゲート３２及びORゲート３３を介して
クロツクφφがアツプダウンカウンタ２７に印加
され始め、その内容CTRは低下して行き、Ｄ／
Ａ変換器２０の出力電圧Vo及び基準発振器１０
の発振周波数fpも下降して行く。従つて、中間周
波信号VIFも低下して行き、信号強度判定手段１
８の判定レベルVTに達してしまう。判定レベル
VTに達すると、比較器１９の出力信号Coが「Ｈ」
レベルとなり、RSフリツプフロツプ３０をセツ
トするので、信号Ｕ／Ｄは「Ｈ」レベルに反転
し、アツプダウンカウンタ２７のカウント方向は
アツプ方向に切換えられ、さらに、アツプダウン
カウンタ２７へのクロツクφφの印加が停止し、
その内容CTRは中間周波信号VIFが判定レベルVT
に達したときの値「６」を保持する。即ち、発振
周波数fpは値「６」に対応する周波数fbに設定さ
れ、中間周波数fIFは中心周波数fICから所定の周
波数だけ離れたfIｂに設定される。 次に、信号Ｕ／ＤはＤフリツプフロツプ３４に
入力されており、その出力信号Q1は次段のＤフ
リツプフロツプ３５に入力されているので、クロ
ツクφφの立ち下がりで信号Q1及び2が「Ｈ」レ
ベルとなり、ANDゲート３６の出力信号PDが
「Ｈ」レベルとなる。この信号PDでピーク検出回
路１７の記憶回路２４はリセツトされる。ところ
が信号PDはクロツクφφの次の立ち下がりで
「Ｌ」レベルに反転し、Ｄフリツプフロツプ３５
の出力信号Q2が「Ｈ」レベルとなるので、AND
ゲート３７及びORゲート３３を介してクロツク
φφが再び印加され始め、その内容CTRを「６」
から順次上昇させて行く。このため、出力電圧
Vo及び発振周波数fpも内容「６」に対応する電
圧Vb及び周波数fbから順次上昇し、これに伴な
つて、中間周波信号VIFも判定レベルVTから順次
上昇して行く。ピーク検出回路１７では、中間周
波信号VIFがピークに達した否かを検出しており、
ピークに達したとき出力信号PKOを発生する。 信号PKOが発生すると、Ｄフリツプフロツプ
３１，３４，３５がリセツトされ、アツプダウン
カウンタ２７へのクロツクφφの印加が停止する
ため、アツプダウンカウンタ２７の内容CTR即
ちデイジタル信号Doは、中間周波信号VIFがピー
クに達したときの値、即ち、「13」となる。そし
て、Ｄ／Ａ変換器２０からはこの値「13」に対応
する出力電圧Vcが基準発振器１０に印加され、
発振周波数fpは電圧Vcに対応する周波数fcに設定
される。従つて、中間周波数fIFとしては、中間
周波信号VIFがピークに達したときの周波数即ち
フイルタ回路３の中心周波数fICに設定されるこ
ととなる。依つて、最適同調点で放送信号が受信
されるようになる。 さらに、受信周波数を変更した場合も、変更時
には中間周波数fIFが中心周波数fICからずれてし
まうが、前述と同様の動作が再び行なわれるた
め、中間周波数はフイルタ回路３の中心周波数に
確実に設定される。 尚、本実施例においては、基準発振器１０の発
振周波数を判定レベルに達するまで下降させ、そ
の後上昇させて中間周波信号のピークを検出した
が、逆に、判定レベルに達するまで上昇させた
後、下降させてピークを検出するようにしてもよ
い。又、第１図に示すピーク検出回路１７及び信
号強度判定手段１８は一実施例であり、例えば、
Ａ／Ｄ変換器２２で変換したデイジタル信号を用
いて中間周波信号の強度を判定してもよく、即
ち、同等の機能を有する回路を用いればよい。さ
らに、第３図に示す回路の代わりに、マイクロコ
ンピユータを用いて同様の動作を行なわせてもよ
い。 本発明による同調制御方式は、上述の如く、中
間周波信号の強度判定手段とピーク検出回路を用
い、中間周波信号が判定レベルに達するまで基準
発振器の発振周波数を下降又は上昇させ、その後
上昇又は下降させ、基準発振器の発振周波数を中
間周波信号がピークに達したときの周波数に設定
するようにしたので、中間周波数を確実に中間周
波増幅段のフイルタの中心周波数に設定でき、従
つて、最適同調点での受信が可能となる。又、中
間信号周波信号が判定レベルに達するまで基準発
振器の発振周波数を下降又は上昇させるようにし
たので、発振周波数を所定の周波数に設定する場
合に比べ中間周波信号のピークを検出するのに要
する時間を短かくすることができる。 更に、中間周波数の設定が自動的に行なえるの
で、受信機毎の中間周波数の設定に関する調整が
全く不要となり、しかも、フイルターの選別に関
しても、従来のように厳密に行なう必要がなくな
る等、多くの利点を有する。
御方式に係り、特に、中間周波数の設定方式に関
する。 一般に、PLLラジオ受信機においては、放送
信号と局部発振器としての電圧制御発振器の出力
信号を混合して中間周波信号を得ており、中間周
波数は電圧制御発振器の発振周波数が水晶振動子
により決まるため、例えばAM帯では450KHz、
FM帯では10.7MHzと所定の中間周波数に精度よ
く定めることができる。即ち、AM帯では、受信
帯域が522〜1611KHz、チヤンネルセパレーシヨ
ンが9KHzであり、位相比較器への基準周波数と
して9KHzを入力する場合は、プログラマブルデ
イバイダの分周数を108〜229とし、電圧制御発振
器の発振周波数を972〜2061KHzとすればよい。
尚、基準周波数9KHzは基準発振器の発振周波数
7.2MHzをリフアレンスデイバイダで800分周する
ことにより得られる。 ところが、中間周波増幅段のセラミツクフイル
タの中心周波数はバラツキが有り、必ずしも前述
の所定の中間周波数と一致していない。例えば、
セラミツクフイルタの中心周波数が所定の中間周
波数450KHzではなく、451KHzにずれていたとす
ると、522〜1611KHzの放送信号を受信するため
には、電圧制御発振器の発振周波数を973〜
2062KHzとすればよいが、プログラマブルデイバ
イダの分周数は所定の中間周波数450KHzに基づ
いて108〜229と定められているため、電圧制御発
振器の発振周波数は972〜2061KHzとなり、従つ
て、最適同調点で受信することができない。 そこで、位相比較器への基準周波数を1KHzと
し、プログラマブルデイバイダの分周数を973〜
2062に変更すれば、最適同調点での受信が可能と
なるが、このように、位相比較器への基準周波数
を低くすることは、PLLのループゲイン低下に
よるＳ／Ｎ比の悪化等を招き、特性上好ましくな
く、又、セラミツクフイルタの中心周波数が広範
囲にばらつくため、各受信機毎に分周数を調節す
るのは非常に面倒であり現実的でない。更に、中
間周波数のずれの補正は1KHz毎にしかできない
という問題点があつた。 そこで、本発明では、PLLの基準発振器の発
振周波数を可変することにより、これらの問題を
解決する。 即ち、セラミツクフイルタの中心周波数が
451KHzにずれている場合、例えば、522KHzの放
送信号を受信するには、プログラマブルデイバイ
ダの分周数は前述と同様108とし、基準発振器の
発振周波数をf1＝7.2M×973／972＝7.207407…Ｍ
Hzとすれば、電圧制御発振器の発振周波数はf1÷
800×108＝973KHzとなり、中間周波数は973−
522＝451KHzとセラミツクフイルタの中心周波数
と一致するため、最適同調点での受信が可能にな
る。 ところが、基準発振器の発振周波数をf1にした
ままでは、1611KHzの放送信号を受信する場合、
電圧制御発振器の発振周波数がf1÷800×229＝
2063・120370…ＫHzとなり、従つて、中間周波数
は451KHzに対し1KHz以上もずれてしまう。即
ち、1611KHzの放送信号を受信する時は、基準発
振器の発振周波数を、f2＝7.2M×2062／2061＝
7.203493…ＭHzとしなくてはならない。このよう
にすれば、電圧制御発振器の発振周波数はf2÷
800×229＝2062KHzとなり、中間周波数は451K
Hzとなる。しかしながら、逆に基準発振器の発振
周波数をf2にしたままでは、522KHzの放送信号
を受信する場合、電圧制御発振器の発振周波数が
f2÷800×108＝972.471616…ＫHzとなり、中間周
波数はやはり500Hz以上ずれてしまう。 本発明は、斯る点に鑑み、プリセツト選局やマ
ニユアル選局等のチヤンネル切換あるいはバンド
切換等の受信周波数変更時に、受振周波数毎に
PLLの基準発振器の発振周波数を変化させ、中
間周波数をセラミツクフイルタの中心周波数に設
定することにより最適同調点での受信を可能にし
た新規な同調制御方式を提供するものである。 以下、本発明の実施例を図面を参照しながら説
明する。 第１図は、本発明の実施例を示すブロツク図で
あり、１はアンテナ、２は混合回路、３はセラミ
ツクフイルタ等より成るフイルタ回路、４は中間
周波増幅回路、５は検波回路、６は低周波増幅回
路、７はスピーカである。又、８は局部発振器と
しての電圧制御発振器、９はプログラマブルデイ
バイダ、１０は水晶振動子１１及び可変容量ダイ
オード１２を含む可変周波数基準発振器、１３は
リフアレンスデイバイダ、１４は位相比較器、１
５はローパスフイルタであり、これらにより一般
的なPLLを構成している。更に、１６は受信周
波数の変更を指示する信号Ｐに応じて、プログラ
マブルデイバイダ９に各受信周波数に対応する分
周数を設定する分周数設定手段、１７は中間周波
増幅回路４より得られる中間周波信号VIFのピー
クを検出するピーク検出回路、１８は中間周波信
号VIFと判定レベルVtを比較器１９に入力するこ
とにより、中間周波信号の強度を判定する信号強
度判定手段、２０は入力されるデイジタル信号
Doをアナログ信号に変換し、このアナログ出力
電圧Voを可変容量ダイオード１２に印加し、基
準発振器１０の発振周波数foを制御するＤ／Ａ変
換器、２１は信号Ｐを入力し受信周波数変更時
に、信号強度判定手段１８の出力信号Co及びピ
ーク検出回路１７の出力信号PKOに応じてＤ／
Ａ変換器２０にデイジタル信号Doを供給する
Ｄ／Ａ変換制御手段であり、このデイジタル信号
Doの値を変え基準発振器１０の発振周波数foを
変化させれば、電圧制御発振器８の発振周波数fL
が変化し、これに伴なつて、中間周波数fIFも変
化する。 ところで、ピーク検出回路１７は第１図に示す
ように、中間周波信号VIFをデイジタル信号に変
換するＡ／Ｄ変換器２２、Ａ／Ｄ変換器２２から
のデイジタル信号をタイミング信号T7Wに応じ
て記憶する記憶回路２３、ピーク値を記憶する記
憶回路２４、タイミング信号Ｗ、T6、T7、ToW
を入力し、記憶回路２３及び２４の出力をタイミ
ング信号T1〜T5に従つて比較し、記憶回路２３
の出力が記憶回路２４の出力より大きい場合は、
信号MRF2を発生し記憶回路２３の内容を記憶回
路２４に書き込み、小さい場合は信号MRF2を発
生せず書き込みを行わないよう制御する制御手段
２５、及び、タイミング信号Ｗ、T6と信号
MRF2を入力するANDゲート２６とより構成さ
れ、入力されるデイジタル信号がそれまでに入力
されたデイジタル信号のピーク値より小さくなつ
たとき、ANDゲート２６から出力信号PKOが発
生する。即ち、中間周波信号VIFがピーク値に達
したとき出力信号PKOが発生する。又、記憶回
路２４はＤ／Ａ変換制御手段２１からの信号PD
によりリセツトされる。尚、このピーク検出回路
１７の記憶回路２３及び２４と制御手段２５につ
いては、本願と同一出願人が特開昭56−19144号
で開示しており、ここでは、詳細な説明は省略す
る。 第２図は、中間周波数fIFと中間周波信号VIFと
の関係を示す特性図であり、本実施例のフイルタ
回路３の中心周波数は所定の中間周波数450KHz
からずれたfICである。そして、この周波数fICで
中間周波信号VIFはピーク値となる。 又、第３図は、分周数設定手段１６及びＤ／Ａ
変換制御手段２１の具体回路図であり、２７は
Ｄ／Ａ変換器２０にデイジタル信号Doを供給す
るためのアツプダウンカウンタであり、ここで
は、受信周波数の変更を指示する信号Ｐとしてプ
リセツト選局信号PSを用いている。 次に、本実施例の動作を第４図及び第５図のタ
イミングチヤートを参照しながら説明する。 先ず、プリセツト選局ボタンが押圧されると、
プリセツト選局信号PSが発生し、チヤンネルに
対応する分周数がプリセツトメモリ２８からアツ
プダウンカウンタ２９へ入力され、この分周数が
プログラマブルデイバイダ９に設定される。この
とき、アツプダウンカウンタ２７の内容CTR即
ちデイジタル信号Doは「10」であり、対応する
Ｄ／Ａ変換器２０の出力電圧及び基準発振器１０
の発振周波数fpは各々VA、fAであつて、中間周波
数fIFは第２図に示すように、中心周波数fICとは
異なるfIAであつたとする。 又、信号PSはRSフリツプフロツプ３０をリセ
ツトするので、出力信号Ｕ／Ｄが「Ｌ」レベルと
なり、アツプダウンカウンタ２７のカウント方向
はダウン方向に設定され、信号PSを入力するＤ
フリツプフロツプ３１の出力信号PCはクロツク
φの立ち上がりで「Ｈ」レベルとなる。このた
め、ANDゲート３２及びORゲート３３を介して
クロツクφφがアツプダウンカウンタ２７に印加
され始め、その内容CTRは低下して行き、Ｄ／
Ａ変換器２０の出力電圧Vo及び基準発振器１０
の発振周波数fpも下降して行く。従つて、中間周
波信号VIFも低下して行き、信号強度判定手段１
８の判定レベルVTに達してしまう。判定レベル
VTに達すると、比較器１９の出力信号Coが「Ｈ」
レベルとなり、RSフリツプフロツプ３０をセツ
トするので、信号Ｕ／Ｄは「Ｈ」レベルに反転
し、アツプダウンカウンタ２７のカウント方向は
アツプ方向に切換えられ、さらに、アツプダウン
カウンタ２７へのクロツクφφの印加が停止し、
その内容CTRは中間周波信号VIFが判定レベルVT
に達したときの値「６」を保持する。即ち、発振
周波数fpは値「６」に対応する周波数fbに設定さ
れ、中間周波数fIFは中心周波数fICから所定の周
波数だけ離れたfIｂに設定される。 次に、信号Ｕ／ＤはＤフリツプフロツプ３４に
入力されており、その出力信号Q1は次段のＤフ
リツプフロツプ３５に入力されているので、クロ
ツクφφの立ち下がりで信号Q1及び2が「Ｈ」レ
ベルとなり、ANDゲート３６の出力信号PDが
「Ｈ」レベルとなる。この信号PDでピーク検出回
路１７の記憶回路２４はリセツトされる。ところ
が信号PDはクロツクφφの次の立ち下がりで
「Ｌ」レベルに反転し、Ｄフリツプフロツプ３５
の出力信号Q2が「Ｈ」レベルとなるので、AND
ゲート３７及びORゲート３３を介してクロツク
φφが再び印加され始め、その内容CTRを「６」
から順次上昇させて行く。このため、出力電圧
Vo及び発振周波数fpも内容「６」に対応する電
圧Vb及び周波数fbから順次上昇し、これに伴な
つて、中間周波信号VIFも判定レベルVTから順次
上昇して行く。ピーク検出回路１７では、中間周
波信号VIFがピークに達した否かを検出しており、
ピークに達したとき出力信号PKOを発生する。 信号PKOが発生すると、Ｄフリツプフロツプ
３１，３４，３５がリセツトされ、アツプダウン
カウンタ２７へのクロツクφφの印加が停止する
ため、アツプダウンカウンタ２７の内容CTR即
ちデイジタル信号Doは、中間周波信号VIFがピー
クに達したときの値、即ち、「13」となる。そし
て、Ｄ／Ａ変換器２０からはこの値「13」に対応
する出力電圧Vcが基準発振器１０に印加され、
発振周波数fpは電圧Vcに対応する周波数fcに設定
される。従つて、中間周波数fIFとしては、中間
周波信号VIFがピークに達したときの周波数即ち
フイルタ回路３の中心周波数fICに設定されるこ
ととなる。依つて、最適同調点で放送信号が受信
されるようになる。 さらに、受信周波数を変更した場合も、変更時
には中間周波数fIFが中心周波数fICからずれてし
まうが、前述と同様の動作が再び行なわれるた
め、中間周波数はフイルタ回路３の中心周波数に
確実に設定される。 尚、本実施例においては、基準発振器１０の発
振周波数を判定レベルに達するまで下降させ、そ
の後上昇させて中間周波信号のピークを検出した
が、逆に、判定レベルに達するまで上昇させた
後、下降させてピークを検出するようにしてもよ
い。又、第１図に示すピーク検出回路１７及び信
号強度判定手段１８は一実施例であり、例えば、
Ａ／Ｄ変換器２２で変換したデイジタル信号を用
いて中間周波信号の強度を判定してもよく、即
ち、同等の機能を有する回路を用いればよい。さ
らに、第３図に示す回路の代わりに、マイクロコ
ンピユータを用いて同様の動作を行なわせてもよ
い。 本発明による同調制御方式は、上述の如く、中
間周波信号の強度判定手段とピーク検出回路を用
い、中間周波信号が判定レベルに達するまで基準
発振器の発振周波数を下降又は上昇させ、その後
上昇又は下降させ、基準発振器の発振周波数を中
間周波信号がピークに達したときの周波数に設定
するようにしたので、中間周波数を確実に中間周
波増幅段のフイルタの中心周波数に設定でき、従
つて、最適同調点での受信が可能となる。又、中
間信号周波信号が判定レベルに達するまで基準発
振器の発振周波数を下降又は上昇させるようにし
たので、発振周波数を所定の周波数に設定する場
合に比べ中間周波信号のピークを検出するのに要
する時間を短かくすることができる。 更に、中間周波数の設定が自動的に行なえるの
で、受信機毎の中間周波数の設定に関する調整が
全く不要となり、しかも、フイルターの選別に関
しても、従来のように厳密に行なう必要がなくな
る等、多くの利点を有する。
第１図は本発明の実施例を示すブロツク図、第
２図は中間周波数fIFと中間周波信号VIFとの関係
を示す特性図、第３図は分周数設定手段及びＤ／
Ａ変換制御手段の具体回路図、第４図イ〜ハ及び
第５図イ〜リは本実施例の動作を説明するための
タイミングチヤートである。 主な図番の説明 ２…混合回路、３…フイルタ
回路、４…中間周波増幅回路、８…電圧制御発振
器、９…プログラマブルデイバイダ、１０…基準
発振器、１３…リフアレンスデイバイダ、１４…
位相比較器、１５…ローパスフイルタ、１６…分
周数設定手段、１７…ピーク検出回路、１８…信
号強度判定手段、１９…比較器、２０…Ｄ／Ａ変
換器、２１…Ｄ／Ａ変換制御手段、２２…Ａ／Ｄ
変換器、２３，２４…記憶回路、２５…制御手
段、２６…ANDゲート、２７…アツプダウンカ
ウンタ、３０…RSフリツプフロツプ、３１，３
４，３５…Ｄフリツプフロツプ。
２図は中間周波数fIFと中間周波信号VIFとの関係
を示す特性図、第３図は分周数設定手段及びＤ／
Ａ変換制御手段の具体回路図、第４図イ〜ハ及び
第５図イ〜リは本実施例の動作を説明するための
タイミングチヤートである。 主な図番の説明 ２…混合回路、３…フイルタ
回路、４…中間周波増幅回路、８…電圧制御発振
器、９…プログラマブルデイバイダ、１０…基準
発振器、１３…リフアレンスデイバイダ、１４…
位相比較器、１５…ローパスフイルタ、１６…分
周数設定手段、１７…ピーク検出回路、１８…信
号強度判定手段、１９…比較器、２０…Ｄ／Ａ変
換器、２１…Ｄ／Ａ変換制御手段、２２…Ａ／Ｄ
変換器、２３，２４…記憶回路、２５…制御手
段、２６…ANDゲート、２７…アツプダウンカ
ウンタ、３０…RSフリツプフロツプ、３１，３
４，３５…Ｄフリツプフロツプ。
Claims (1)
- １ 局部発振周波数信号を発生する電圧制御発振
器と、前記局部発振周波数を分周するプログラマ
ブルデイバイダと、発振周波数が可変である可変
周波数基準発振器と該可変周波数基準発振器から
えられる信号と前記プログラマブルデイバイダの
出力信号が印加され前記電圧制御発振器の発振周
波数を制御する位相比較器と、前記局部発振周波
数信号と受信周波数信号から得られた中間周波数
信号の信号強度が所定のレベルになつたことを判
定する中間周波数信号強度判定手段と、前記中間
周波数信号強度のピークを検出する中間周波数信
号ピーク検出回路と、前記中間周波数信号強度判
定手段と前記中間周波数信号ピーク検出回路によ
つて制御され前記可変周波数基準発振器の発振周
波数を制御する中間周波数補正手段を備え、受信
時に前記プログラマブルデイバイダに受信周波数
に応じた分周比データを設定して受信動作を開始
すると共に、前記中間周波数補正手段が、前記中
間周波数信号強度判定手段の判定出力の発生まで
前記可変周波数基準発振器の発振周波数を下降又
は上昇させた後、更に、前記中間周波数信号ピー
ク検出回路の検出出力発生まで前記可変周波数基
準発振器の発振周波数を上昇又は下降させ、前記
中間周波数信号強度がピークに達したときの前記
可変周波数基準発振器の発振周波数を保持するこ
とを特徴とした同調制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10276682A JPS58219815A (ja) | 1982-06-14 | 1982-06-14 | 同調制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10276682A JPS58219815A (ja) | 1982-06-14 | 1982-06-14 | 同調制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58219815A JPS58219815A (ja) | 1983-12-21 |
| JPH0374058B2 true JPH0374058B2 (ja) | 1991-11-25 |
Family
ID=14336298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10276682A Granted JPS58219815A (ja) | 1982-06-14 | 1982-06-14 | 同調制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58219815A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4727591A (en) * | 1986-09-04 | 1988-02-23 | Arvin Industries, Inc. | Microprocessor controlled tuning system |
| JP6394369B2 (ja) * | 2014-12-24 | 2018-09-26 | アイコム株式会社 | 無線通信装置におけるフィルタ特性検出方法及びその機能を備えた無線通信装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5573144A (en) * | 1978-11-27 | 1980-06-02 | Sharp Corp | Channel selection device for radio receiver or the like |
-
1982
- 1982-06-14 JP JP10276682A patent/JPS58219815A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5573144A (en) * | 1978-11-27 | 1980-06-02 | Sharp Corp | Channel selection device for radio receiver or the like |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58219815A (ja) | 1983-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4654884A (en) | Radio receiver with switching circuit for elimination of intermodulation interference | |
| US5450621A (en) | Radio receiver with digital control loop for coarse frequency acquisition and analog control loop for frequency lock-in | |
| EP0028100B1 (en) | Tuning control apparatus for a receiver | |
| EP0645891A1 (en) | Frequency tuning for a phase locked loop | |
| US5315623A (en) | Dual mode phase-locked loop | |
| US5203032A (en) | Station selecting apparatus | |
| JPH0149051B2 (ja) | ||
| US4344187A (en) | Radio receiver with system for maintaining optimum tuning | |
| JPH0374058B2 (ja) | ||
| EP0519562B1 (en) | Phase-locked loop receiver | |
| US4955074A (en) | AFC apparatus with selection between average value mode and keyed mode | |
| JPH0374057B2 (ja) | ||
| JPH0342807B2 (ja) | ||
| JPS627729B2 (ja) | ||
| JPH042006B2 (ja) | ||
| US5430891A (en) | Tuning detection circuit for a high-frequency receiver, and receiver including such detection circuit | |
| KR900008163B1 (ko) | 소인(掃印)선국장치의 자동정지회로 | |
| JPH0131756B2 (ja) | ||
| JPH0254705B2 (ja) | ||
| KR830000365B1 (ko) | Rf 신호 수신기의 중심 주파수 동조 시스템 | |
| JPH0946184A (ja) | 自動選局装置 | |
| JPH0514569Y2 (ja) | ||
| JP2728517B2 (ja) | 選局装置 | |
| JPS639153Y2 (ja) | ||
| JPS6174412A (ja) | テレビジヨンチユ−ナ |