JPH0344460B2 - - Google Patents
Info
- Publication number
- JPH0344460B2 JPH0344460B2 JP3388984A JP3388984A JPH0344460B2 JP H0344460 B2 JPH0344460 B2 JP H0344460B2 JP 3388984 A JP3388984 A JP 3388984A JP 3388984 A JP3388984 A JP 3388984A JP H0344460 B2 JPH0344460 B2 JP H0344460B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- calibration
- circuit
- signal
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000010355 oscillation Effects 0.000 claims description 20
- 239000003550 marker Substances 0.000 claims description 11
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000013500 data storage Methods 0.000 claims 3
- 239000013078 crystal Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Circuits Of Receivers In General (AREA)
- Superheterodyne Receivers (AREA)
Description
【発明の詳細な説明】
この発明はPLL（Phase Locked Loop）制御
の第１局部発振器にて受信周波数の上位桁を設定
し、第２局部発振周波数を微調整して受信周波数
の下位桁を設定する構成の無線受信機において、
第２局部発振器の微調整ステツプ周波数のデータ
をCPU（Central Procossor Unit）に記載し、お
よび再現することにより、第１局部発振器の構成
を簡略にすると共に下位桁の周波数設定精度を向
上した受信機回路を得るにある。
の第１局部発振器にて受信周波数の上位桁を設定
し、第２局部発振周波数を微調整して受信周波数
の下位桁を設定する構成の無線受信機において、
第２局部発振器の微調整ステツプ周波数のデータ
をCPU（Central Procossor Unit）に記載し、お
よび再現することにより、第１局部発振器の構成
を簡略にすると共に下位桁の周波数設定精度を向
上した受信機回路を得るにある。
最近の中級以上の無線受信機はスーパーヘテロ
ダイン方式の第１ミクサに局部発振周波数を注入
する第１局部発振器をPLL制御方式とすること
により、発振周波数の高安定度と周波数設定の高
精度化が可能となつている。しかしながら実用上
において、PLL制御回路の基本性能に起因する
問題点がある。その１は、PLL制御発振器の基
本方式では発振周波数の可変ステツプ周波数は位
相比較器に入力する基準周波数と同一となるか
ら、例えば同調周波数の最小可変ステツプを100
Hz（SSB電波受信においては100Hzステツプ可変
は最小条件である）とするためには基準周波数を
100Hzとしなければならず、これは水晶発振器の
出力を分周することにより比較的容易に得ること
ができるが、位相比較器の制御出力をVCO
（Voltage Controlled Oscillator）に加える回路
にそう入するLPF（Low Pass Fiter）のカツト
オフ周波数を極めて低く設定しなければならず、
LPFの時定数が大きくなる結果として周波数変
化時のロツクアツプ時間（発振周波数が位相同期
により安定化されるまでの時間）が長くなり、同
調操作に不自然感を伴うのみならず、雑音を発生
する場合もある。また問題点の第２は基準周波数
が低いほどVCOの制御電圧中のリツプル除去が
困難になり、局部発振器出力のＣ／Ｎが悪化する
ことである。その対策としては基準周波数を例え
ば10kHz以上に高く取つて、受信周波数の上位桁
のみをPLL設定し、下位桁はPLL回路の途中に
ミクサ段を設けてその局部発振周波数を別の
PLL制御発振器で下位桁周波数を設定する多重
PLL制御方式があるが、当然複雑高価となるの
で、中級機ではこの局部発振器をVXO（Variable
Xrystal Oscillator）等の比較的周波数安定度の
良い発振器の発振周波数をアナログ微調整（例え
ば10kHzの範囲）して等分度化と仮定して下位桁
を表示する場合があるが、アナログ変化の特長と
して連続周波数設定が出来る代りに周波数精度は
劣ることになる。
ダイン方式の第１ミクサに局部発振周波数を注入
する第１局部発振器をPLL制御方式とすること
により、発振周波数の高安定度と周波数設定の高
精度化が可能となつている。しかしながら実用上
において、PLL制御回路の基本性能に起因する
問題点がある。その１は、PLL制御発振器の基
本方式では発振周波数の可変ステツプ周波数は位
相比較器に入力する基準周波数と同一となるか
ら、例えば同調周波数の最小可変ステツプを100
Hz（SSB電波受信においては100Hzステツプ可変
は最小条件である）とするためには基準周波数を
100Hzとしなければならず、これは水晶発振器の
出力を分周することにより比較的容易に得ること
ができるが、位相比較器の制御出力をVCO
（Voltage Controlled Oscillator）に加える回路
にそう入するLPF（Low Pass Fiter）のカツト
オフ周波数を極めて低く設定しなければならず、
LPFの時定数が大きくなる結果として周波数変
化時のロツクアツプ時間（発振周波数が位相同期
により安定化されるまでの時間）が長くなり、同
調操作に不自然感を伴うのみならず、雑音を発生
する場合もある。また問題点の第２は基準周波数
が低いほどVCOの制御電圧中のリツプル除去が
困難になり、局部発振器出力のＣ／Ｎが悪化する
ことである。その対策としては基準周波数を例え
ば10kHz以上に高く取つて、受信周波数の上位桁
のみをPLL設定し、下位桁はPLL回路の途中に
ミクサ段を設けてその局部発振周波数を別の
PLL制御発振器で下位桁周波数を設定する多重
PLL制御方式があるが、当然複雑高価となるの
で、中級機ではこの局部発振器をVXO（Variable
Xrystal Oscillator）等の比較的周波数安定度の
良い発振器の発振周波数をアナログ微調整（例え
ば10kHzの範囲）して等分度化と仮定して下位桁
を表示する場合があるが、アナログ変化の特長と
して連続周波数設定が出来る代りに周波数精度は
劣ることになる。
他の対策として、第１局部発振器は例えば10k
Hz以上の上位桁周波数設定のみとし、第１中間周
波段と第２中間周波段の間の第２ミクサの第２局
部発振周波数を微調整して下位桁周波数を設定す
る方式がある。この形式では第１局部発振器の構
成が簡素となるのでPLL回路の安定性やＣ／Ｎ
は良化するが、第２局部発振器の周波数微調整に
PLL方式かVXO方式を用いることによる利害は
前述の場合と同様である。
Hz以上の上位桁周波数設定のみとし、第１中間周
波段と第２中間周波段の間の第２ミクサの第２局
部発振周波数を微調整して下位桁周波数を設定す
る方式がある。この形式では第１局部発振器の構
成が簡素となるのでPLL回路の安定性やＣ／Ｎ
は良化するが、第２局部発振器の周波数微調整に
PLL方式かVXO方式を用いることによる利害は
前述の場合と同様である。
本発明は図に実施回路構成例を示すように、単
一の基準発振器１３により制御される、マーカ発
生器１５、PLL制御の第１局部発振器３、CPU
１２と、CPU１２により周波数制御されて受信
周波数の上位桁を設定する第１局部発振器３、中
間周波段間ミクサ５のための第２局部発振器６
と、その発信周波数を微調整して受信周波数の下
位桁の補間を行う形式の無線受信機において、機
器の電源投入時および較正スイツチ１８の操作に
応じて第２局部発振器６の最小ステツプ周波数を
保持するごとく較正された制御データ１２１を
CPU１２に記憶せしめ、受信時にはデータ１２
１により受信周波数の下位桁設定を行うものであ
ることを特徴とする受信機回路である。
一の基準発振器１３により制御される、マーカ発
生器１５、PLL制御の第１局部発振器３、CPU
１２と、CPU１２により周波数制御されて受信
周波数の上位桁を設定する第１局部発振器３、中
間周波段間ミクサ５のための第２局部発振器６
と、その発信周波数を微調整して受信周波数の下
位桁の補間を行う形式の無線受信機において、機
器の電源投入時および較正スイツチ１８の操作に
応じて第２局部発振器６の最小ステツプ周波数を
保持するごとく較正された制御データ１２１を
CPU１２に記憶せしめ、受信時にはデータ１２
１により受信周波数の下位桁設定を行うものであ
ることを特徴とする受信機回路である。
ここで第１局部発振３はPLL制御であつて、
基本構成はVCO３１の出力は第１ミクサ２に注
入すると共にプログラマブル分周器３２で周波数
分周されて位相比較器３３で基準周波数１４１と
位相比較して、両周波数の位相差に応ずる制御電
圧１３３でVCO３１を制御して、位相比較器の
位相差が０でVCO周波数が安定する構成である。
ただし図では制御電圧１３３回路のLPFは記載
を省略してある。第１局部発振器で受信周波数の
10kHzの桁までの設定を行うためにはPLLの基準
周波数１４１は10kHzとするのが普通であるの
で、数ＭHzの水晶発振器１３の出力を分周器１４
で分周して得ているが、発振器１３の出力は後記
のCPU１２やマーカ発生器１５の基準周波数と
もなつており、このように単一の基準発振器の周
波数により機器内の主要の周波数関係の制御を行
うことにより、周波数確度を保持するための調整
や保守を容易にする効果があるのでよく用いられ
ている。
基本構成はVCO３１の出力は第１ミクサ２に注
入すると共にプログラマブル分周器３２で周波数
分周されて位相比較器３３で基準周波数１４１と
位相比較して、両周波数の位相差に応ずる制御電
圧１３３でVCO３１を制御して、位相比較器の
位相差が０でVCO周波数が安定する構成である。
ただし図では制御電圧１３３回路のLPFは記載
を省略してある。第１局部発振器で受信周波数の
10kHzの桁までの設定を行うためにはPLLの基準
周波数１４１は10kHzとするのが普通であるの
で、数ＭHzの水晶発振器１３の出力を分周器１４
で分周して得ているが、発振器１３の出力は後記
のCPU１２やマーカ発生器１５の基準周波数と
もなつており、このように単一の基準発振器の周
波数により機器内の主要の周波数関係の制御を行
うことにより、周波数確度を保持するための調整
や保守を容易にする効果があるのでよく用いられ
ている。
第１ミクサ出力は第11Fフイルタ４を通つて第
２ミクサ５に加えるが、フイルタ４は第２ミクサ
での相互変調妨害等を生じない程度でよいので、
通過帯域幅10〜20kHzのモノリミツク形等の比較
的簡易な構成でよい。バツフア増幅器等について
は図には省略してある。
２ミクサ５に加えるが、フイルタ４は第２ミクサ
での相互変調妨害等を生じない程度でよいので、
通過帯域幅10〜20kHzのモノリミツク形等の比較
的簡易な構成でよい。バツフア増幅器等について
は図には省略してある。
第２ミクサ５で第2IFに変換する際に第２局部
発振器６の発振周波数を微調整して、第１局部発
振器で設定した10kHzステツプの周波数間隔の中
間の変化を補間するのであるが、数ＭHz以上の発
振周波数に対して10kHzの変化量でよいので、手
軽で比較的安定性の良いVXOとし、水晶発振子
と直列または並列の容量を変化して周波数調整を
行つている。ここで、本発明においてはVXOを
電圧制御形とし（例えば水晶発振子６１と直列ま
たは並列の容量に電圧制御可変容量ダイオードを
用いて、これに制御電圧を加える）CPU１２に
記憶せしめたデータに従つて10kHz以下の周波数
補間を行うものであり、その詳細については後記
する。
発振器６の発振周波数を微調整して、第１局部発
振器で設定した10kHzステツプの周波数間隔の中
間の変化を補間するのであるが、数ＭHz以上の発
振周波数に対して10kHzの変化量でよいので、手
軽で比較的安定性の良いVXOとし、水晶発振子
と直列または並列の容量を変化して周波数調整を
行つている。ここで、本発明においてはVXOを
電圧制御形とし（例えば水晶発振子６１と直列ま
たは並列の容量に電圧制御可変容量ダイオードを
用いて、これに制御電圧を加える）CPU１２に
記憶せしめたデータに従つて10kHz以下の周波数
補間を行うものであり、その詳細については後記
する。
第2IFフイルタ７は主フイルタであつて、例え
ばSSB用としては帯域幅２〜2.5kHzでシエープフ
アクタ２以内のものが用いられる。本発明では第
2IFフイルタ７の入出力部のスイツチS2とS3とに
より、周波数較正時に第2IFフイルタ７をデフイ
ート（直通）いる。スイツチS2，S3は他のS1，
S4，S5と連動して受信時と較正時の回路構成を転
換する。図の１側が受信状態、２側が較正状態で
ある。
ばSSB用としては帯域幅２〜2.5kHzでシエープフ
アクタ２以内のものが用いられる。本発明では第
2IFフイルタ７の入出力部のスイツチS2とS3とに
より、周波数較正時に第2IFフイルタ７をデフイ
ート（直通）いる。スイツチS2，S3は他のS1，
S4，S5と連動して受信時と較正時の回路構成を転
換する。図の１側が受信状態、２側が較正状態で
ある。
受信時においては同調機能１７の出力するチユ
ーニングパルス１７１をCPU１２に取り込んで、
前記の下位桁周波数補間のための記憶データをチ
ユーニングパルス１７１の入力ごとに１ステツプ
変化させた出力１２１をＤ／Ａ変換器１６に加
え、その出力電圧１６１を第２局部発振器６の水
晶発振子と直列または並列に接いだ電圧可変容量
ダイオード６２に加えて、例えば100Hzステツプ
で10kHzの範囲を増減し、下位桁のオーバーフロ
ー出力１２２により上位桁周波数の設定を行うも
のである。
ーニングパルス１７１をCPU１２に取り込んで、
前記の下位桁周波数補間のための記憶データをチ
ユーニングパルス１７１の入力ごとに１ステツプ
変化させた出力１２１をＤ／Ａ変換器１６に加
え、その出力電圧１６１を第２局部発振器６の水
晶発振子と直列または並列に接いだ電圧可変容量
ダイオード６２に加えて、例えば100Hzステツプ
で10kHzの範囲を増減し、下位桁のオーバーフロ
ー出力１２２により上位桁周波数の設定を行うも
のである。
機器の電源投入時および較正スイツチの操作に
応じて第２局部発振器６の最小ステツプ周波数を
保持するごとく較正された制御データをCPUに
記憶せしめる手段については電源投入時のCPU
１２のリセツト解除または較正スイツチ１８の操
作により、CPU１２は較正指令１２３を出力し
て（リレー１９あるいは電子スイツチにより） (a) アンテナ回路を切り離して、マーカ出力を入
力部に注入する切換と、主帯域フイルタ７を
S2，S3によりデフイートせしめる切換と、復調
器９のBFO周波数を正規の較正動作位置にS4
をセツトする切換と、必要ならばS5により音声
出力を遮断する切換を行い、 (b) （同調機能１７により）受信機の周波数表示
を較正周波数に合わせ、 (c) 復調器９の出力９１を波形整形回路１１を通
してCPU１２に取り込んでカウントし、復調
器出力周波数がBFO１０のLSB時の周波数と
USB時の周波数の差の半分の周波数となるよ
うに、第２局部発振周波数を制御する制御電圧
１６１を出力するＤ／Ａ変換器１６へのCPU
１２の較正基準出力データを設定するプログラ
ムと、 (d) 該較正基準出力データをCPU１２に記憶し
た後に、CPU１２は復調出力周波数が最小受
信周波数ステツプで増加する各点のデータを下
位桁周波数変化範囲にわたつて記憶するプログ
ラムと、 (e) 上記較正の終了と共にS1〜S5の較正状態を受
信状態に復調する（信号を１２３に出力する）
操作とにより構成され、 (f) 受信状態において、（同調器１７の）周波数
調整操作に伴い、下位桁周波数は前記最小周波
数ステツプの記憶データにより（１２１に）再
現設定されるものである受信機回路である。
応じて第２局部発振器６の最小ステツプ周波数を
保持するごとく較正された制御データをCPUに
記憶せしめる手段については電源投入時のCPU
１２のリセツト解除または較正スイツチ１８の操
作により、CPU１２は較正指令１２３を出力し
て（リレー１９あるいは電子スイツチにより） (a) アンテナ回路を切り離して、マーカ出力を入
力部に注入する切換と、主帯域フイルタ７を
S2，S3によりデフイートせしめる切換と、復調
器９のBFO周波数を正規の較正動作位置にS4
をセツトする切換と、必要ならばS5により音声
出力を遮断する切換を行い、 (b) （同調機能１７により）受信機の周波数表示
を較正周波数に合わせ、 (c) 復調器９の出力９１を波形整形回路１１を通
してCPU１２に取り込んでカウントし、復調
器出力周波数がBFO１０のLSB時の周波数と
USB時の周波数の差の半分の周波数となるよ
うに、第２局部発振周波数を制御する制御電圧
１６１を出力するＤ／Ａ変換器１６へのCPU
１２の較正基準出力データを設定するプログラ
ムと、 (d) 該較正基準出力データをCPU１２に記憶し
た後に、CPU１２は復調出力周波数が最小受
信周波数ステツプで増加する各点のデータを下
位桁周波数変化範囲にわたつて記憶するプログ
ラムと、 (e) 上記較正の終了と共にS1〜S5の較正状態を受
信状態に復調する（信号を１２３に出力する）
操作とにより構成され、 (f) 受信状態において、（同調器１７の）周波数
調整操作に伴い、下位桁周波数は前記最小周波
数ステツプの記憶データにより（１２１に）再
現設定されるものである受信機回路である。
ここで用いられるマーカ周波数としては、受信
機のどのバンドでも較正ができ、マーカ位置を探
す手間が掛らないように、通常100kHz間隔で受
信出来るようになつている。それには100kHzの
基準周波数をダイオード等の非直線回路を通す
か、マルチバイブレータ発振を100kHzに同期し
て100kHzの高調波を発生させている。図の回路
では基準周波数がPLL回路と共通に書いてある
が、実際は分周器１４の適当な分周出力を利用し
て所望の周波数を得ることが可能である。
機のどのバンドでも較正ができ、マーカ位置を探
す手間が掛らないように、通常100kHz間隔で受
信出来るようになつている。それには100kHzの
基準周波数をダイオード等の非直線回路を通す
か、マルチバイブレータ発振を100kHzに同期し
て100kHzの高調波を発生させている。図の回路
では基準周波数がPLL回路と共通に書いてある
が、実際は分周器１４の適当な分周出力を利用し
て所望の周波数を得ることが可能である。
前記(a)項において、「第2IFフイルタ７をS2，
S5によりデフイートせしめる操作」は第２局部発
振器６の周波数を較正の際に下位桁周波数変化範
囲にわたつて変化せしめる際に、マーカ周波数と
第１局部発振周波数は一定に保たれるから第２ミ
クサ５に入力する第１IF周波数は一定であり、
従つて第２局部発振周波数が変化した分だけ第
2IF周波数が変化することになり、第2IFフイル
タ７の通過帯域を外れる（第2IFフイルタ７の帯
域幅はSSB用の場合は２〜3kHzであるのに対し、
下位桁周波数変化範囲は10kHzとなる）ために最
も簡便に通過帯域幅を拡げるための手段である。
S5によりデフイートせしめる操作」は第２局部発
振器６の周波数を較正の際に下位桁周波数変化範
囲にわたつて変化せしめる際に、マーカ周波数と
第１局部発振周波数は一定に保たれるから第２ミ
クサ５に入力する第１IF周波数は一定であり、
従つて第２局部発振周波数が変化した分だけ第
2IF周波数が変化することになり、第2IFフイル
タ７の通過帯域を外れる（第2IFフイルタ７の帯
域幅はSSB用の場合は２〜3kHzであるのに対し、
下位桁周波数変化範囲は10kHzとなる）ために最
も簡便に通過帯域幅を拡げるための手段である。
前記(c)項において、「復調器出力周波数がBFO
のLSB時の周波数とUSB時の周波数の差の半分
の周波数」というのは、一般にLSB時のBFO周
波数は第2IFフイルタ７の中心周波数＋1.5kHz
（ただし、この場合は復調器入力においてであり、
受信波とは必ずしも一致しない）であり、USB
時のBFO周波数は中心周波数−1.5kHzであるか
ら、LSB時のBFO周波数とUSB時のBFO周波数
の差は3kHzであり、その半分の1500Hzに復調器
９の出力９１が合致する状態はマーカ信号が第
2IFフイルタ７の中心にあり、下位桁周波数は０
（正確には00.0kHz）であることを意味しており、
この状態が第２局部発振器の基準動作点となる。
従つてこのときの「第２局部発振周波数を制御す
る制御電圧１６１を出力するＤ／Ａ変換回路１６
へのCPUの較正基準出力データ」１２１が(d)項
において、「該較正基準出力データをCPUに記
憶」し、続いて「CPUは復調出力周波数が最小
受信周波数ステツプで増加する各点のデータを下
位桁周波数変化範囲にわたつて記憶する」という
のは、CPUに入力する復調周波数が1500Hzを基
準として、この場合は次のステツプでは1600Hzが
第２点となり、以後は100Hz間隔で増加して、
11400Hzまでの100点をCPUはステツプ周波数デ
ータとして記憶するプログラムをもつて下位桁周
波数較正を行うものである。ここで「CPUは…
最小受信周波数ステツプで増加する各点のデータ
を…記憶する」と規定したのは、第2IF周波数を
第1IF周波数より低く変換する場合に、局部周波
数を入力周波数より高く取れば、局部周波数と第
2IF周波数は比例的に増減するが、局部周波数を
第2IF周波数より低く取つた場合には第2IF周波
数は局部周波数と反比例的に増減するし、VXO
６の発振周波数にしても可変容量ダイオードを水
晶発振子と直列にするか並列にするかでも同一制
御電圧でも周波数の増減が逆になるというよう
に、同一の効果を得るための細部の構成の組合わ
せが幾通りもあるので、「復調出力周波数が最小
受信周波数ステツプで増加する」ような構成であ
ることを条件としたものである。
のLSB時の周波数とUSB時の周波数の差の半分
の周波数」というのは、一般にLSB時のBFO周
波数は第2IFフイルタ７の中心周波数＋1.5kHz
（ただし、この場合は復調器入力においてであり、
受信波とは必ずしも一致しない）であり、USB
時のBFO周波数は中心周波数−1.5kHzであるか
ら、LSB時のBFO周波数とUSB時のBFO周波数
の差は3kHzであり、その半分の1500Hzに復調器
９の出力９１が合致する状態はマーカ信号が第
2IFフイルタ７の中心にあり、下位桁周波数は０
（正確には00.0kHz）であることを意味しており、
この状態が第２局部発振器の基準動作点となる。
従つてこのときの「第２局部発振周波数を制御す
る制御電圧１６１を出力するＤ／Ａ変換回路１６
へのCPUの較正基準出力データ」１２１が(d)項
において、「該較正基準出力データをCPUに記
憶」し、続いて「CPUは復調出力周波数が最小
受信周波数ステツプで増加する各点のデータを下
位桁周波数変化範囲にわたつて記憶する」という
のは、CPUに入力する復調周波数が1500Hzを基
準として、この場合は次のステツプでは1600Hzが
第２点となり、以後は100Hz間隔で増加して、
11400Hzまでの100点をCPUはステツプ周波数デ
ータとして記憶するプログラムをもつて下位桁周
波数較正を行うものである。ここで「CPUは…
最小受信周波数ステツプで増加する各点のデータ
を…記憶する」と規定したのは、第2IF周波数を
第1IF周波数より低く変換する場合に、局部周波
数を入力周波数より高く取れば、局部周波数と第
2IF周波数は比例的に増減するが、局部周波数を
第2IF周波数より低く取つた場合には第2IF周波
数は局部周波数と反比例的に増減するし、VXO
６の発振周波数にしても可変容量ダイオードを水
晶発振子と直列にするか並列にするかでも同一制
御電圧でも周波数の増減が逆になるというよう
に、同一の効果を得るための細部の構成の組合わ
せが幾通りもあるので、「復調出力周波数が最小
受信周波数ステツプで増加する」ような構成であ
ることを条件としたものである。
この較正方法の特長は、アナログの復調周波数
をCPU１２内のカウンタで計測するのであるか
ら、Ｄ／Ａの段数を多く設定することにより、Hz
の単位までも楽に設定することが出来、VXO６
やＤ／Ａ変換１６の持つ周波数非直線性は自動的
に補正されて問題とならないことである。
をCPU１２内のカウンタで計測するのであるか
ら、Ｄ／Ａの段数を多く設定することにより、Hz
の単位までも楽に設定することが出来、VXO６
やＤ／Ａ変換１６の持つ周波数非直線性は自動的
に補正されて問題とならないことである。
第２局部発振器のための周波数設定データ１２
１の較正と記憶が完了すると、CPU１２は較正
指令１２３を受信指令に変更して出力し、スイツ
チS1〜S5を１側に倒して受信状態とする。
１の較正と記憶が完了すると、CPU１２は較正
指令１２３を受信指令に変更して出力し、スイツ
チS1〜S5を１側に倒して受信状態とする。
BFO１０はLSB用とUSB用を備えて、受信波
のモードに応じて切換使用するようになつて居
り、図ではS4により水晶発振子１０１と１０２を
切換えているが、VXO式に水晶発振子回路のコ
ンデンサを切換える回路や、２台のBFO１０を
切換える方法でも動作的には同一である。商用通
信ではUSBが常用されるが、アマチユア通信で
はバンドにより常用サイドバンドが異るので、S4
の１側で常用サイドバンドが受信でき、２側で較
正が行えるように水晶発振子１０１と１０２を配
列する必要がある。
のモードに応じて切換使用するようになつて居
り、図ではS4により水晶発振子１０１と１０２を
切換えているが、VXO式に水晶発振子回路のコ
ンデンサを切換える回路や、２台のBFO１０を
切換える方法でも動作的には同一である。商用通
信ではUSBが常用されるが、アマチユア通信で
はバンドにより常用サイドバンドが異るので、S4
の１側で常用サイドバンドが受信でき、２側で較
正が行えるように水晶発振子１０１と１０２を配
列する必要がある。
以上に述べた周波数較正動作は電源スイツチ投
入ごとに自動的に行なわれ、また必要ならば較正
スイツチ１８により随時行うこともできるので、
基準発振器１３の周波数さえ正確に保たれて居れ
ば経年変化の心配は全く無く、基準発振周波数は
JJY等の標準電波を受信して極めて正確に補正す
ることが出来るから、本発明の受信機回路におい
ては常に高度の周波数確度を保持できる便宜があ
る。
入ごとに自動的に行なわれ、また必要ならば較正
スイツチ１８により随時行うこともできるので、
基準発振器１３の周波数さえ正確に保たれて居れ
ば経年変化の心配は全く無く、基準発振周波数は
JJY等の標準電波を受信して極めて正確に補正す
ることが出来るから、本発明の受信機回路におい
ては常に高度の周波数確度を保持できる便宜があ
る。
図は本発明の実施回路構成図例である。
１……アンテナ、２……第１ミクサ、３……第
１局部発振器、４……第1IFフイルタ、５……第
２ミクサ、６……第２局部発振器、７……第2IF
フイルタ、８……増幅器、９……復調器、１０…
…BFO、１１……波形整形器、１２……CPU、
１３……基準周波数発振器、１４……分周器、１
５……マーカ発生器、１６……Ｄ／Ａ変換器、１
７……同調器、１８……較正スイツチ、１９……
リレー、S1，S2，S3，S4，S5……リレー接点また
は電子スイツチ。
１局部発振器、４……第1IFフイルタ、５……第
２ミクサ、６……第２局部発振器、７……第2IF
フイルタ、８……増幅器、９……復調器、１０…
…BFO、１１……波形整形器、１２……CPU、
１３……基準周波数発振器、１４……分周器、１
５……マーカ発生器、１６……Ｄ／Ａ変換器、１
７……同調器、１８……較正スイツチ、１９……
リレー、S1，S2，S3，S4，S5……リレー接点また
は電子スイツチ。
Claims (1)
- 【特許請求の範囲】 １ 単一の発振器１３による基準信号を供給され
る、マーカ発振器１５制御用CPU１２および第
１ミキサ２用PLL回路の第１局部発振器３と、
第２ミキサ５に局部信号を供給し受信周波数の下
位桁の設定を含めて周波数変換を行う第２局部発
振器６のVXOとを備えた受信機において、 前記CPU１２の較正信号で駆動されるリレー
１９によつてアンテナ側をマーカ信号側に、 第2IFフイルタ回路７はスルー回路に、 BFO発振器１０は可変周波数回路１０１を較
正用発振回路１０２に、夫々切換えて較正用回路
とする切換手段と、 復調信号を前記CPU１２に入力して受信周波
数の下位桁の補正用データにしてメモリに記憶す
る補正データ記憶手段と、 復調信号が基準周波数になるよう順次補正デー
タを第２局部発振器６のVXOに出力して局部信
号を可変させ受信周波数の下位桁を較正する下位
桁較正手段と、 該下位桁較正手段により復調信号が基準信号に
なると前記CPU１２の較正信号は停止し、前記
リレー１９は受信回路側に復旧する受信回路復旧
手段とを備えた構成であり、 電源スイツチまたは較正スイツチ１８のオン動
作で前記CPU１２から較正信号を出力し前記切
換手段のリレー１９を駆動してマーカ信号で較正
する較正用回路に切換つた状態で、同調器１７を
操作し、所望周波数に近いマーカ信号に周波数設
定し、 この周波数の設定に応じて前記補正データ記憶
手段と、下位桁較正手段により前記第２局部発振
器６のVXOの局部信号が順次可変され受信周波
数の下位桁を較正し、前記受信回路復旧手段によ
つて受信状態に復旧すると受信周波数の下位桁較
正を完了することを特徴とする受信機回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3388984A JPS60178718A (ja) | 1984-02-24 | 1984-02-24 | 受信機回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3388984A JPS60178718A (ja) | 1984-02-24 | 1984-02-24 | 受信機回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60178718A JPS60178718A (ja) | 1985-09-12 |
| JPH0344460B2 true JPH0344460B2 (ja) | 1991-07-08 |
Family
ID=12399096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3388984A Granted JPS60178718A (ja) | 1984-02-24 | 1984-02-24 | 受信機回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60178718A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63312728A (ja) * | 1987-06-15 | 1988-12-21 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ受信機 |
| US5179725A (en) * | 1991-03-29 | 1993-01-12 | International Business Machines | Voltage controlled oscillator with correction of tuning curve non-linearities |
-
1984
- 1984-02-24 JP JP3388984A patent/JPS60178718A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60178718A (ja) | 1985-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910003230B1 (ko) | 텔레비젼 방송의 음성신호 수신용 fm 수신기 | |
| JPS627728B2 (ja) | ||
| US5995169A (en) | SIF signal processing circuit | |
| JPH0344460B2 (ja) | ||
| JP2553219B2 (ja) | Ｒｆモジュレータ及びそれを内蔵するビデオカセットレコーダ | |
| JPS5925410B2 (ja) | 受信機 | |
| JPS627729B2 (ja) | ||
| EP1091487B1 (en) | Method and apparatus for eliminating self quieter signals generated in synthesiser receivers | |
| JPS5823018B2 (ja) | 電子同調式受信機 | |
| JP2790121B2 (ja) | 受信機 | |
| JPS5883446A (ja) | 受信機 | |
| KR950010445A (ko) | 디지탈 선국 장치와 선국 제어방법 | |
| JPS63217830A (ja) | 周波数シンセサイザチユ−ナ | |
| JP2529602Y2 (ja) | 高周波機器 | |
| JPH028446Y2 (ja) | ||
| JPS6246337Y2 (ja) | ||
| JPS6342601Y2 (ja) | ||
| JPS639153Y2 (ja) | ||
| JPH03117222A (ja) | 電圧シンセサイザ方式の受信装置 | |
| JP2822378B2 (ja) | Ｆｍ受信機の中間周波数自動調整方式 | |
| JPH0416501Y2 (ja) | ||
| JPH08195918A (ja) | デジタルアナログ共用受信装置 | |
| JPS62204609A (ja) | プリセツトチユ−ナ | |
| JPS5813638Y2 (ja) | 短波帯の受信を容易にしたｐｌｌ周波数シンセサイザ受信機 | |
| JPS5881341A (ja) | 受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |