JPS5934176Y2 - 電子式チュ−ナにおけるプリセット操作部回路 - Google Patents
電子式チュ−ナにおけるプリセット操作部回路Info
- Publication number
- JPS5934176Y2 JPS5934176Y2 JP12806878U JP12806878U JPS5934176Y2 JP S5934176 Y2 JPS5934176 Y2 JP S5934176Y2 JP 12806878 U JP12806878 U JP 12806878U JP 12806878 U JP12806878 U JP 12806878U JP S5934176 Y2 JPS5934176 Y2 JP S5934176Y2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- tuner
- preset operation
- switch
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【考案の詳細な説明】
本考案はＰＬＬ（フェーズドロックループ）周波数シン
セサイザチューナ等の電子式チューナにおけるプリセッ
ト操作部回路に関し、さらに詳しくはチューナ制御用メ
モリにおける１個のメモリ端子と複数個のチャンネル端
子に対応させて、プリセット操作部に常開復帰式の双方
向スイッチで形成した複数個のチャンネルスイッチを配
設し、この各チャンネルスイッチにおける一方の回路接
点を対応したチャンネル端子に直接接続し、他方の各回
路接点はそれぞれ第１ダイオードを介して同じく対応し
たチャンネル端子に接続させ、さらに当該他方の各回路
接点から前記の第１ダイオードと同方向に接続した第２
ダイオードをそれぞれ介して前記のメモリ端子に共通に
接続させ、プリセットの際チャンネルスイッチを上記し
た他方の回路接点側に切換えるという１操作のみで当該
チャンネルに希望局をプリセットし得るようになし、も
って操作容易性を有せしめた電子式チューナにおけるプ
リセット操作部回路に係る。
セサイザチューナ等の電子式チューナにおけるプリセッ
ト操作部回路に関し、さらに詳しくはチューナ制御用メ
モリにおける１個のメモリ端子と複数個のチャンネル端
子に対応させて、プリセット操作部に常開復帰式の双方
向スイッチで形成した複数個のチャンネルスイッチを配
設し、この各チャンネルスイッチにおける一方の回路接
点を対応したチャンネル端子に直接接続し、他方の各回
路接点はそれぞれ第１ダイオードを介して同じく対応し
たチャンネル端子に接続させ、さらに当該他方の各回路
接点から前記の第１ダイオードと同方向に接続した第２
ダイオードをそれぞれ介して前記のメモリ端子に共通に
接続させ、プリセットの際チャンネルスイッチを上記し
た他方の回路接点側に切換えるという１操作のみで当該
チャンネルに希望局をプリセットし得るようになし、も
って操作容易性を有せしめた電子式チューナにおけるプ
リセット操作部回路に係る。
近時、ラジオ受信機や市民バンドトランシーバ等の選局
用チューナとして、ＰＬＬ周波数シンセサイザチューナ
と呼ばれる電子式チューナが多用されている。
用チューナとして、ＰＬＬ周波数シンセサイザチューナ
と呼ばれる電子式チューナが多用されている。
この電子式チューナはバラクタを使用した局部発振器の
発振周波数をプログラムカウンタにより分周させ、この
分周信号の周波数を基準発振器からの基準周波数と位相
比較させ、その差成分を直流に変換して局部発振器にフ
ィードバックさせて、前記の分周信号周波数と基準周波
数とが等しくなったとき、この状態でフェーズドロック
ループをロックさせるというもので、局部発振周波数は
基準周波数を適宜に選んでおけばプログラムカウンタの
分周比を変えることにより制御し得るものである。
発振周波数をプログラムカウンタにより分周させ、この
分周信号の周波数を基準発振器からの基準周波数と位相
比較させ、その差成分を直流に変換して局部発振器にフ
ィードバックさせて、前記の分周信号周波数と基準周波
数とが等しくなったとき、この状態でフェーズドロック
ループをロックさせるというもので、局部発振周波数は
基準周波数を適宜に選んでおけばプログラムカウンタの
分周比を変えることにより制御し得るものである。
つまり分周比の選択により周波数選局をなし得るもので
あり、このとき局部発振周波数と同時に高周波回路の同
調周波数も制御される。
あり、このとき局部発振周波数と同時に高周波回路の同
調周波数も制御される。
ところで上記の分周比を選択する一方式として、プログ
ラムカウンタにチューナ制御用メモリを附設し、このチ
ューナ制御用メモリに各放送局の放送周波数等複数個の
選局周波数をこれに対応したコード信号によりプリセッ
トしておき、選局時に希望の選局周波数に対応したコー
ド信号をプログラムカウンタに向けて読み出させて選局
するというプリセット選局操作方式がある。
ラムカウンタにチューナ制御用メモリを附設し、このチ
ューナ制御用メモリに各放送局の放送周波数等複数個の
選局周波数をこれに対応したコード信号によりプリセッ
トしておき、選局時に希望の選局周波数に対応したコー
ド信号をプログラムカウンタに向けて読み出させて選局
するというプリセット選局操作方式がある。
第１図は従来のチューナ制御用メモリ１におけるプリセ
ット操作部２を示すもので、プリセット操作部２におけ
る符号３はメモリ釦、４〜８はチャンネル釦にして、ま
ず選局コード信号をプリセットするに当ってはメモリ釦
３を押圧操作し乍ら同時に適宜のチャンネル釦を押圧操
作し、そのチャンネル釦に対応した箇所に当該選局コー
ド信号を記憶させるというものであった。
ット操作部２を示すもので、プリセット操作部２におけ
る符号３はメモリ釦、４〜８はチャンネル釦にして、ま
ず選局コード信号をプリセットするに当ってはメモリ釦
３を押圧操作し乍ら同時に適宜のチャンネル釦を押圧操
作し、そのチャンネル釦に対応した箇所に当該選局コー
ド信号を記憶させるというものであった。
しかし上記従来の操作部によるときはメモリ釦とチャン
ネル釦とを同時に操作しなければならないので、車載用
等の機器に適用した場合等においては極めて操作不便を
伴なうという難点があった。
ネル釦とを同時に操作しなければならないので、車載用
等の機器に適用した場合等においては極めて操作不便を
伴なうという難点があった。
ここにおいて本考案は上記の点を解決し得るようにした
電子式チューナにおけるプリセット操作部回路を提供し
ようとしたものである。
電子式チューナにおけるプリセット操作部回路を提供し
ようとしたものである。
以下本考案を図の実施例に基づいて具体的に説明する。
第２図において符号Ｍは電子式チューナ（図示せず）に
附設するチューナ制御用メモリにして、電子式チューナ
としてＰＬＬ周波数シンセサイザチューナを適用したと
きは出力端子１１が当該ＰＬＬ周波数シンセサイザチュ
ーナにおけるプログラムカウンタ（図示せず）に連なる
。
附設するチューナ制御用メモリにして、電子式チューナ
としてＰＬＬ周波数シンセサイザチューナを適用したと
きは出力端子１１が当該ＰＬＬ周波数シンセサイザチュ
ーナにおけるプログラムカウンタ（図示せず）に連なる
。
符号１２は選局周波数に対応したコード信号等の入力端
子である。
子である。
そしてチューナ制御用メモＩＪ Ｍには一例として５局
分のチャンネル端子ＣＨ１〜ＣＨ５と１個のメモリ端子
ｙとを設ける。
分のチャンネル端子ＣＨ１〜ＣＨ５と１個のメモリ端子
ｙとを設ける。
他方プリセット操作部１３には上記５個のチャンネル端
子ＣＨ１〜ＣＨ５に対応させて、同じく５個の常開性双
方向スイッチからなるチャンネルスイッチＳ、〜Ｓ、を
配設する。
子ＣＨ１〜ＣＨ５に対応させて、同じく５個の常開性双
方向スイッチからなるチャンネルスイッチＳ、〜Ｓ、を
配設する。
そして上記常開性双方向スイッチとして図の例において
は２回路４接点ａ＝ｄからなるプッシュプルスイッチを
適用する。
は２回路４接点ａ＝ｄからなるプッシュプルスイッチを
適用する。
このプッシュプルスイッチはプル操作で接点ａ、ｂが閉
路し、ブツシュ操作で他方の接点ｃ、ｄが閉路する。
路し、ブツシュ操作で他方の接点ｃ、ｄが閉路する。
そして常時においては可動接点ｅは中性位置に自動復帰
し、何れの固定接点系に対しても常開性を保つ。
し、何れの固定接点系に対しても常開性を保つ。
次いで上記の各チャンネルスイッチ８１〜Ｓ５における
固定接点ａ、ｂ側をプリセット（選局周波数コード信号
の書込み）に対応させ、他方の固定接点ｃ、ｄ側を選局
（プリセットしたコード信号の読み出し）に対応させ、
各チャンネルスイッチ８１〜Ｓ５における選局側固定接
点Ｃを対応した各チャンネル端子ＣＨ１、ＣＨ２・・・
に直接接続する。
固定接点ａ、ｂ側をプリセット（選局周波数コード信号
の書込み）に対応させ、他方の固定接点ｃ、ｄ側を選局
（プリセットしたコード信号の読み出し）に対応させ、
各チャンネルスイッチ８１〜Ｓ５における選局側固定接
点Ｃを対応した各チャンネル端子ＣＨ１、ＣＨ２・・・
に直接接続する。
またチャンネルスイッチＳ１について説明すればプリセ
ット側固定接点ａは、この固定接点ａに対して同方向に
接続した第１、第２のダイオード素子Ｄ１．Ｄ６をそれ
ぞれ介して一方はチャンネル端子ＣＨ１に連ね、他方は
メモリ端子Ｍ１こ接続する。
ット側固定接点ａは、この固定接点ａに対して同方向に
接続した第１、第２のダイオード素子Ｄ１．Ｄ６をそれ
ぞれ介して一方はチャンネル端子ＣＨ１に連ね、他方は
メモリ端子Ｍ１こ接続する。
符号８２以下のチャンネルスイッチについては、各プリ
セット側固定接点ａ、ａ・・・は第１ダイオード素子Ｄ
２．Ｄ３・・・を介してそれぞれ対応したチャンネル端
子ＣＨ２、ＣＨ３・・・に接続することはチャンネルス
イッチＳ、の場合と同様であるが、第２ダイオード素子
Ｄ７ ｊ Ｄ８・・・側は共通接続線１４を介してメモ
リ端子Ｍ’？こ共通に接続する。
セット側固定接点ａ、ａ・・・は第１ダイオード素子Ｄ
２．Ｄ３・・・を介してそれぞれ対応したチャンネル端
子ＣＨ２、ＣＨ３・・・に接続することはチャンネルス
イッチＳ、の場合と同様であるが、第２ダイオード素子
Ｄ７ ｊ Ｄ８・・・側は共通接続線１４を介してメモ
リ端子Ｍ’？こ共通に接続する。
また各チャンネルスイッチＳ１．Ｓ２・・・における固
定接点す、ｄはともに接地に連ねる。
定接点す、ｄはともに接地に連ねる。
本考案の実施例たる電子式チューナにおけるプリセット
操作部回路は上述のように構成されるものであって、ま
ずチャンネルＣＨ１に対しチューナ制御用メモＩＪＭに
選局周波数に対応したコード信号をプリセットする場合
には、チャンネルスイッチＳ１をプル操作する。
操作部回路は上述のように構成されるものであって、ま
ずチャンネルＣＨ１に対しチューナ制御用メモＩＪＭに
選局周波数に対応したコード信号をプリセットする場合
には、チャンネルスイッチＳ１をプル操作する。
このときメモリ端子ｙは第２ダイオード素子Ｄ６を介し
て、またチャンネル端子ＣＨ１は第１ダイオード素子Ｄ
１を介して共に接地に連なり、当該第１チヤンネルＣＨ
１およびメモリ回路が閉成状態に設定され、コード信号
入力端子１２から所望の選局周波数に対応したコード信
号が第１チヤンネルＣＨ１に書き込まれる。
て、またチャンネル端子ＣＨ１は第１ダイオード素子Ｄ
１を介して共に接地に連なり、当該第１チヤンネルＣＨ
１およびメモリ回路が閉成状態に設定され、コード信号
入力端子１２から所望の選局周波数に対応したコード信
号が第１チヤンネルＣＨ１に書き込まれる。
第２チヤンネルＣＨ２以下に対しする書込操作も上記と
同様の手順で行えばよい。
同様の手順で行えばよい。
書込み終了後において選局操作する場合には希望の周波
数コード信号が読み込まれたチャンネルスイッチをブツ
シュ操作すれば当該チャンネル回路が閉成状態に設定さ
れ、出力端子１１から電子式チューナに向けて希望の周
波数コード信号が読み出される。
数コード信号が読み込まれたチャンネルスイッチをブツ
シュ操作すれば当該チャンネル回路が閉成状態に設定さ
れ、出力端子１１から電子式チューナに向けて希望の周
波数コード信号が読み出される。
このときメモリ端子Ｍ？こ対する線路は第１ダイオード
素子Ｄ１．Ｄ２・・・により遮断される。
素子Ｄ１．Ｄ２・・・により遮断される。
なお図の例において第１、第２ダイオード素子Ｄ１〜Ｄ
ＩＯはチューナ制御用メモリ側から各チャンネルスイッ
チに向けて順方向になるように接続したが、選局周波数
コード信号等の極性の選び方によっては各ダイオード素
子を上記と逆向きに接続してもよい。
ＩＯはチューナ制御用メモリ側から各チャンネルスイッ
チに向けて順方向になるように接続したが、選局周波数
コード信号等の極性の選び方によっては各ダイオード素
子を上記と逆向きに接続してもよい。
またチューナ制御用メモリに記憶させる信号も選局周波
数コード信号のみならず、電子式チューナの構成如何に
よっては選局周波数に対応したバラクタ印加電圧そのも
の等、選局周波数に対応した信号であればその他の信号
であってもよい。
数コード信号のみならず、電子式チューナの構成如何に
よっては選局周波数に対応したバラクタ印加電圧そのも
の等、選局周波数に対応した信号であればその他の信号
であってもよい。
以上詳述したように本考案によれば各チャンネルスイッ
チとして常開復帰式のプッシュプル双方向スイッチを適
用し、この各双方向スイッチにおける一方の回路接点を
対応したチャンネル端子に直接接続し、他方の回路接点
はそれぞれ同方向接続の第１、第２のダイオード素子を
介して、一方は前記の対応したチャンネル端子に接続し
、他方はメモリ端子に共通に接続させたから、チューナ
制御用メモリに希望局をプリセットする場合にあっては
単にプル操作等の１操作のみで希望局の周波数コード信
号等が書込まれるという操作容易性が得られこの種機器
にとって極めて優れた効果を発揮する。
チとして常開復帰式のプッシュプル双方向スイッチを適
用し、この各双方向スイッチにおける一方の回路接点を
対応したチャンネル端子に直接接続し、他方の回路接点
はそれぞれ同方向接続の第１、第２のダイオード素子を
介して、一方は前記の対応したチャンネル端子に接続し
、他方はメモリ端子に共通に接続させたから、チューナ
制御用メモリに希望局をプリセットする場合にあっては
単にプル操作等の１操作のみで希望局の周波数コード信
号等が書込まれるという操作容易性が得られこの種機器
にとって極めて優れた効果を発揮する。
またパネル面においてもメモリスイッチ１個を別途に配
設しなくてもよいので、スペース的な余裕が得られ、さ
らには外観上もシンプル性が得られるという、小形かつ
コンパクトをメリットの一つとするこの種機器にとって
極めて優れた効果を発揮する。
設しなくてもよいので、スペース的な余裕が得られ、さ
らには外観上もシンプル性が得られるという、小形かつ
コンパクトをメリットの一つとするこの種機器にとって
極めて優れた効果を発揮する。
第１図は従来例を示す回路図、第２図は本考案の実施例
たる電子式チューナにおけるプリセット操作部回路の回
路図である。 １１：出力端子、１２：入力端子、１３ニブリセット操
作部、１４：共通接続線、ＣＨＩ〜ＣＨ５：チャンネル
端子、Ｄ１〜Ｄ５：第１ダイオード素子、Ｄ６〜ＤＩＯ
：第２ダイオード素子、Ｍ：チューナ制御用メモリ、Ｍ
′二メモリ端子、８１〜Ｓ５：チャンネルスイッチ、ａ
−ｄ：固定接点、ｅ：可動接点。
たる電子式チューナにおけるプリセット操作部回路の回
路図である。 １１：出力端子、１２：入力端子、１３ニブリセット操
作部、１４：共通接続線、ＣＨＩ〜ＣＨ５：チャンネル
端子、Ｄ１〜Ｄ５：第１ダイオード素子、Ｄ６〜ＤＩＯ
：第２ダイオード素子、Ｍ：チューナ制御用メモリ、Ｍ
′二メモリ端子、８１〜Ｓ５：チャンネルスイッチ、ａ
−ｄ：固定接点、ｅ：可動接点。
Claims (1)
- １．電子式チューナに附設したチューナ制御用メモリに
選局周波数に対応した適宜の信号をプリセットさせて希
望局を選局するようにしたチューナにおいて、前記チュ
ーナ制御用メモリにおける１個のメモリ端子と複数個の
チャンネル端子に対応させて、プリセット操作部に常開
の双方向スイッチで形成した複数個のチャンネルスイッ
チを配設し、該各チャンネルスイッチにおける一方の固
定接点を対応した前記の各チャンネル端子にそれぞれ接
続するとともに、他方の固定接点をそれぞれ第１ダイオ
ード素子を介して同じく対応した前記の各チャンネル端
子に接続させ、さらに当該他方の各固定接点から前記の
第１ダイオード素子と同方向に接続した第２ダイオード
素子を各別に介して前記メモリ端子に共通に接続させた
ことを特徴とする電子式チューナにおけるプリセット操
作部回路。 ２、常開の双方向スイッチとして、２回路４接点の常開
復帰式プッシュプルスイッチを使用したことを特徴とす
る実用新案登録請求の範囲第１項記載の電子式チューナ
におけるプリセット操作部回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12806878U JPS5934176Y2 (ja) | 1978-09-20 | 1978-09-20 | 電子式チュ−ナにおけるプリセット操作部回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12806878U JPS5934176Y2 (ja) | 1978-09-20 | 1978-09-20 | 電子式チュ−ナにおけるプリセット操作部回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5546310U JPS5546310U (ja) | 1980-03-26 |
| JPS5934176Y2 true JPS5934176Y2 (ja) | 1984-09-21 |
Family
ID=29091405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12806878U Expired JPS5934176Y2 (ja) | 1978-09-20 | 1978-09-20 | 電子式チュ−ナにおけるプリセット操作部回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5934176Y2 (ja) |
-
1978
- 1978-09-20 JP JP12806878U patent/JPS5934176Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5546310U (ja) | 1980-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4268915A (en) | Universal automotive electronic radio with display for tuning or time information | |
| US5355527A (en) | Radio receiver with display memory and keys for displaying selecting, and storing station frequencies | |
| JPS602711Y2 (ja) | テレビジヨン装置 | |
| US5204645A (en) | Circuit configuration for range switching in tuners | |
| US4151557A (en) | Television receiver operating mode selector | |
| US4317227A (en) | Multi-mode automatic channel frequency synthesis system | |
| JPS6257147B2 (ja) | ||
| JPS5934176Y2 (ja) | 電子式チュ−ナにおけるプリセット操作部回路 | |
| JPS598966B2 (ja) | テレビジヨン受像機の制御装置 | |
| US5465403A (en) | Shortwave radio receiver with timer reception mode | |
| US5757860A (en) | Synthesizer receiver | |
| US4207531A (en) | Tuning control system of radio receiver | |
| US5214399A (en) | Circuit configuration for range changing in tuners | |
| JPS5827420A (ja) | 電子同調型受信機 | |
| EP0032878A2 (en) | Radio receiver | |
| JP2515016Y2 (ja) | Ｐｌｌシンセサイザ方式のラジオ受信機 | |
| JPS5827583Y2 (ja) | テレビジヨン受像機 | |
| JPS6119220A (ja) | 選局装置 | |
| JPS6115637Y2 (ja) | ||
| JPS6024611B2 (ja) | Ｐｌｌ式選局回路のための微調整装置 | |
| JP2609868B2 (ja) | マイクロコンピュータの入力回路 | |
| JPS6216022Y2 (ja) | ||
| JP3109536B2 (ja) | ラジオ受信機 | |
| JP2703056B2 (ja) | ダブルファンクションスイッチ | |
| JPS599456Y2 (ja) | 自動選局装置 |