JPH1041818A - 発振器 - Google Patents
発振器Info
- Publication number
- JPH1041818A JPH1041818A JP8196658A JP19665896A JPH1041818A JP H1041818 A JPH1041818 A JP H1041818A JP 8196658 A JP8196658 A JP 8196658A JP 19665896 A JP19665896 A JP 19665896A JP H1041818 A JPH1041818 A JP H1041818A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- frequency division
- frequency divider
- divider
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 従来の発振器では、制御部における消費電力
を低減させることができないという問題点があったが、
本発明では、消費電力を低減させることができる発振器
を提供する。 【解決手段】 第２の分周器６′が異なる分周比を分周
情報保持回路６１に設定され、切替選択回路６２がそれ
ら分周比の一つを制御部７′から入力される切替制御信
号によって選択して、分周回路６３に出力し、分周回路
６３がＶＣＯ５からの出力を該選択された分周比で分周
して位相比較器３に出力し、ＰＬＬ回路を構成させるこ
とによって発振を行う発振器である。
を低減させることができないという問題点があったが、
本発明では、消費電力を低減させることができる発振器
を提供する。 【解決手段】 第２の分周器６′が異なる分周比を分周
情報保持回路６１に設定され、切替選択回路６２がそれ
ら分周比の一つを制御部７′から入力される切替制御信
号によって選択して、分周回路６３に出力し、分周回路
６３がＶＣＯ５からの出力を該選択された分周比で分周
して位相比較器３に出力し、ＰＬＬ回路を構成させるこ
とによって発振を行う発振器である。
Description
【０００１】
【発明の属する技術分野】本発明は、任意の周波数を発
生させる位相同期ループに用いた周波数シンセサイザと
して実装される発振器に係り、既知の周波数設定を行う
場合において、電源断によって消失した分周情報の再設
定を不要にし、簡易な制御で、消費電力を低減できる発
振器に関する。
生させる位相同期ループに用いた周波数シンセサイザと
して実装される発振器に係り、既知の周波数設定を行う
場合において、電源断によって消失した分周情報の再設
定を不要にし、簡易な制御で、消費電力を低減できる発
振器に関する。
【０００２】
【従来の技術】ＴＤＭＡ−ＴＤＤ（Time Division Mult
iple Access-Time Division Duplexer）方式による情報
伝送方式が、ＰＨＳ（Personal Handyphone System）に
おいて採用され、同一チャネルにおける通話時には無線
内での干渉を回避するために、送信に用いられる周波数
と、受信に用いられる周波数を違えている。
iple Access-Time Division Duplexer）方式による情報
伝送方式が、ＰＨＳ（Personal Handyphone System）に
おいて採用され、同一チャネルにおける通話時には無線
内での干渉を回避するために、送信に用いられる周波数
と、受信に用いられる周波数を違えている。
【０００３】具体的には、図２に示すように送信と受信
とを時間的に交互に行っており、ＰＨＳに内蔵されてい
る発振器は、送信のための周波数（図では「周波数Ａ」
と称している）と、受信のための周波数（図では「周波
数Ｂ」と称している）とを交互に発振している。図２
は、ＴＤＭＡ−ＴＤＤ方式で情報の伝送を行う際の発振
器の発振周波数の時間変化を表す説明図である。尚、図
２において、送信も受信も行われていない間は、他のＰ
ＨＳが基地局との間で送受信を行っている。
とを時間的に交互に行っており、ＰＨＳに内蔵されてい
る発振器は、送信のための周波数（図では「周波数Ａ」
と称している）と、受信のための周波数（図では「周波
数Ｂ」と称している）とを交互に発振している。図２
は、ＴＤＭＡ−ＴＤＤ方式で情報の伝送を行う際の発振
器の発振周波数の時間変化を表す説明図である。尚、図
２において、送信も受信も行われていない間は、他のＰ
ＨＳが基地局との間で送受信を行っている。
【０００４】従来の発振器について図３を用いて説明す
る。図３は、従来の発振器の構成ブロック図である。従
来の発振器は、位相同期ループを用いた周波数シンセサ
イザとして実装されている。具体的には、従来の発振器
は、図３に示すように基準信号源１と、第１の分周器２
と、位相比較器３と、ＬＰＦ（Low Pass Filter ）４
と、ＶＣＯ（Voltage Controlled Oscillator）５と、
第２の分周器６と、制御部７とから構成されている。
る。図３は、従来の発振器の構成ブロック図である。従
来の発振器は、位相同期ループを用いた周波数シンセサ
イザとして実装されている。具体的には、従来の発振器
は、図３に示すように基準信号源１と、第１の分周器２
と、位相比較器３と、ＬＰＦ（Low Pass Filter ）４
と、ＶＣＯ（Voltage Controlled Oscillator）５と、
第２の分周器６と、制御部７とから構成されている。
【０００５】以下、各部を具体的に説明する。基準信号
源１は、一定の周波数のパルス信号を第１の分周器２に
出力するものである。第１の分周器２は、基準信号源１
からパルス信号の入力を受けて、それを後に説明する制
御部７から入力される分周情報に示される分周比に分周
し、位相比較器３に出力するものである。
源１は、一定の周波数のパルス信号を第１の分周器２に
出力するものである。第１の分周器２は、基準信号源１
からパルス信号の入力を受けて、それを後に説明する制
御部７から入力される分周情報に示される分周比に分周
し、位相比較器３に出力するものである。
【０００６】位相比較器３は、第１の分周器２と後に説
明する第２の分周器６とから入力されるパルス信号の位
相の差に比例するパルス幅を持つパルス信号をＬＰＦ４
に出力するものである。ＬＰＦ４は、位相比較器３から
出力されるパルス信号のうち、雑音と高周波成分とを除
去し、平均直流電圧をＶＣＯ５に出力するものである。
明する第２の分周器６とから入力されるパルス信号の位
相の差に比例するパルス幅を持つパルス信号をＬＰＦ４
に出力するものである。ＬＰＦ４は、位相比較器３から
出力されるパルス信号のうち、雑音と高周波成分とを除
去し、平均直流電圧をＶＣＯ５に出力するものである。
【０００７】ＶＣＯ５は、ＬＰＦ４から入力された平均
直流電圧に比例する周波数にてパルス信号を出力するも
のである。尚、このＶＣＯ５より出力されるパルス信号
は、そのまま、発振器の出力信号とされるとともに、第
２の分周器６にも分岐して出力されるようになってい
る。
直流電圧に比例する周波数にてパルス信号を出力するも
のである。尚、このＶＣＯ５より出力されるパルス信号
は、そのまま、発振器の出力信号とされるとともに、第
２の分周器６にも分岐して出力されるようになってい
る。
【０００８】第２の分周器６は、後に説明する制御部７
から分周情報の入力を受けて、また、ＶＣＯ５からパル
ス信号の入力を受けて、ＶＣＯ５から入力されるパルス
信号を分周情報に指定された分周比で分周し、位相比較
器３に出力するものである。制御部７は、第１の分周器
２と、第２の分周器６とに分周比を表す分周情報を出力
するものである。
から分周情報の入力を受けて、また、ＶＣＯ５からパル
ス信号の入力を受けて、ＶＣＯ５から入力されるパルス
信号を分周情報に指定された分周比で分周し、位相比較
器３に出力するものである。制御部７は、第１の分周器
２と、第２の分周器６とに分周比を表す分周情報を出力
するものである。
【０００９】次に、従来の発振器の動作を説明する。制
御部７が第１の分周器２に分周比を設定するために、分
周情報を出力し、第１の分周器２がその指定された分周
比で、基準信号源１から入力されるパルス信号を分周し
て位相比較器３に出力する。
御部７が第１の分周器２に分周比を設定するために、分
周情報を出力し、第１の分周器２がその指定された分周
比で、基準信号源１から入力されるパルス信号を分周し
て位相比較器３に出力する。
【００１０】そして、制御部７が第２の分周器６に分周
比を設定するために、分周情報を出力し、第２の分周器
６がその指定された分周比で、ＶＣＯ５から入力される
パルス信号を分周して位相比較器３に出力する。
比を設定するために、分周情報を出力し、第２の分周器
６がその指定された分周比で、ＶＣＯ５から入力される
パルス信号を分周して位相比較器３に出力する。
【００１１】すると、位相比較器３が、第１の分周器２
から入力されるパルス信号と、第２の分周器６から入力
されるパルス信号との位相の差に比例するパルス幅を有
するパルス信号をＬＰＦ４に出力する。
から入力されるパルス信号と、第２の分周器６から入力
されるパルス信号との位相の差に比例するパルス幅を有
するパルス信号をＬＰＦ４に出力する。
【００１２】そしてＬＰＦ４が、位相比較器３から入力
されるパルス信号を平滑化して、ＶＣＯ５に出力し、Ｖ
ＣＯ５が平滑化されたパルス信号の電圧に比例した周波
数のパルス信号を外部に出力するとともに、第２の分周
器６にも出力する。
されるパルス信号を平滑化して、ＶＣＯ５に出力し、Ｖ
ＣＯ５が平滑化されたパルス信号の電圧に比例した周波
数のパルス信号を外部に出力するとともに、第２の分周
器６にも出力する。
【００１３】すなわち、位相比較器３と、ＬＰＦ４と、
ＶＣＯ５と、第２の分周器６とがＰＬＬ（Phase Locked
Loop ）を構成して第１の分周器２から入力される周波
数、例えばｆｉに第２の分周器６に指定された分周比、
例えばＮを乗じたｆｉ・Ｎの周波数のパルスを外部に出
力するようになる。
ＶＣＯ５と、第２の分周器６とがＰＬＬ（Phase Locked
Loop ）を構成して第１の分周器２から入力される周波
数、例えばｆｉに第２の分周器６に指定された分周比、
例えばＮを乗じたｆｉ・Ｎの周波数のパルスを外部に出
力するようになる。
【００１４】従って、基準信号源１の出力する周波数を
ｆとし、第１の分周器２に指定された分周比をＭとする
と、この発振器の出力するパルス信号の周波数は、ｆｉ
・Ｎ／Ｍとなる。
ｆとし、第１の分周器２に指定された分周比をＭとする
と、この発振器の出力するパルス信号の周波数は、ｆｉ
・Ｎ／Ｍとなる。
【００１５】また、この発振器をＰＨＳの発振器として
利用するときには、一定の時間毎に制御部７が、第１の
分周器２と、第２の分周器６とに指定する分周比を設定
して、周波数Ａのパルス信号と周波数Ｂのパルス信号と
を交互に発振させるようにしていた。
利用するときには、一定の時間毎に制御部７が、第１の
分周器２と、第２の分周器６とに指定する分周比を設定
して、周波数Ａのパルス信号と周波数Ｂのパルス信号と
を交互に発振させるようにしていた。
【００１６】
【発明が解決しようとする課題】しかしながら、上記従
来の発振器では、一定の時間毎に制御部が分周比の再設
定を行っており、また、電源投入時には、分周器に分周
比を再設定してからＰＬＬ動作が安定するまでの時間を
考慮して、送受信が開始される前に制御部が比較的長時
間動作していなくてはならないため、制御部における消
費電力を低減させることができないという問題点があっ
た。
来の発振器では、一定の時間毎に制御部が分周比の再設
定を行っており、また、電源投入時には、分周器に分周
比を再設定してからＰＬＬ動作が安定するまでの時間を
考慮して、送受信が開始される前に制御部が比較的長時
間動作していなくてはならないため、制御部における消
費電力を低減させることができないという問題点があっ
た。
【００１７】本発明は上記実情に鑑みて為されたもの
で、消費電力を低減させることができる発振器を提供す
ることを目的とする。
で、消費電力を低減させることができる発振器を提供す
ることを目的とする。
【００１８】
【課題を解決するための手段】上記従来例の問題点を解
決するための請求項１記載の発明は、位相比較器とＬＰ
ＦとＶＣＯと分周器とを有するＰＬＬ回路を備える発振
器であって、各々異なる分周比が設定され、そのいずれ
か一つを選択して、前記ＶＣＯからの出力を該選択され
た分周比で分周し、前記位相比較器に帰還させる分周器
を備えることを特徴としており、特定の分周比で分周さ
れた出力を選択すれば、分周比の再設定の動作なしに発
振する周波数を容易に切替えることができ、消費電力を
低減できる。
決するための請求項１記載の発明は、位相比較器とＬＰ
ＦとＶＣＯと分周器とを有するＰＬＬ回路を備える発振
器であって、各々異なる分周比が設定され、そのいずれ
か一つを選択して、前記ＶＣＯからの出力を該選択され
た分周比で分周し、前記位相比較器に帰還させる分周器
を備えることを特徴としており、特定の分周比で分周さ
れた出力を選択すれば、分周比の再設定の動作なしに発
振する周波数を容易に切替えることができ、消費電力を
低減できる。
【００１９】上記従来例の問題点を解決するための請求
項２記載の発明は、請求項１記載の発振器において、位
相比較器とＬＰＦとＶＣＯと分周器とを有するＰＬＬ回
路を備え、前記分周器が、分周情報の入力を受けて分周
比を格納する不揮発性のメモリを有する分周器であるこ
とを特徴としており、一度分周比を設定すれば、電源投
入直後から当該分周比によって、ＰＬＬ回路を動作させ
ることができ、従って初期設定動作を省略できて、消費
電力を低減できる。
項２記載の発明は、請求項１記載の発振器において、位
相比較器とＬＰＦとＶＣＯと分周器とを有するＰＬＬ回
路を備え、前記分周器が、分周情報の入力を受けて分周
比を格納する不揮発性のメモリを有する分周器であるこ
とを特徴としており、一度分周比を設定すれば、電源投
入直後から当該分周比によって、ＰＬＬ回路を動作させ
ることができ、従って初期設定動作を省略できて、消費
電力を低減できる。
【００２０】上記従来例の問題点を解決するための請求
項３記載の発明は、一定の周波数のパルス信号を出力す
る基準信号源と、前記パルス信号を分周する第１の分周
器と、位相比較器とＬＰＦとＶＣＯと第２の分周器とを
備えるＰＬＬ回路と、各部の制御を行う制御部とを有す
る発振器であって、前記制御部が、前記第１の分周器と
前記第２の分周器に分周比に関する分周情報を出力する
と共に、特定の分周比で分周された出力を選択する切替
制御信号を前記第２の分周器に出力する制御部であり、
前記第２の分周器が、一の分周回路と、前記分周情報を
設定される複数の分周情報保持回路と、前記切替制御信
号により前記複数の分周情報保持回路に設定された分周
情報の一つを選択して、前記分周回路に出力する切替選
択回路とを備え、前記分周回路が前記切替選択回路から
入力される分周情報に基づいて該分周情報に示された分
周比にて前記ＶＣＯからの出力を分周して前記位相比較
器に帰還させて出力する第２の分周器であることを特徴
としており、第２の分周器における分周回路を複数備え
ることがなく、消費電力を低減できるとともに、特定の
分周比を選択して、分周比の再設定の動作なしに発振す
る周波数を容易に切替えることができ、消費電力を低減
できる。
項３記載の発明は、一定の周波数のパルス信号を出力す
る基準信号源と、前記パルス信号を分周する第１の分周
器と、位相比較器とＬＰＦとＶＣＯと第２の分周器とを
備えるＰＬＬ回路と、各部の制御を行う制御部とを有す
る発振器であって、前記制御部が、前記第１の分周器と
前記第２の分周器に分周比に関する分周情報を出力する
と共に、特定の分周比で分周された出力を選択する切替
制御信号を前記第２の分周器に出力する制御部であり、
前記第２の分周器が、一の分周回路と、前記分周情報を
設定される複数の分周情報保持回路と、前記切替制御信
号により前記複数の分周情報保持回路に設定された分周
情報の一つを選択して、前記分周回路に出力する切替選
択回路とを備え、前記分周回路が前記切替選択回路から
入力される分周情報に基づいて該分周情報に示された分
周比にて前記ＶＣＯからの出力を分周して前記位相比較
器に帰還させて出力する第２の分周器であることを特徴
としており、第２の分周器における分周回路を複数備え
ることがなく、消費電力を低減できるとともに、特定の
分周比を選択して、分周比の再設定の動作なしに発振す
る周波数を容易に切替えることができ、消費電力を低減
できる。
【００２１】上記従来例の問題点を解決するための請求
項４記載の発明は、請求項３記載の発振器において、分
周情報保持回路を、不揮発性のメモリとしたことを特徴
としており、一度分周比を分周情報保持回路に設定すれ
ば、その後の初期設定動作を省略でき、消費電力を低減
できる。
項４記載の発明は、請求項３記載の発振器において、分
周情報保持回路を、不揮発性のメモリとしたことを特徴
としており、一度分周比を分周情報保持回路に設定すれ
ば、その後の初期設定動作を省略でき、消費電力を低減
できる。
【００２２】
【発明の実施の形態】本発明の実施の形態について図面
を参照しながら説明する。図１は、本発明の実施の形態
に係る発振器の構成ブロック図である。本発明の実施の
形態に係る発振器（本発振器）は、第２の分周器におい
て複数設定されている分周比の一つを制御部から切替制
御信号を出力して選択することにより、分周比の再設定
の動作を省き、消費電力を低減させるものである。
を参照しながら説明する。図１は、本発明の実施の形態
に係る発振器の構成ブロック図である。本発明の実施の
形態に係る発振器（本発振器）は、第２の分周器におい
て複数設定されている分周比の一つを制御部から切替制
御信号を出力して選択することにより、分周比の再設定
の動作を省き、消費電力を低減させるものである。
【００２３】本発振器は、図１に示すように、基準信号
源１と、第１の分周器２と、位相比較器３と、ＬＰＦ４
と、ＶＣＯ５と、第２の分周器６′と、制御部７′とか
ら構成されている。
源１と、第１の分周器２と、位相比較器３と、ＬＰＦ４
と、ＶＣＯ５と、第２の分周器６′と、制御部７′とか
ら構成されている。
【００２４】また、第２の分周器６′は、複数の分周情
報保持回路６１と、切替選択回路６２と、分周回路６３
とから構成されている。
報保持回路６１と、切替選択回路６２と、分周回路６３
とから構成されている。
【００２５】以下、各部を具体的に説明すると、第２の
分周器６′は、後に説明する制御部７′から切替制御信
号と、分周情報との入力を受けて、分周情報保持回路６
１ごとに個別の分周比を設定するものである。また、第
２の分周器６′は、ＶＣＯ５から入力されるパルス信号
を、切替制御信号の示す分周回路６３を介して分周し
て、位相比較器３に出力するものである。これらの動作
の詳細は後述する。
分周器６′は、後に説明する制御部７′から切替制御信
号と、分周情報との入力を受けて、分周情報保持回路６
１ごとに個別の分周比を設定するものである。また、第
２の分周器６′は、ＶＣＯ５から入力されるパルス信号
を、切替制御信号の示す分周回路６３を介して分周し
て、位相比較器３に出力するものである。これらの動作
の詳細は後述する。
【００２６】制御部７′は、従来の制御部７と同様に第
１の分周器２と、第２の分周器６′とに分周比を分周情
報として出力して設定するほか、第２の分周器６′に切
替制御信号を出力して、第２の分周器６′の行う分周の
分周比を実質的に切り替えるものである。
１の分周器２と、第２の分周器６′とに分周比を分周情
報として出力して設定するほか、第２の分周器６′に切
替制御信号を出力して、第２の分周器６′の行う分周の
分周比を実質的に切り替えるものである。
【００２７】ここで、第２の分周器６′の各部について
具体的に説明する。分周情報保持回路６１は、制御部
７′によって設定された分周比を格納するものである。
尚、分周情報保持回路６１は、シフトレジスタとラッチ
回路とによって容易に構成できるものである。
具体的に説明する。分周情報保持回路６１は、制御部
７′によって設定された分周比を格納するものである。
尚、分周情報保持回路６１は、シフトレジスタとラッチ
回路とによって容易に構成できるものである。
【００２８】そして、分周情報保持回路６１は、それぞ
れ異なる分周比を設定されているものである。すなわ
ち、図１において、分周情報保持回路６１ａには、例え
ば分周比「２」が設定され、分周情報保持回路６１ｂに
は、例えば分周比「３」が設定されているようになって
いる。
れ異なる分周比を設定されているものである。すなわ
ち、図１において、分周情報保持回路６１ａには、例え
ば分周比「２」が設定され、分周情報保持回路６１ｂに
は、例えば分周比「３」が設定されているようになって
いる。
【００２９】切替選択回路６２は、制御部７′から入力
される切替制御信号に従って、複数の分周情報保持回路
６１から入力される複数の分周情報のうち、一つを選択
して分周回路６３に出力するものである。すなわち、切
替制御信号が分周情報保持回路６１ａを選択すべき信号
となっていれば、切替選択回路６２は、分周情報保持回
路６１ａから入力される分周情報を分周回路６３に出力
する。
される切替制御信号に従って、複数の分周情報保持回路
６１から入力される複数の分周情報のうち、一つを選択
して分周回路６３に出力するものである。すなわち、切
替制御信号が分周情報保持回路６１ａを選択すべき信号
となっていれば、切替選択回路６２は、分周情報保持回
路６１ａから入力される分周情報を分周回路６３に出力
する。
【００３０】そして、分周回路６３は、切替選択回路６
２から入力される分周情報に従って、その分周比でＶＣ
Ｏ５から入力されるパルス信号を分周し、位相比較器３
に出力するようになっている。
２から入力される分周情報に従って、その分周比でＶＣ
Ｏ５から入力されるパルス信号を分周し、位相比較器３
に出力するようになっている。
【００３１】尚、基準信号源１と、第１の分周器２と、
位相比較器３と、ＬＰＦ４と、ＶＣＯ５とは、従来のも
のと同様であるので、ここではその説明を省略する。
位相比較器３と、ＬＰＦ４と、ＶＣＯ５とは、従来のも
のと同様であるので、ここではその説明を省略する。
【００３２】次に、本発振器の動作について説明する。
制御部７′が第１の分周器２に分周比を設定するため
に、分周情報を出力し、第１の分周器２がその指定され
た分周情報を保持するとともに、基準信号源１から入力
されるパルス信号を当該分周比で分周して位相比較器３
に出力する。
制御部７′が第１の分周器２に分周比を設定するため
に、分周情報を出力し、第１の分周器２がその指定され
た分周情報を保持するとともに、基準信号源１から入力
されるパルス信号を当該分周比で分周して位相比較器３
に出力する。
【００３３】そして、制御部７′が第２の分周器６′の
各分周情報保持回路６１に分周比を設定するために、分
周情報を複数個出力し、さらに第２の分周器６′の切替
選択回路６２に例えば、分周情報保持回路６１ａに設定
された分周情報を選択するように指示する切替制御信号
を出力する。
各分周情報保持回路６１に分周比を設定するために、分
周情報を複数個出力し、さらに第２の分周器６′の切替
選択回路６２に例えば、分周情報保持回路６１ａに設定
された分周情報を選択するように指示する切替制御信号
を出力する。
【００３４】すると、第２の分周器６′の切替選択回路
６２が分周情報保持回路６１ａに設定された分周情報を
取り出して分周回路６３に出力し、分周回路６３が、当
該入力された分周情報に示された分周比でＶＣＯ５から
入力されるパルス信号を分周して位相比較器３に出力す
る。
６２が分周情報保持回路６１ａに設定された分周情報を
取り出して分周回路６３に出力し、分周回路６３が、当
該入力された分周情報に示された分周比でＶＣＯ５から
入力されるパルス信号を分周して位相比較器３に出力す
る。
【００３５】すると、位相比較器３が、第１の分周器２
から入力されるパルス信号と、第２の分周器６′から入
力されるパルス信号との位相の差に比例するパルス幅を
有するパルス信号をＬＰＦ４に出力する。
から入力されるパルス信号と、第２の分周器６′から入
力されるパルス信号との位相の差に比例するパルス幅を
有するパルス信号をＬＰＦ４に出力する。
【００３６】そしてＬＰＦ４が、位相比較器３から入力
されるパルス信号を平滑化して、ＶＣＯ５に出力し、Ｖ
ＣＯ５が平滑化されたパルス信号の電圧に比例した周波
数のパルス信号を外部に出力するとともに、第２の分周
器６′の分周回路６３にも出力する。
されるパルス信号を平滑化して、ＶＣＯ５に出力し、Ｖ
ＣＯ５が平滑化されたパルス信号の電圧に比例した周波
数のパルス信号を外部に出力するとともに、第２の分周
器６′の分周回路６３にも出力する。
【００３７】ここで、例えば、分周情報保持回路６１ａ
が分周比「Ｎ」を、分周情報保持回路６１ｂが分周比
「Ｍ」を設定されているとすると、切替選択回路６２が
分周情報保持回路６１ａの出力を選択するよう指示を受
けているので、分周情報保持回路６１ａに設定されてい
る分周比「Ｎ」を表す分周情報を分周回路６３に出力す
る。
が分周比「Ｎ」を、分周情報保持回路６１ｂが分周比
「Ｍ」を設定されているとすると、切替選択回路６２が
分周情報保持回路６１ａの出力を選択するよう指示を受
けているので、分周情報保持回路６１ａに設定されてい
る分周比「Ｎ」を表す分周情報を分周回路６３に出力す
る。
【００３８】そして、分周回路６３が当該分周情報に従
って、分周比「Ｎ」でＶＣＯ５から入力されるパルス信
号を分周し、位相比較器３に出力するようになる。
って、分周比「Ｎ」でＶＣＯ５から入力されるパルス信
号を分周し、位相比較器３に出力するようになる。
【００３９】やがて、一定の時間が経過すると、制御部
７′が、切替制御信号を切替選択回路６２に出力し、例
えば切替選択回路６２が分周情報保持回路６１ｂから入
力されるパルス信号を選択するよう指示を受けるように
なると、切替選択回路６２が分周情報保持回路６１ｂに
設定されている分周情報を分周回路６３に出力するよう
になる。
７′が、切替制御信号を切替選択回路６２に出力し、例
えば切替選択回路６２が分周情報保持回路６１ｂから入
力されるパルス信号を選択するよう指示を受けるように
なると、切替選択回路６２が分周情報保持回路６１ｂに
設定されている分周情報を分周回路６３に出力するよう
になる。
【００４０】そして、分周回路６３が当該分周情報に従
って、分周比「Ｍ」でＶＣＯ５から入力されるパルス信
号を分周し、位相比較器３に出力するようになる。
って、分周比「Ｍ」でＶＣＯ５から入力されるパルス信
号を分周し、位相比較器３に出力するようになる。
【００４１】更に一定の時間が経過し、制御部７′が切
替制御信号を出力して、切替選択回路６２が分周情報保
持回路６１ａから入力されるパルス信号を選択するよう
に指示を受けるようになると、位相比較器３には、ＶＣ
Ｏ５の出力を分周比「Ｎ」で分周したパルス信号が分周
回路６３から入力されるようになる。
替制御信号を出力して、切替選択回路６２が分周情報保
持回路６１ａから入力されるパルス信号を選択するよう
に指示を受けるようになると、位相比較器３には、ＶＣ
Ｏ５の出力を分周比「Ｎ」で分周したパルス信号が分周
回路６３から入力されるようになる。
【００４２】そうして、例えば、周波数Ａのパルス信号
と周波数Ｂのパルス信号とを交互に発振させるようにで
きるものである。
と周波数Ｂのパルス信号とを交互に発振させるようにで
きるものである。
【００４３】本発振器によれば、一定の時間毎に切替制
御信号を出力すれば、複数の分周回路を要することがな
く、また分周比を再設定せずに発振する周波数を切替え
るようにすることで制御部における動作を簡略にでき、
消費電力を低減させることができる効果がある。
御信号を出力すれば、複数の分周回路を要することがな
く、また分周比を再設定せずに発振する周波数を切替え
るようにすることで制御部における動作を簡略にでき、
消費電力を低減させることができる効果がある。
【００４４】また、本発振器において、電源投入後の再
設定を省略するために、第２の分周器６′の分周情報保
持回路６１をＥＥＰＲＯＭ（Electrical Erasable Prog
rammable Read Only Memory ）又はＤＲＡＭ（Dynamic
Random Access Memory）等の不揮発性のメモリとしてお
くことが考えられる。
設定を省略するために、第２の分周器６′の分周情報保
持回路６１をＥＥＰＲＯＭ（Electrical Erasable Prog
rammable Read Only Memory ）又はＤＲＡＭ（Dynamic
Random Access Memory）等の不揮発性のメモリとしてお
くことが考えられる。
【００４５】更に、本発振器において、第１の分周器２
も第２の分周器６′の構成と同様とし、その分周情報保
持回路６１をも不揮発性のメモリとしておいても構わな
い。この場合の本発振器の構成は、図１に示したものと
変わらないが、制御部７′における初期設定動作が多少
異なっている。
も第２の分周器６′の構成と同様とし、その分周情報保
持回路６１をも不揮発性のメモリとしておいても構わな
い。この場合の本発振器の構成は、図１に示したものと
変わらないが、制御部７′における初期設定動作が多少
異なっている。
【００４６】すなわち制御部７′は、電源投入後に第１
の分周器２と、第２の分周器６′とに分周情報を出力せ
ず、直ちに切替制御信号を出力して、前回電源断前に設
定されていた分周比でそれぞれの分周器に分周を行わせ
ることになるものである。
の分周器２と、第２の分周器６′とに分周情報を出力せ
ず、直ちに切替制御信号を出力して、前回電源断前に設
定されていた分周比でそれぞれの分周器に分周を行わせ
ることになるものである。
【００４７】この本発振器によれば、分周情報を電源を
切った後でも保持しているので、分周比を再設定する手
間を省き、送受信が開始される前の制御部における動作
を簡略にすることによって、その消費電力を低減させる
ことができる効果がある。
切った後でも保持しているので、分周比を再設定する手
間を省き、送受信が開始される前の制御部における動作
を簡略にすることによって、その消費電力を低減させる
ことができる効果がある。
【００４８】
【発明の効果】請求項１記載の発明によれば、予め複数
の分周比が設定され、それら複数の分周比のうち、選択
された一つに示された分周比にてＶＣＯからの出力を分
周して位相比較器に帰還する分周器を備える発振器とし
ているので、特定の分周比を選択すれば、分周比の再設
定の動作なしに発振する周波数を容易に切替えることが
でき、消費電力を低減できる効果がある。
の分周比が設定され、それら複数の分周比のうち、選択
された一つに示された分周比にてＶＣＯからの出力を分
周して位相比較器に帰還する分周器を備える発振器とし
ているので、特定の分周比を選択すれば、分周比の再設
定の動作なしに発振する周波数を容易に切替えることが
でき、消費電力を低減できる効果がある。
【００４９】請求項２記載の発明によれば、分周情報の
入力により分周比を不揮発性のメモリに格納して設定す
る分周器を備える請求項１記載の発振器としているの
で、一度分周比を設定すれば、電源投入直後から当該分
周比によって、ＰＬＬ回路を動作させることができ、従
って初期設定動作を省略できて、消費電力を低減できる
効果がある。
入力により分周比を不揮発性のメモリに格納して設定す
る分周器を備える請求項１記載の発振器としているの
で、一度分周比を設定すれば、電源投入直後から当該分
周比によって、ＰＬＬ回路を動作させることができ、従
って初期設定動作を省略できて、消費電力を低減できる
効果がある。
【００５０】請求項３記載の発明によれば、制御部が、
分周情報を出力すると共に特定の分周比で分周された出
力を選択する切替制御信号を第２の分周器に出力し、第
２の分周器が、各々異なる分周情報を設定される複数の
分周情報保持回路を備え、切替選択回路が該設定された
分周情報の一つを切替制御信号により選択して分周回路
に出力し、分周回路がＶＣＯの出力を該選択された分周
情報に示された分周比で分周し、位相比較器に帰還させ
て出力する発振器としているので、第２の分周器におけ
る分周回路を複数備えることがなく、消費電力を低減で
きるとともに、特定の分周比を選択して、分周比の再設
定の動作なしに発振する周波数を容易に切替えることが
でき、消費電力を低減できる効果がある。
分周情報を出力すると共に特定の分周比で分周された出
力を選択する切替制御信号を第２の分周器に出力し、第
２の分周器が、各々異なる分周情報を設定される複数の
分周情報保持回路を備え、切替選択回路が該設定された
分周情報の一つを切替制御信号により選択して分周回路
に出力し、分周回路がＶＣＯの出力を該選択された分周
情報に示された分周比で分周し、位相比較器に帰還させ
て出力する発振器としているので、第２の分周器におけ
る分周回路を複数備えることがなく、消費電力を低減で
きるとともに、特定の分周比を選択して、分周比の再設
定の動作なしに発振する周波数を容易に切替えることが
でき、消費電力を低減できる効果がある。
【００５１】請求項４記載の発明によれば、分周情報保
持回路が、不揮発性のメモリである請求項３記載の発振
器としているので、一度分周比を分周情報保持回路に設
定すれば、その後の初期設定動作を省略でき、消費電力
を低減できる効果がある。
持回路が、不揮発性のメモリである請求項３記載の発振
器としているので、一度分周比を分周情報保持回路に設
定すれば、その後の初期設定動作を省略でき、消費電力
を低減できる効果がある。
【図１】本発明の実施の形態に係る発振器の構成ブロッ
ク図である。
ク図である。
【図２】ＴＤＭＡ−ＴＤＤ方式で情報の伝送を行う際の
発振器の発振周波数の時間変化を表す説明図である。
発振器の発振周波数の時間変化を表す説明図である。
【図３】従来の発振器の構成ブロック図である。
１…基準信号源、 ２…第１の分周器、 ３…位相比較
器、 ４…ＬＰＦ、５…ＶＣＯ、 ６，６′…第２の分
周器、 ７，７′…制御部、 ６１…分周情報保持回
路、 ６２…切替選択回路、 ６３…分周回路
器、 ４…ＬＰＦ、５…ＶＣＯ、 ６，６′…第２の分
周器、 ７，７′…制御部、 ６１…分周情報保持回
路、 ６２…切替選択回路、 ６３…分周回路
Claims (4)
- 【請求項１】 位相比較器とＬＰＦとＶＣＯと分周器と
を有するＰＬＬ回路を備える発振器であって、各々異な
る分周比が設定され、そのいずれか一つを選択して、前
記ＶＣＯからの出力を該選択された分周比で分周し、前
記位相比較器に帰還させる分周器を備えることを特徴と
する発振器。 - 【請求項２】 位相比較器とＬＰＦとＶＣＯと分周器と
を有するＰＬＬ回路を備える発振器であって、前記分周
器が、分周情報の入力を受けて分周比を格納する不揮発
性のメモリを有する分周器であることを特徴とする請求
項１記載の発振器。 - 【請求項３】 一定の周波数のパルス信号を出力する基
準信号源と、前記パルス信号を分周する第１の分周器
と、位相比較器とＬＰＦとＶＣＯと第２の分周器とを備
えるＰＬＬ回路と、各部の制御を行う制御部とを有する
発振器であって、前記制御部が、前記第１の分周器と前
記第２の分周器に分周比に関する分周情報を出力すると
共に、特定の分周比で分周された出力を選択する切替制
御信号を前記第２の分周器に出力する制御部であり、前
記第２の分周器が、一の分周回路と、前記分周情報を設
定される複数の分周情報保持回路と、前記切替制御信号
により前記複数の分周情報保持回路に設定された分周情
報の一つを選択して、前記分周回路に出力する切替選択
回路とを備え、前記分周回路が前記切替選択回路から入
力される分周情報に基づいて該分周情報に示された分周
比にて前記ＶＣＯからの出力を分周して前記位相比較器
に帰還させて出力する第２の分周器であることを特徴と
する発振器。 - 【請求項４】 分周情報保持回路を、不揮発性のメモリ
としたことを特徴とする請求項３記載の発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8196658A JPH1041818A (ja) | 1996-07-25 | 1996-07-25 | 発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8196658A JPH1041818A (ja) | 1996-07-25 | 1996-07-25 | 発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041818A true JPH1041818A (ja) | 1998-02-13 |
Family
ID=16361449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8196658A Pending JPH1041818A (ja) | 1996-07-25 | 1996-07-25 | 発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041818A (ja) |
-
1996
- 1996-07-25 JP JP8196658A patent/JPH1041818A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1155108A (ja) | プレスケーラとその後に続くプログラマブルカウンタを有する周波数分割器、および対応するプレスケーラならびに周波数合成器 | |
| US6570948B1 (en) | Phase locked loop frequency generating circuit and a receiver using the circuit | |
| JPS625492B2 (ja) | ||
| EP0552753B1 (en) | PLL frequency synthesizer having power saving function | |
| JP2001196923A (ja) | クロック生成装置 | |
| JP2001016103A (ja) | Ｐｌｌシンセサイザ | |
| JPH1041818A (ja) | 発振器 | |
| JP2000040962A (ja) | 周波数シンセサイザ装置とそれを用いた移動無線機 | |
| JP2000148281A (ja) | クロック選択回路 | |
| JPH09289448A (ja) | 受信装置 | |
| JP2005210604A (ja) | 周波数シンセサイザ | |
| JP4595735B2 (ja) | 通信システムおよび無線通信装置 | |
| JP2003347931A (ja) | Ｐｌｌを搭載した半導体集積回路 | |
| JP2000068828A (ja) | 周波数切換装置 | |
| JP2002314411A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2000010652A (ja) | 周波数シンセサイザー | |
| JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 | |
| JP2001119317A (ja) | 無線通信装置、無線通信装置の周波数切替え方法および記録媒体 | |
| JP2003243980A (ja) | Ｐｌｌ回路 | |
| JPH06164387A (ja) | 位相同期式周波数シンセサイザ | |
| JP2962087B2 (ja) | パワー制御回路 | |
| JPH05304469A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH05327492A (ja) | Ｐｌｌシンセサイザ回路 | |
| JPH0541664A (ja) | 周波数シンセサイザ | |
| JPH10341156A (ja) | Ｐｌｌ回路 |