JP4595735B2 - 通信システムおよび無線通信装置 - Google Patents

Description

本発明は、例えばＴＤＭＡ（Time Division Multiple Access）方式のように、周波数の異なる複数のスロットを順次送信または受信する通信システム（通信方式）および該通信システムを用いた無線通信装置に関する。

一般に、携帯電話システム、ＰＨＳ（Personal Handyphone System）等の移動体無線通信システムでは、例えばＴＤＭＡ方式（時分割多元接続方式）のように、周波数の異なる複数のスロット（通話スロット）を順次送信または受信する通信システムを用いることがある。このような通信システムでは、スロットに応じた周波数の発振信号を出力するＰＬＬ（Phase Locked Loop）回路と、該ＰＬＬ回路から出力する発振信号の周波数を設定する周波数設定回路とが用いられていた（例えば、非特許文献１参照）。

飯塚伸夫，山川純，「高周波システム＆回路設計 第４章 局部発振回路とシンセサイザ」，トランジスタ技術ＳＰＥＣＩＡＬ Ｎｏ．４７，ＣＱ出版株式会社，１９９４年９月，ｐ．３６−５３

ところで、従来技術では、２つのスロットの間（ガードタイム）で発振信号の周波数を切換えて所望の周波数にロックさせ、各スロットを送信または受信する構成となっている。そして、ＰＬＬ回路は周波数設定データを記憶する記憶部を備えると共に、周波数設定回路は該記憶部に周波数設定データを一旦格納した後に、ＰＬＬ回路による発振信号の周波数を切換えていた。このとき、周波数設定回路は、一般に時系列のシリアルデータ信号を用いて周波数設定データを出力し、該周波数設定データを記憶部に格納する。そして、周波数設定回路は、記憶部に周波数設定データを格納した後に、駆動信号を出力し、ＰＬＬ回路による発振信号の周波数を切換える構成となっている。

このため、従来技術では、前回のスロットの送信等が終了した後であっても、記憶部内に周波数設定データを格納するまでの間（シリアルデータ信号を出力している間）は、発振信号の周波数を切換えることができなかった。この結果、スロット間のカードタイム中に発振信号を所望の周波数に収束させることができず、次のスロット（今回のスロット）を送信または受信できなかった。また、仮に収束することができても、より高速なロックアップ時間が要求されるため、ノイズ特性の悪いＰＬＬ回路になってしまう。従って、従来技術では、例えば各スロットに対して交互に動作する２個のＰＬＬ回路を備え、一方のＰＬＬ回路が発振信号を出力している間に、他方のＰＬＬ回路による発振信号の周波数を切換える必要があり、製造コストが高いという問題があった。

一方、前回のスロットの送信または受信している間に、周波数設定回路からＰＬＬ回路に向けて周波数設定データを出力し、周波数設定データを予め記憶部内に格納する方法も知られている。しかし、この場合には、周波数設定データ用のシリアルデータ信号とクロック信号とに対してＰＬＬ回路のアイソレーションが不十分なことがあり、発振信号に対して例えばクロック信号に応じたノイズが混入することがある。この結果、スロットの送信、受信に悪影響を及ぼすという問題があった。

本発明は上述した従来技術の問題に鑑みなされたもので、本発明の目的は、発振信号にクロック信号に応じたノイズを発生させずに発振信号の周波数の切換えを行うことができる通信システムおよび無線通信装置を提供することにある。

上述した課題を解決するために請求項１の発明は、スロットに応じた周波数の発振信号を出力するＰＬＬ回路と、該ＰＬＬ回路から出力する発振信号の周波数を設定する周波数設定回路とを備え、前記ＰＬＬ回路の発振信号に基づいて生成された周波数で順次送信または受信する通信システムにおいて、前記ＰＬＬ回路は、前記周波数設定回路から出力される単一の周波数設定データを格納する記憶部を備え、前記周波数設定回路は、前回のスロットの送信または受信が終了して今回のスロットを送信または受信する前に、該記憶部内に予め格納された今回のスロットに対する周波数設定データを用いて前記ＰＬＬ回路による発振信号の周波数を切換え、前記周波数設定回路は、周波数を切換えている間に次回のスロットに対する周波数設定データを前記ＰＬＬ回路に出力し、前記記憶部内の周波数設定データを更新することを特徴としている。

請求項２の発明では、前記周波数設定回路は、前記発振信号が切換前の周波数から切換後の周波数に収束する収束時間よりも短い時間で、前記周波数設定データを前記ＰＬＬ回路に出力する構成としている。

請求項３の発明では、前記周波数設定回路は、駆動信号を前記ＰＬＬ回路に出力することによって前記発振信号の周波数を切換え、前記周波数設定回路は、時系列のデータ信号と、該データ信号の読込みタイミングを決めるクロック信号とを用いて、前記駆動信号を出力した後に前記周波数設定データを前記ＰＬＬ回路に出力することによって、前記記憶部内の周波数設定データを更新する構成としている。

請求項４の発明では、前記スロットは、該スロット毎に時分割して各局に割り当てるＴＤＭＡ方式に適用する構成としている。

また、請求項５の発明のように、本発明の通信システムを用いて無線通信装置を構成してもよい。

請求項１の発明によれば、周波数設定回路は、前回のスロットの送信または受信が終了して今回のスロットを送信または受信する前に、周波数設定回路から出力されて記憶部内に予め格納された今回のスロットに対する単一の周波数設定データを用いてＰＬＬ回路による発振信号の周波数を切換える構成としている。このため、前回のスロットの送信等が終了した直後に、ＰＬＬ回路を動作させて発振信号の周波数を切換えることができる。これにより、記憶部内に周波数設定データを格納するための時間を省いて発振信号の周波数を切換えることができるから、２つのスロット間のほぼ全ての時間を使って発振信号の周波数を切換えることができ、周波数設定データを格納する時間分だけ余裕をもって所望の周波数に収束させることができる。この結果、スロット間のガードタイムが短時間であっても、ガードタイム中に確実に発振信号を所望の周波数に収束させることができる。

また、周波数設定回路は、周波数を切換えている間に次回のスロットに対する周波数設定データをＰＬＬ回路に出力し、記憶部内の周波数設定データを更新する。このため、スロットを送信または受信するときには、周波数設定データをＰＬＬ回路に出力しないから、発振信号にクロック信号に応じたノイズが生じることがなく、スロットを確実に送信または受信することができる。

請求項２の発明によれば、周波数設定回路は、発振信号の収束時間よりも短い時間で、周波数設定データをＰＬＬ回路に出力する構成としている。このため、発振信号が収束する途中の過渡状態では周波数設定データが出力されるものの、発振信号が所望の周波数に収束した後には周波数設定データが出力されることがない。この結果、収束後の発振信号にクロック信号に応じたノイズが発生することがないから、ノイズのない発振信号を用いてスロットを確実に送信または受信することができる。

請求項３の発明によれば、周波数設定回路は駆動信号をＰＬＬ回路に出力するから、該駆動信号をトリガ信号として記憶部内に格納された周波数設定データを用いて発振信号の周波数を切換えることができる。また、駆動信号を出力した後には、記憶部内の周波数設定データは更新可能となる。このため、周波数設定回路は、駆動信号を出力した後に、時系列のデータ信号とクロック信号とを用いて周波数設定データをＰＬＬ回路に出力する。これにより、発振信号の周波数を切換える間に、記憶部内の周波数設定データを更新することができる。また、発振信号の周波数を切換えるときには、従来技術に比べて、時系列のデータ信号を出力する時間だけ余裕をもって周波数を収束させることができ、スロット間のガードタイムが短時間であっても、ガードタイム内に確実に発振信号を所望の周波数に収束させることができる。

請求項４の発明によれば、スロット毎に時分割して各局に割り当てるＴＤＭＡ方式に適用する構成としている。このため、各局に応じてスロットの周波数が順次切換るときでも、２つのスロット間のガードタイム内に、発振信号の周波数を確実に切換えることができると共に、次回のスロットに応じた周波数設定データを記憶部内に格納することができる。

以下、本発明の実施の形態による通信システムとして、ＰＨＳに適用した場合を例に挙げて、添付図面を参照して詳細に説明する。

なお、ＰＨＳ（ＲＣＲ ＳＴＤ−２８規格）は、時分割で送信（Ｔx）と受信（Ｒx）の双方向の伝送を行うＴＤＤ（Time division dultiplex）が採用されると共に、時分割で多元接続を行うＴＤＭＡが採用されている。このため、ＰＨＳ用の高周波信号ＲＦは、図３に示すように、例えば４個の基地局または移動局に割り当てるために、４個の送信用スロットＴ1〜Ｔ4と４個の受信用スロットＲ1〜Ｒ4との合計８個のスロットで１フレーム（１周期）を構成している。

また、スロットＴ1〜Ｔ4，Ｒ1〜Ｒ4は、順次送信または受信されると共に、それぞれ異なるスロットに応じた周波数ｆt1〜ｆt4，ｆr1〜ｆr4の高周波信号ＲＦを用いて伝送されるものである。

まず、図１は、本発明の実施の形態として、ＰＨＳに適用される無線通信装置を示している。図において、１は高周波信号ＲＦを送信または受信するアンテナで、該アンテナ１は、切換器２を介して後述する送信回路３と受信回路４とに選択的に接続されている。そして、アンテナ１は、送信用スロットＴ1〜Ｔ4を送信するときには、切換器２を用いて送信回路３に接続されると共に、受信用スロットＲ1〜Ｒ4を受信するときには、切換器２を用いて受信回路４に接続されるものである。

３は送信信号ＴＳに基づいて高周波信号ＲＦを出力する送信回路で、該送信回路３は、後述のベースバンド処理部７とＰＬＬ回路５とに接続されている。そして、送信回路３は、ＰＬＬ回路５から出力される発振信号ＬＯを用いてベースバンド処理部７から出力される送信信号ＴＳをアップコンバートし、送信用スロットＴ1〜Ｔ4からなる送信用の高周波信号ＲＦを出力する。

４は受信した高周波信号ＲＦに基づいて受信信号ＲＳを出力する受信回路で、該受信回路４は、後述のベースバンド処理部７とＰＬＬ回路５とに接続されている。そして、受信回路４は、ＰＬＬ回路５から出力される発振信号ＬＯを用いて受信用スロットＲ1〜Ｒ4からなる高周波信号ＲＦをダウンコンバートし、受信信号ＲＳを出力する。

５は発振信号ＬＯ（局部発振信号）を出力するＰＬＬ回路で、該ＰＬＬ回路５は、図２に示すように、電圧制御発振器５Ａ、ＰＬＬＩＣ（Phase Locked Loop Integrated Circuit）５Ｂおよびループフィルタ５Ｃによって構成され、電圧制御発振器５Ａに対してフィードバックループを形成している。

ここで、ＰＬＬＩＣ５Ｂは、例えば発振信号ＬＯを１／Ｍに分周する分周器と、該分周器から出力された比較信号と基準信号Ｖ0との位相差を比較して該位相差に応じた電圧を位相差信号として出力する位相比較器等によって構成されている。一方、ループフィルタ５Ｃは、例えば低域通過フィルタ等によって構成され、ＰＬＬＩＣ５Ｂによる位相差信号から不要周波数成分を除去して直流電圧からなる制御信号を出力する。これにより、電圧制御発振器５Ａは、位相差が一定（例えば零）となるようにフィードバック制御されるから、基準信号Ｖ0の周波数に対して定数Ｍ倍の周波数をもった発振信号ＬＯを出力する。

また、ＰＬＬＩＣ５Ｂは、レジスタ等からなる記憶部６を備えると共に、例えば３線のシリアル信号線を介して後述するベースバンド処理部７に接続されている。そして、ＰＬＬＩＣ５Ｂは、ベースバンド処理部７からクロック信号ＣＬＫ、データ信号ＤＡＴＡ、駆動信号としてのロード許可（load enable）信号ＬＥからなる３線式シリアル信号が入力される。これにより、ＰＬＬＩＣ５Ｂは、周波数設定データとしての分周用の定数Ｍが記憶部６内に格納されると共に、該記憶部６内に格納された定数Ｍを用いて発振信号ＬＯを切換える。

具体的には、データ信号ＤＡＴＡは、定数Ｍを例えば２４ビットの時系列な情報として伝送する。また、クロック信号ＣＬＫは、連続したパルス信号によって構成され、その立ち上がりまたは立ち下がりのタイミングを用いてデータ信号ＤＡＴＡの読込みタイミングを決めている。これにより、ＰＬＬＩＣ５Ｂは、時系列のデータ信号ＤＡＴＡから定数Ｍを読み出し、記憶部６内に格納する。

また、ロード許可信号ＬＥは、例えば単一のパルス信号によって構成されている。そして、記憶部６内に定数Ｍが格納された状態で、ロード許可信号ＬＥが入力されたときには、ＰＬＬＩＣ５Ｂは、記憶部６内の定数Ｍを読み出し、該定数Ｍを用いて発振信号ＬＯを１／Ｍに分周する。この結果、電圧制御発振器５Ａは、所望の周波数として、基準信号Ｖ0の周波数に対して定数Ｍ倍の周波数をもった発振信号ＬＯを出力する。これにより、発振信号ＬＯの周波数を定数Ｍに応じて切換えることができる。

７は周波数設定回路を構成するベースバンド処理部で、該ベースバンド処理部７は、図１に示すように、送信回路３と受信回路４とに接続されている。そして、送信時には、ベースバンド処理部７は、例えばＱＰＳＫデータ信号等のベースバンド信号（ディジタル信号）を用いて送信信号ＴＳを変調して出力する。一方、受信時には、ベースバンド処理部７は、例えば受信回路４から出力される受信信号ＲＳを用いてベースバンド信号を複号して出力する。このとき、ベースバンド処理部７は、送信時には、送信回路３に向けて送信用のスロットＴ1〜Ｔ4に応じた送信信号ＴＳを出力し、受信時には、受信用のスロットＲ1〜Ｒ4に応じた受信信号ＲＳを用いてベースベンド信号を出力する。

さらに、ベースバンド処理部７は、例えば３線式シリアル信号線を用いてＰＬＬ回路５に接続され、データ信号ＤＡＴＡ、クロック信号ＣＬＫおよびロード許可信号ＬＥを出力する。ここで、ベースバンド処理部７は、図３および図４に示すように、隣合う２つのスロット間（例えばスロットＲ1，Ｒ2間）のガードタイムＧＴのうち前回のスロット（例えばスロットＲ1）の送信または受信が終了した後に、まずロード許可信号ＬＥを出力する。このとき、ＰＬＬ回路５の記憶部６には、今回のスロット（例えばスロットＲ2）に応じた周波数設定データ（定数Ｍ）を予め格納しておく。これにより、ベースバンド処理部７は、ロード許可信号ＬＥを出力することによって、記憶部６内に格納された定数Ｍを用いて発振信号ＬＯの周波数を前回のスロット（スロットＲ1）に応じた値（例えば周波数ｆr1）から今回のスロット（スロットＲ2）に応じた値（例えば周波数ｆr2）に切換える。

また、ベースバンド処理部７は、ガードタイムＧＴのうちロード許可信号ＬＥを出力した後に、次回のスロット（例えばスロットＲ3）に対する周波数設定データ（定数Ｍ）をＰＬＬ回路５に出力する。これにより、ベースバンド処理部７は、ＰＬＬ回路５の記憶部６内に格納された周波数設定データを次回のスロットに応じた値に更新する。

なお、ベースバンド処理部７は、発振信号ＬＯの周波数を前回の値（例えば周波数ｆr1）から今回の値（例えば周波数ｆr2）に切換えている間に、周波数設定データ用のデータ信号ＤＡＴＡ、クロック信号ＣＬＫを出力する。即ち、ベースバンド処理部７は、発振信号ＬＯの周波数が今回の値（例えば周波数ｆr2）に収束するまでの収束時間ｔ0（過渡現象が生じている時間）よりも短い時間でデータ信号ＤＡＴＡ、クロック信号ＣＬＫを出力する。このため、データ信号ＤＡＴＡ、クロック信号ＣＬＫの出力時間ｔ2は、発振信号ＬＯの収束時間ｔ0よりも短時間になっている（ｔ2＜ｔ0）。

そして、ベースバンド処理部７は、全てのスロットＴ1〜Ｔ3，Ｒ1〜Ｒ4間のガードタイムＧＴで、以上の発振信号ＬＯの周波数の切換え動作と周波数設定データの更新動作とを繰返す。これにより、ベースバンド処理部７は、ＰＬＬ回路５から各スロットＴ1〜Ｔ3，Ｒ1〜Ｒ4に応じた周波数ｆt1〜ｆt4，ｆr1〜ｆr4の発振信号ＬＯを出力させるものである。

本実施の形態による無線通信装置は上述のように構成されるものであり、次にその作動について説明する。

まず、送信時には、ベースバンド処理部７は、ベースバンド信号を用いて送信信号ＴＳを変調して出力する。これにより、送信回路３は、ＰＬＬ回路５による発振信号ＬＯを用いて送信信号ＴＳを高周波信号ＲＦにアップコンバートし、送信用のスロットＴ1〜Ｔ4をアンテナ１から順次送信する。

一方、受信時には、アンテナ１から受信用の高周波信号ＲＦ（スロットＴ1〜Ｔ4）を受信すると、受信回路４は高周波信号ＲＦを受信信号ＲＳにダウンコンバートして出力する。これにより、ベースバンド処理部７は、受信信号ＲＳを用いてベースバンド信号を複号して出力する。

然るに、ＰＬＬ回路５は、各スロットＴ1〜Ｔ4，Ｒ1〜Ｒ4に応じた周波数ｆt1〜ｆt4，ｆr1〜ｆr4の発振信号ＬＯを出力する。このとき、ベースバンド処理部７は、予め今回のスロット（例えばスロットＲ2）の周波数設定データ（定数Ｍ）をＰＬＬ回路５の記憶部６に格納しておく。そして、ベースバンド処理部７は、図３に示すように、２つのスロット間（例えばスロットＲ1，Ｒ2間）のガードタイムＧＴのうち前回のスロット（例えばスロットＲ1）の送信または受信が終了した直後に、ＰＬＬ回路５に対してロード許可信号ＬＥを出力する。これにより、ガードタイムＧＴのほぼ全ての時間ｔ1を使って発振信号ＬＯの周波数を切換えることができ、周波数設定データを格納する時間ｔ2分だけ余裕をもって所望の周波数に収束させることができる。

即ち、従来技術のように、ベースバンド処理部７が、ガードタイムＧＴで周波数設定データを出力した後に、ロード許可信号ＬＥを出力して発振信号ＬＯの周波数を切換えた場合には、周波数の切換えに使用できる時間は、ガードタイムＧＴの時間ｔ1から周波数設定データを格納するための時間ｔ2を引いた値（ｔ1−ｔ2）となる。このとき、周波数設定データ（定数Ｍ）はシリアルなデータ信号ＤＡＴＡで出力されるため、例えば１ビット当り０．１μｓの転送時間（クロック信号ＣＬＫの１周期分の時間）を仮定すると、２４ビットのデータ信号ＤＡＴＡを転送するためには２．４μｓの時間ｔ2が必要となる。これに対し、ガードタイムＧＴの時間ｔ1は例えば３０μｓ程度であるから、時間ｔ1の１０％程度が周波数設定データの格納に消費されてしまう。この結果、従来技術では、ガードタイムＧＴの間では発振信号ＬＯの周波数を収束させることができず、例えば２個のＰＬＬ回路を交互に用いることによって、各スロットＴ1〜Ｔ4，Ｒ1〜Ｒ4に応じた周波数ｆt1〜ｆt4，ｆr1〜ｆr4の発振信号ＬＯを出力していた。

これに対し、本実施の形態では、周波数設定データを格納するための時間ｔ2（データの転送時間）も含めて発振信号ＬＯの周波数の切換えに用いることができるから、ガードタイムＧＴの時間ｔ1が短時間であっても、ガードタイムＧＴ内で確実に発振信号ＬＯを所望の周波数に収束させることができる。この結果、単一のＰＬＬ回路５を用いて各スロットＴ1〜Ｔ4，Ｒ1〜Ｒ4に応じた周波数ｆt1〜ｆt4，ｆr1〜ｆr4の発振信号ＬＯを出力することができ、２個のＰＬＬ回路を用いる従来技術に比べて、製造コストを低減することができる。

また、ベースバンド処理部７は、発振信号ＬＯの周波数を切換えている間（例えば図３中の時間ｔ0）に次回のスロット（例えば図３中のスロットＲ3）に対する周波数設定データをＰＬＬ回路５に出力し、記憶部６内の周波数設定データを更新する。このため、スロットＴ1〜Ｔ4，Ｒ1〜Ｒ4を送信または受信するときには、周波数設定データをＰＬＬ回路５に出力しないから、発振信号ＬＯにクロック信号ＣＬＫに応じたノイズが生じることがなく、スロットＴ1〜Ｔ4，Ｒ1〜Ｒ4を確実に送信または受信することができる。

特に、ベースバンド処理部７は、発振信号ＬＯの収束時間ｔ0よりも短い時間で、周波数設定データをＰＬＬ回路５に出力する構成としている。このため、発振信号ＬＯが収束する途中の過渡状態では周波数設定データが出力されるものの、発振信号ＬＯが所望の周波数に収束した後には周波数設定データが出力されることがない。この結果、収束後の発振信号ＬＯにクロック信号ＣＬＫに応じたノイズが発生することがないから、ノイズのない発振信号ＬＯを用いてスロットＴ1〜Ｔ4，Ｒ1〜Ｒ4を確実に送信または受信することができる。

また、本実施の形態では、スロットＴ1〜Ｔ4，Ｒ1〜Ｒ4毎に時分割して各局に割り当てるＴＤＭＡ方式に適用する構成としている。このため、各局に応じてスロットＴ1〜Ｔ4，Ｒ1〜Ｒ4の周波数ｆt1〜ｆt4，ｆr1〜ｆr4が順次切換るときでも、２つのスロット間のガードタイムＧＴ内に、発振信号ＬＯの周波数を確実に切換えることができると共に、次回のスロットに応じた周波数設定データを記憶部６内に格納することができる。

なお、前記実施の形態では、通信システムとしてＰＨＳを例に挙げて説明したが、本発明はこれに限らず、周波数の異なる複数のスロットを順次送信または受信する通信システムであれば広く適用できるものである。

本発明の実施の形態による無線通信装置を示すブロック図である。 図１中のＰＬＬ回路を示すブロック図である。 図１中の無線通信装置による発振信号の切換え動作を示す説明図である。 図３中のａ部のクロック信号、データ信号およびロード許可信号を拡大して示す説明図である。

符号の説明

１ アンテナ
３ 送信回路
４ 受信回路
５ ＰＬＬ回路
６ 記憶部
７ ベースバンド処理部（周波数設定回路）
Ｔ1〜Ｔ4，Ｒ1〜Ｒ4 スロット
ＤＡＴＡ データ信号
ＣＬＫ クロック信号
ＬＥ ロード許可信号（駆動信号）

Claims (5)

1. スロットに応じた周波数の発振信号を出力するＰＬＬ回路と、該ＰＬＬ回路から出力する発振信号の周波数を設定する周波数設定回路とを備え、前記ＰＬＬ回路の発振信号に基づいて生成された周波数で順次送信または受信する通信システムにおいて、
   前記ＰＬＬ回路は、前記周波数設定回路から出力される単一の周波数設定データを格納する記憶部を備え、
   前記周波数設定回路は、前回のスロットの送信または受信が終了して今回のスロットを送信または受信する前に、該記憶部内に予め格納された今回のスロットに対する周波数設定データを用いて前記ＰＬＬ回路による発振信号の周波数を切換え、
   前記周波数設定回路は、周波数を切換えている間に次回のスロットに対する周波数設定データを前記ＰＬＬ回路に出力し、前記記憶部内の周波数設定データを更新することを特徴とする通信システム。
2. 前記周波数設定回路は、前記発振信号が切換前の周波数から切換後の周波数に収束する収束時間よりも短い時間で、前記周波数設定データを前記ＰＬＬ回路に出力する構成としてなる請求項１に記載の通信システム。
3. 前記周波数設定回路は、駆動信号を前記ＰＬＬ回路に出力することによって前記発振信号の周波数を切換え、
   前記周波数設定回路は、時系列のデータ信号と、該データ信号の読込みタイミングを決めるクロック信号とを用いて、前記駆動信号を出力した後に前記周波数設定データを前記ＰＬＬ回路に出力することによって、前記記憶部内の周波数設定データを更新する構成としてなる請求項１または２に記載の通信システム。
4. 前記スロットは、該スロット毎に時分割して各局に割り当てるＴＤＭＡ方式に適用してなる請求項１，２または３に記載の通信システム。
5. 前記請求項１ないし４のいずれかに記載の通信システムを用いた無線通信装置。

Images