CN1322403A - 锁相环频率产生电路以及使用该电路的接收器 - Google Patents

锁相环频率产生电路以及使用该电路的接收器 Download PDF

Info

Publication number
CN1322403A
CN1322403A CN00802044A CN00802044A CN1322403A CN 1322403 A CN1322403 A CN 1322403A CN 00802044 A CN00802044 A CN 00802044A CN 00802044 A CN00802044 A CN 00802044A CN 1322403 A CN1322403 A CN 1322403A
Authority
CN
China
Prior art keywords
frequency
output
generation device
signal generation
vco
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN00802044A
Other languages
English (en)
Inventor
P·R·马沙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1322403A publication Critical patent/CN1322403A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

一种频率产生电路包括第一精确PLL频率合成电路(FS2),其消耗较低电流并且缓慢稳定,第二粗略PLL频率合成电路(FS1),其消耗较大电流并且快速稳定,以及一个信号合并电路(36),用于把第一和第二频率合成电路的输出相加合并,以提供最终的输出频率。在第二频率合成电路之前,第一频率合成电路被充分地供电,使得它们基本上同时获得锁定。整体电流消耗将小于当单个PLL频率合成器被用于产生最终频率的情况。

Description

锁相环频率产生电路以及使用该电路的接收器
发明领域
本发明涉及一种锁相环(PLL)频率产生电路以及使用该电路的接收器。本发明特别用于低能耗设备，但不专用于低能耗设备，例如用于计算机外围设备中的用电池工作的无线设备、安全设备、恒温器、低功率个人局域网络设备、遥测系统、用电池工作的网络接口，例如蓝牙和无线以太网，以及例如寻呼机和移动电话这样的个人通信设备。
背景技术
在低功率无线设备中的一个问题是需要为活动性而频繁地检查无线信道。频率合成器通常被用于产生本机振荡频率，其在接收器中提供信道选择。
小的信道间隔是在频率合成器中用低的比较频率获得的。低的比较频率规定用于环路滤波器的最大频率响应。这反过来限制频率合成器的稳定速度。为活动性检查信道所需的能量的大部分被用于等待频率合成器稳定。启动该振荡器并且等待它稳定在正确的频率需要比该接收器用于确定是否存在信号所需的时间还要长的时间。用于减少锁定时间的现有技术包括可切换的环路滤波器，其中在快速稳定的短时间周期之后，环路滤波器的特性被改变，以给出低的相位噪声，并且比较频率高于信道间隔合存器环路的N分频合成器被快速地稳定。
发明的公开
本发明的一个目的是减少在频率产生电路中的锁定时间。
根据本发明一个方面，在此提供一种锁相环(PLL)频率产生电路，其中包括粗略信号产生装置、精确信号产生装置、信号合并装置，其具有分别连接到粗略和精确信号产生装置的输出端的输入端以及预定频率的输出端，该预定频率包括由粗略和精细信号产生装置所产生的信号的和。
在该频率产生的电路的一个实施例中，在高电流消耗并且快速稳定的粗略信号产生装置之前，低电流消耗并且缓慢稳定的精确信号产生装置被提前充分地供电，这两个电路同时获得充分地锁定。
根据本发明第二方面，在此提供一种接收器，其中包括用于射频信号的输入端，一个降频转换电路级，其具有连接到射频输入端的第一输入端，连接到本机振荡信号的来源的第二输入端，以及用于降频转换信号的一个输出端，本机振荡信号的来源包括粗略信号产生装置、精确信号产生装置以及信号合并装置，其具有分别连接到粗略和精确信号产生装置的输入端以及用于本机振荡信号的输出端，该本机振荡信号由粗略和精确信号产生装置所产生的信号的和。
美国专利说明书3,588,732号中公开一种频率合成器，其中两个锁相环(PLL)，其从一个公共稳定的较高频率源推导出它们的参考频率，该较高频率源保证通过对公共频率分频所获得的参考频率被锁相。所选择的分频器使得两个参考频率相差相对较小量的频率值，例如100Hz。所述电路不同于根据本发明所做的频率产生频率之处在于来自两个锁相环的输出频率不被相加，以提供输出频率。两个锁相环中的一个的VCO(压控振荡器)产生被提供到应用设备的输出频率，并且还把该频率提供到信号合并器的第一非反相输入端。两个锁相环中的第二个的VCO被提供到该信号合并器的反相输入端，使得两个VCO频率之间的差被提供到两个锁相环的第一个的分频器，这保证其VCO能够提供小增量数值的频率级。在所述频率合成器中，在此没有公开具有可以在不同时间供电的独立精确和粗略锁相环电路。
美国专利说明书5,422,604号公开一种频率合成器，其中包括第一和第二锁相环合成器，其输出被合并。为了在改变频率时减小不需要的振荡，第一和第二锁相环合成器被操作为使得在两个电路级工作中产生频率改变量Δf。在第一电路级中，第一锁相环合成器使其频率f1被Δf所增加变为(f1+Δf)，并且第二锁相环合成器的频率f2保持不变。在第二电路级中，第一锁相环合成器的频率被减小Δf再次变为f1，并且第二锁相环合成器频率被增加Δf，变为(f2+Δf)。该引用文献中没有公开提供了能够在不同时间被供电的粗略和精确锁相环频率合成器，使得它们能够基本上同时获得锁定。
附图简述
下面将通过例子参照附图描述本发明，其中：
图1为具有已知本机振荡电路的超外差接收器的方框示意图，
图2为时间T与表示由图1中所示的接收器所消耗的电流的电流消耗I之间关系的曲线图，
图3为具有根据本发明所制成的本机振荡电路的零-IF(或者基带)接收器的方框示意图，以及
图4为时间T与表示由图3中所示的接收器所消耗的电流的电流消耗I之间的曲线图。
在图中相同的参考标号被用于表示相应的特征
执行本发明的方式
为了便于描述，参照使用锁相环(PLL)频率产生电路作为用于无线接收器的本机振荡器，该接收器可以是超外差或者零-IF接收器，但是应当知道该频率产生电路可以用于其它适当的应用设备。
参见图1，无线接收器包括连接到射频放大器12的天线10，该射频放大器连接到由被提供本机振荡器LO的混频器14所构成的超外差式降频转换电路级。滤波器16被用于从混频的结果中选择所需的IF(中频)信号。解调器18被用于从在滤波器16的输出端的IF信号恢复调制信号。
本机振荡器LO是常规的PLL频率合成器，其中包括响应在其输入端22上的控制电压提供本机振荡信号fLO的VCO 20。VCO 20的输出被提供到分频器24，其用除数N分频该频率fLO。分频器24的输出端连接到相位比较器(PC)28的一个输入端26。稳定参考频率源30连接到相位比较器28的第二输入端32。表示在相位比较器的输入端28和32的信号之间的频率差的输出被提供到一个低通滤波器34，其积分在输入端的信号，以提供施加到VCO 20的输入端22的控制电压。
LO电路的操作是众所周知的，并且相应地不对其进行描述。
这种类型的接收器的一个特殊应用是在遥测系统的一个终端单元。这种单元一般按照频率间隔开启接收器，以检查无线信道的通信量，并且特别用于被发送给它的点到点信息。频率开启和关闭在本领域内中称为“检错法”。
参见图2，为了开启接收器，需要对本机振荡器LO供电，并且等待它稳定在正确的频率，时间周期t0至t1。该操作需要比接收器确定是否存在信号所需的时间，时间周期t1至t2，更长，并且如果不存在信号则再次断电。
图3中所示的零-IF(或者基带)接收器包括连接到RF放大器12的天线，其输出端连接到由一个节点13所表示的信号分离器。节点13连接到正交相关混频器14、15的信号输入端。从本机振荡器LO所获得的本机振荡信号fLO被提供到混频器15的本机振荡器的输入端，并且通过一个90度相移器19提供到混频器15的本机振荡器输入端。来自各个混频器14、15的混频的结果被提供到低通滤波器16、17，其选择差分或零-IF结果信号。解调器18连接到低通滤波器16、17，以提取调制信号。
本机振荡器LO包括两个可独立控制的锁相环频率合成器FS1和FS2，其输出频率被在图像排斥混频器36中合并以形成本机振荡信号fLO。
锁相环频率合成器FS1是运行在信道频率或者接近信道频率的相对较高电流消耗的电路，并且作为一个粗略振荡器。其被限制为在大的频率级调谐，这允许采用高频合成器比较频率。这将导致大的环路带宽和快速的稳定时间。
锁相环频率合成器FS1包括参考振荡器30，其产生耦合到相位比较器28的输入端32的高比较频率。相位比较器28的输出端连接到一个低通滤波器34，其把缓慢改变的控制电压提供到一个VCO 20。VCO 20的输出端连接到图像排斥混频器36的输入端38以及N倍分频24的输入端。分频器24的输出端连接到相位比较器28的输入端26，从而完成该锁相环。
锁相环频率合成器FS2是运行在相对较低频率的相对较低电流消耗的电路，并且作为一个精确振荡器。它被限制为在小的频率级调协，从而给出较慢的环路稳定时间。
锁相环频率合成器FS2包括产生耦合到相位比较器29的输入端33的低比较频率。相位比较器29的输出端连接到一个低通滤波器35，其把控制电压提供给VCO 21。 VCO 21的输出端连接到图像排斥混频器36的输入端39以及连接到M倍分频器25的输入端。分频器25的输出端连接到相位比较器29的输入端27，从而完成该锁相环。
VCO 20、21的输出被在图像排斥混频器36中混频，并且合成结果给出所需的本机振荡频率fLO。由于粗略和精确频率被相加，因此可以选择任何信道频率。
更特别地为了获得一个所需频率fLO。必须设置该分频器24、25的除数因子N、M。除数因子N被选择为把VCO 20调谐到参考振荡器30的频率的最接近倍数，其低于所需频率，例如为了使用参考频率(或者比较频率)80MHz产生2438.5MHz的所需频率，N必须被设置为具有数值30，从而把粗略的VCO 20调谐到2400MHz。
2438.5MHz的所需频率与来自锁相环频率合成器FS1的粗略频率之间的差必须为来自参考振荡器31的低比较频率，例如500kHz，的倍数。分频器25的除数因子M被设置为数值77，以使得精确VCO 21调谐到38.5MHz。
图像排斥混频器(image reject mixer)36把2400MHz和38.5MHz的粗略和精确加在一起，以给出2438.5MHz的所需频率fLO。
控制器42连接到锁相环频率合成器FS1和FS2，以控制它们的通电和断电，以节省电能。
参见图4，控制器42首先在时间t0对锁相环频率合成器FS2通电，并且它开始获得相位锁定。在时间t3，锁相环频率合成器FS1被通电，并且因为它具有较高的环路带宽，因此它快速获得相位锁定。在时间t4，频率合成器FS1和FS2已经获得锁定，并且接收器被启动来“查找”该信道。如果没有用于接收器的信号，则它在时间t2断电。
比较在图2和4中的曲线图下方的面积，由图3中所示的频率产生装置消耗较少的电流。下文的表格小结给出能量节约的一个例子，其可以从在2.4GHz ISM频带中的一个应用设备获得。图3的频率产生装置估计比图1的常规频率合成器给出72％的能量节省。
                           图1的常规合成器
合成器级别大小     500kHz
获得锁定所需时间     224μs
振荡器的电流     10mA
合成器电流     10mA 来自SA 8026数据表
接收器电流     38mA 来自SA2420和SA639数据
确定信道空闲所需时间     22μs 802.11 CCA标准
寻找信道所需的总能 4.48e-6μJ+1.3e-
量     6μJ=5.8μJ
                                  图3的合成器装置
精确合成器级别大小     500kHz
精确合成器获得锁定所需时间     224μs
精确振荡器的电流     1mA
精确合成器电流     0.3mA 由SA 8026扩缩而得
粗略合成器级别大小     80kHz
粗略合成器获得锁定所需时间     1.4μs 由级别大小改变扩缩而得
粗略振荡器的电流     10mA
粗略合成器电流     10mA 来自SA 8026数据表
接收器电流     38mA  SA2420和SA639
确定信道空闲所需时间     22μs  802.11 CCA标准
寻找信道所需的总能量 2.91e-7+2.8e+1.3e-6=1.6μJ
在本说明书和权利要求中，在一个部件之前的词“一个”不排除存在多个这种部件。另外，“包括”这个词不排除存在未列出的其它部件或步骤。
从本公开文献的阅读中，对于本领域内的专业技术人员将有其它显而易见的变型。这种变型可能涉及在频率产生电路及其部件的设计、制造和使用中已知的其它特征，并且可能被用于取代或者补充在此已经描述的特征。
工业应用性
低功耗的无线设备，例如寻呼机和移动电话以及其所用的集成电路。

Claims (8)

1．一种锁相环(PLL)频率产生电路包括粗略信号产生装置、精确信号产生装置、信号合并装置，其具有分别连接到粗略和精确信号产生装置的输出端的输入端以及预定频率的输出端，该预定频率包括由粗略和精细信号产生装置所产生的信号的和。
2．根据权利要求1所述的锁相环频率产生电路，其特征在于该粗略信号产生装置包括包含提供一个输出频率的第一压控振荡器(VCO)的第一锁相环频率合成器、连接到第一VCO输出端的第一频率扩缩器、用于把第一扩缩器的输出与第一参考频率相比较的第一相位比较器，第一相位比较器的输出提供用于调谐第一VCO的控制信号，以及第一参考频率的频率与第一扩缩器的分频比率一同被选择，以使得第一VCO在信号合并装置的输出端产生低于预定频率的第一参考频率的最接近倍频的一个频率。
3．根据权利要求1或2所述的锁相环频率产生电路，其特征在于精确信号产生装置包括包含提供一个输出频率的第二压控振荡器(VCO)的第二锁相环频率合成器、连接到第二VCO输出端的第二频率扩缩器、用于把第二扩缩器的输出与第二参考频率相比较的第二相位比较器，第二相位比较器的输出提供用于调谐第二VCO的控制信号，以及第二参考频率的频率与第二扩缩器的分频比率一同被选择，以提供等于预定频率与粗略信号产生装置的频率之间的频率差的第二参考频率的倍频。
4．根据权利要求1、2或3中所述的锁相环频率产生电路，其特征在于控制装置用于充分地在对粗略信号产生装置通电之前对精确信号产生装置供电，使得它们基本上同时地获得锁定。
5．一种接收器，其中包括用于射频信号的输入端、具有连接到射频输入端的第一输入端的降频转换电路级、连接到本机振荡信号的来源的第二输入端、以及用于降频转换信号的一个输出端，本机振荡信号的来源包括粗略信号产生装置、精确信号产生装置以及具有分别连接到粗略信号产生装置和精确信号产生装置的输出端的输入端以及用于本机振荡信号的输出端，本机振荡信号包括由粗略和精确产生装置所产生的信号之和。
6．根据权利要求5所述的接收器，其特征在于该粗略信号产生装置包括包含提供一个输出频率的第一压控振荡器(VCO)的第一锁相环频率合成器、连接到第一VCO输出端的第一频率扩缩器、用于把第一扩缩器的输出与第一参考频率相比较的第一相位比较器，第一相位比较器的输出提供用于调谐第一VCO的控制信号，以及第一参考频率的频率与第一扩缩器的分频比率一同被选择，以使得第一VCO在信号合并装置的输出端产生低于预定频率的第一参考频率的最接近倍频的一个频率。
7．根据权利要求5或6所述的接收器，其特征在于精确信号产生装置包括包含提供一个输出频率的第二压控振荡器(VCO)的第二锁相环频率合成器、连接到第二VCO输出端的第二频率扩缩器、用于把第二扩缩器的输出与第二参考频率相比较的第二相位比较器，第二相位比较器的输出提供用于调谐第二VCO的控制信号，以及第二参考频率的频率与第二扩缩器的分频比率一同被选择，以提供等于本机振荡频率与粗略信号产生装置的频率之间的频率差的第二参考频率的倍频。
8．根据权利要求5、6或7中所述的接收器，其特征在于控制装置用于充分地在对粗略信号产生装置通电之前对精确信号产生装置供电，使得它们基本上同时地获得锁定。
CN00802044A 1999-09-24 2000-09-15 锁相环频率产生电路以及使用该电路的接收器 Pending CN1322403A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9922573.2 1999-09-24
GBGB9922573.2A GB9922573D0 (en) 1999-09-24 1999-09-24 Phase locked loop frequency generating circuit and a receiver using the circuit

Publications (1)

Publication Number Publication Date
CN1322403A true CN1322403A (zh) 2001-11-14

Family

ID=10861501

Family Applications (1)

Application Number Title Priority Date Filing Date
CN00802044A Pending CN1322403A (zh) 1999-09-24 2000-09-15 锁相环频率产生电路以及使用该电路的接收器

Country Status (7)

Country Link
US (1) US6570948B1 (zh)
EP (1) EP1138119A1 (zh)
JP (1) JP2003510943A (zh)
KR (1) KR20010093099A (zh)
CN (1) CN1322403A (zh)
GB (1) GB9922573D0 (zh)
WO (1) WO2001024375A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411308C (zh) * 2002-09-28 2008-08-13 披克科技公司 无直流偏压的无中频接收机
CN102710267A (zh) * 2012-05-22 2012-10-03 成都九华圆通科技发展有限公司 超短波接收机第一本振电路

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693987B1 (en) * 2000-10-05 2004-02-17 Pericom Semiconductor Corp. Digital-to-analog DAC-driven phase-locked loop PLL with slave PLL's driving DAC reference voltages
US6762634B1 (en) * 2003-08-13 2004-07-13 Pericom Semiconductor Corp. Dual-loop PLL with DAC offset for frequency shift while maintaining input tracking
US7747237B2 (en) * 2004-04-09 2010-06-29 Skyworks Solutions, Inc. High agility frequency synthesizer phase-locked loop
US7266352B2 (en) * 2004-05-28 2007-09-04 Wionics Research Multiple band RF transmitters and receivers having independently variable RF and IF local oscillators and independent high-side and low-side RF local oscillators
JP2007124508A (ja) * 2005-10-31 2007-05-17 Matsushita Electric Ind Co Ltd Ｐｌｌ過渡応答制御システム及び通信システム
US9679602B2 (en) 2006-06-14 2017-06-13 Seagate Technology Llc Disc drive circuitry swap
US9305590B2 (en) 2007-10-16 2016-04-05 Seagate Technology Llc Prevent data storage device circuitry swap
US8005447B2 (en) * 2007-10-29 2011-08-23 Broadcom Corporation Method and apparatus for providing a dual-loop phase lock loop
JP2013258622A (ja) * 2012-06-14 2013-12-26 Renesas Electronics Corp ダウンコンバータ及びその制御方法
US20200195262A1 (en) * 2018-12-12 2020-06-18 Industrial Technology Research Institute Frequency synthesizer and method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588732A (en) 1969-01-16 1971-06-28 Collins Radio Co Frequency synthesizer
US4388597A (en) * 1980-06-03 1983-06-14 Motorola Inc. Frequency synthesizer having plural phase locked loops
US4940950A (en) * 1988-08-12 1990-07-10 Tel-Instrument Electronics Corporation Frequency synthesis method and apparatus using approximation to provide closely spaced discrete frequencies over a wide range with rapid acquisition
US5319680A (en) * 1991-09-03 1994-06-07 The Whitaker Corporation Phase locked loop synchronization system for use in data communications
US5422604A (en) 1993-12-07 1995-06-06 Nec Corporation Local oscillation frequency synthesizer for vibration suppression in the vicinity of a frequency converging value
JP2526847B2 (ja) * 1993-05-24 1996-08-21 日本電気株式会社 ディジタル方式無線電話機
CN1246989A (zh) * 1997-12-05 2000-03-08 皇家菲利浦电子有限公司 一种通信系统,通信装置和频率综合器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411308C (zh) * 2002-09-28 2008-08-13 披克科技公司 无直流偏压的无中频接收机
CN102710267A (zh) * 2012-05-22 2012-10-03 成都九华圆通科技发展有限公司 超短波接收机第一本振电路

Also Published As

Publication number Publication date
JP2003510943A (ja) 2003-03-18
US6570948B1 (en) 2003-05-27
KR20010093099A (ko) 2001-10-27
GB9922573D0 (en) 1999-11-24
EP1138119A1 (en) 2001-10-04
WO2001024375A1 (en) 2001-04-05

Similar Documents

Publication Publication Date Title
CN1144381C (zh) 能够选择最佳压控振荡器的接收机
CN1245046C (zh) 频率合成器
US8305115B2 (en) Elimination of fractional N boundary spurs in a signal synthesizer
CN1322403A (zh) 锁相环频率产生电路以及使用该电路的接收器
CN1202042A (zh) 环路状态受控的多频带锁相环频率合成器
KR100910531B1 (ko) 다중 대역 전압 제어 발진기를 갖는 주파수 합성기
CN1856932A (zh) 压控数字模拟振荡器和使用该振荡器的频率合成器
CN111106830B (zh) 一种快速捷变的宽带频率合成器
KR100306671B1 (ko) Pll신디사이저및그제어방법
US7295824B2 (en) Frequency multiplier pre-stage for fractional-N phase-locked loops
CN1685614A (zh) 压控振荡器预设定电路
US6157821A (en) Voltage step up for a low voltage frequency synthesizer architecture
EP2329597B1 (en) Oscillating circuit, dc-dc converter, and semiconductor device
US8044725B2 (en) Signal generator with directly-extractable DDS signal source
US20090085672A1 (en) Frequency synthesizer
US20020090917A1 (en) Frequency synthesizer and method of generating frequency-divided signal
CN110729996A (zh) 一种小型化两次锁相的锁相环电路及方法
US7084712B2 (en) Clock generation system
US8428212B2 (en) Frequency synthesis using upconversion PLL processes
CN1292170A (zh) 一种选择性呼叫接收器中锁相环之间的噪声抑制及其方法
JPWO2005053161A1 (ja) Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路
JPH0758636A (ja) 周波数シンセサイザ
CN213484844U (zh) 一种x频综模块
JP2005101956A (ja) Ｐｌｌ周波数シンセサイザ
JPH07162273A (ja) ディジタル選局装置及び選局制御方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication