KR100306671B1 - Pll신디사이저및그제어방법 - Google Patents
Pll신디사이저및그제어방법 Download PDFInfo
- Publication number
- KR100306671B1 KR100306671B1 KR1019950000713A KR19950000713A KR100306671B1 KR 100306671 B1 KR100306671 B1 KR 100306671B1 KR 1019950000713 A KR1019950000713 A KR 1019950000713A KR 19950000713 A KR19950000713 A KR 19950000713A KR 100306671 B1 KR100306671 B1 KR 100306671B1
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- output frequency
- time constant
- output
- value
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000001514 detection method Methods 0.000 claims description 26
- 239000003990 capacitor Substances 0.000 claims description 25
- 230000010355 oscillation Effects 0.000 claims description 25
- 230000001629 suppression Effects 0.000 claims description 21
- 230000000087 stabilizing effect Effects 0.000 claims description 10
- 238000001914 filtration Methods 0.000 claims description 6
- 230000001172 regenerating effect Effects 0.000 claims 2
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 230000001052 transient effect Effects 0.000 claims 1
- 230000006641 stabilisation Effects 0.000 abstract description 6
- 238000011105 stabilization Methods 0.000 abstract description 6
- 230000001413 cellular effect Effects 0.000 abstract description 5
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 43
- 230000005540 biological transmission Effects 0.000 description 12
- 238000012544 monitoring process Methods 0.000 description 9
- 238000004891 communication Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010295 mobile communication Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/20—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a harmonic phase-locked loop, i.e. a loop which can be locked to one of a number of harmonically related frequencies applied to it
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
Abstract
본 발명은 프레스 토크식 무선기, 디지탈 셀룰러 (cellular) 전화기, 디지탈 무선 전화기 등에 사용되는 PLL 신디사이저 (Phase Locked Loop synthesizer) 및 그 제어 방법애 관한 것으로서, PLL을 구성하는 루프 필터에 고속 시정수 회로 및 저속 시정수 회로를 설치하고, 고속 시정수 회로에 의해 결정되는 시정수는 출력주파수를 고속으로 끌어들임에 적합한 시정수이고, 저속 시정수 회로에 의해 결정되는 시정수는 출력주파수를 대응하는 값으로 안정화시키는 동시에 스퓨리어스를 억제하는 테에 적합한 시정수이며, 출력주파수를 제1주파수에서 제2주파수로 전환할 때에는 제1주파수에 대응하는 스위치가 온, 제2주파수에 대응하는 스위치가 오프하고 있는 상태에서 분조비의 설정엔 의해 출력주파수를 전환하는 동시에 제1주파수에 대응하는 스위치를 오프시키고, 출력주파수의 안정화를 기다려서 제2주파수에 대응하는 스위치를 온하는 것을 특징으로 한다.
Description
제1도는 본 발명의 제1 및 제2실시예에 의한 PLL 신디사이저의 개략구성을 나타내는 블럭도.
제2도는 본 발명의 제1실시예의 주요부 구성, 특히 루프 필터의 내부 구성을 나타내는 회로도.
제3도는 스위치(Sa)를 ON시킨 채 주파수 전환을 실시한 경우의 주파수 안정화 속도를 나타내는 타임차트.
제4도는 스위치(Sa, Sb)를 제어하여 주파수 전환을 실시한 경우의 주파수 안정화 속도를 나타내는 타임차트.
제5도는 주파수 fa에서 fb로의 전환시의 제어순서를 나타내는 플로우차트.
제6도는 주파수 fb에서 fa로의 전환시의 제어순서를 나타내는 플로우차트.
제7도는 주파수 감시시의 제어순서를 나타내는 플로우차트.
제8도는 본 발명의 제2실시예의 주요부 구성, 특히 루프 필터의 내부 구성을 나타내는 회로도.
제9도는 제1종래예에 의한 PLL 신디사이저의 개략 구성을 나타내는 블럭도 및 제10도는 제2종래예에 의한 PLL 신디사이저의 개략 구성을 나타내는 블럭도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 가변분주기 2 : 위상비교검파기
3 : 루프 필터 4 : 전압제어발진기(VCO)
5 : 제어부 6 : A/D변환기
7,11 : D/A변환기 8 : 가산기
10 : ROM 31 : 오퍼레이셔널 앰프(operational amplifier)
32 : 고속 시정수 회로 33,34 : 저속 시정수 회로
R : 저항
본 발명은 프레스 토크(press-to-talk)식 무전기, 디지털 셀룰러(cellular) 전화기, 디지털 무선전화기 등에 사용되는 PLL 신디사이저(Phase Locked Loop synthesizer) 및 그 제어방법에 관한 것이다.
PLL 신디사이저로는 예를 들면 제9도에 도시된 바와 같은 구성이 알려져 있다. 이 도면에 도시된 구성은 예를 들면 “DLP 고속 주파수 신디사이저”, 1989년 전자통신학회 추계전국대회, B-545, 2-215에 개시되어 있는 구성의 개략을 나타낸 것이다.
이 구성에 있어서는 가변분주기(1), 위상비교검파기(Phase Detecter:PD)(2), 루프 필터(3) 및 전압제어발진기(Voltage Controlled Oscillator: VCO)(4)에 의해 PLL이 구성되어 있다. VCO(4)는 루프 필터(3) 및 가산기(8)를 통하여 PD(2)에서 공급되는 제어전압(control voltage) 값에 따른 출력주파수(output frequency)(fo)로 발진한다. VCO(4)는 발진한 신호를 도시하지 않은 후단의 회로에 공급한다. VCO(4)에 의해 생성된 출력주파수(fo)는 가변분주기(1)에 의해 분주되어 PD(2)에 공급된다.
가변분주기(1)의 분주비는 소수점 이하의 값까지 설정하는 것이 가능하다. 가변분주기(1)의 분주비를 n으로 하면, PD(2)에 가변분주기(1)로부터 공급되는 신호의 주파수는 fo/n이 된다. PD(2)는 가변분주기(1)로부터 공급되는 신호의 주파수를 출력주파수(fo)의 기준이 되는 비교 주파수(reference frequency)(fr)와 비교한다. 즉, PD(2)는 위상검파를 실시하고, 그 결과에 기초하여 VCO(4)의 제어전압을 발생시킨다. PD(2)의 후단에 설치되어 있는 루프 필터(3)는 이 도면에 도시된 PLL의 출력주파수(fo)를 안정화하기 위해 필요한 시정수를 갖고 있다. PD(2)에 의해 생성된 제어전압은 루프 필터(3)를 통하여 VCO(4)에 공급된다. 이와 같이 하여 출력주파수(fo)는 비교주파수(fr)의 n배의 값으로 제어된다.
또한 이 도면에 도시된 구성은 제어부(5), A/D 변환기(6), D/A 변환기(7) 및 가산기(8)를 갖고 있다. 제어부(5)는 요구되는 출력주파수(fo)에 따라서 가변분주기(1)의 분주비(n)를 디지털적으로 설정한다. 즉, 이 도면에 도시된 PLL은 DLP(Digital Loop Preset)로 구성되어 있다. 또한 제어부(5)는 출력주파수(fo)를 전환하기 위해 A/D 변환기(6), D/A 변환기(7) 및 가산기(8)를 사용한다.
즉, 우선 A/D 변환기(6)에 의해 VCO(4)의 제어전압을 디지털값으로 변환한다. 디지털값으로 변환된 VCO(4)의 제어전압을 제어부(5)내에 기억한다. 이 처리를 복수종류의 출력주파수(fo) 각각에 대해서 미리 실행해 둔다. 출력주파수(fo)를 다른 출력주파수(fo)로 전환할 때에는 제어부(5)는 기억하고 있는 제어전압 중 필요한 출력주파수(fo)에 대응하는 제어전압을 출력한다. 또한 D/A 변환기(7)는 제어부(5)에 의해 출력된 제어전압을 아날로그 신호로 변환하여 가산기(8)에 공급한다. 동시에 제어부(5)는 가변분주기(1)를 리세트한다.
이와 같이 함으로써 제9도에 있어서는 출력주파수(fo)를 고속전환 가능한 PLL 신디사이저가 얻어졌다. 예를 들면 이동통신에 있어서의 존(zone) 이행(hand off 또는 roaming)에 따르는 출력주파수(fo)의 전환에 요하는 시간을 단축할 수 있으며, 1.5GHz대에 적합한 PLL 신디사이저가 얻어졌다.
또한 제10도에는 예를 들면 「디지털 이동통신용 고속전환 주파수 신디사이저」, 1990년 전자정보 통신학회 추계전국대회, B-308, 2-308에 개시되어 있는 PLL 신디사이저의 개략 구성이 도시되어 있다. 단, 이 도면에 있어서는 후에 설명하는 본 발명과의 상이함을 명료하게 하기 위해서 도시를 생략하고 있다.
이 도면에 도시된 PLL 신디사이저에 있어서는 분주기(9), PD(2), 루프 필터(3) 및 VCO(4)에 의해 PLL이 구성되어 있다. 또한 루프 필터(3)의 시정수는 제어부(5), ROM(10) 및 B/A 변환기(11)를 사용하여 설정하고 있다.
즉, 제어부(5)는 VCO(4)의 출력주파수(fo)를 전환할 때 출력해야 할 출력주파수(fo)에 대응한 데이터를 ROM(10)으로부터 출력시킨다. D/A 변환기(11)는 이 데이터를 아날로그 신호로 변환하여 루프 필터(3)에 준다. 루프 필터(3)의 시정수는 내장되는 콘덴서(도시하지 않음)에 의해 정해지고, 이 콘덴서는 D/A 변환기(11)의 출력에 의해 충전된다.
이것에 의해 VCO(4)의 제어전압을 고속으로 전환할 수 있다. 따라서 출력주파수(fo)를 소망하는 출력주파수(fo)로 고속 진입하는 것이 가능하게 되며, 예를 들면 출력주파수(fo)를 1387MHz에서 1412MHz로 2msec내에 진입하는 것이 가능하게 되었다.
이와 같이 종래부터 PLL 신디사이저에 있어서의 출력주파수(fo)의 전환을 고속화하는 방법이 여러 가지 제안되어 있다. 그러나, 이 방법으로는 고정밀도의 A/D변환기 및/또는 D/A 변환기를 사용할 필요가 있으며, 회로구성이 복잡하게 되는 문제점이 있었다.
예를 들면 제9도 또는 제10도에 도시된 회로 구성을 디지털의 QPSK(Quadrature Phase Shift Keying) 복조에 관한 국부발진기(local oscillator)에 사용하는 경우를 생각한다. 즉, 기준발진기(reference oscillator)의 출력을 비교주파수(fr)로 하여 입력하기로 한다. 이 경우 출력주파수(fo)를 15MHz 정도의 폭으로 전환하려고 하면 디지털의 QPSK 복조를 가능하게 하기 위해서는 출력주파수(fo)를 전환 목표가 되는 주파수에 대해서 오차 200Hz 이내의 범위로 1msec 정도에서 안정화시키지 않으면 안된다.
제9도의 구성에 의해 1msec 정도에서 출력주파수(fo)를 안정화시키기 위해서는 가변분주기(1)에서 출력되는 주파수의 오차가 4kHz 이내가 아니면 안되고, 제어부(5)로부터 가변분주기(1)에 대해서 주어지는 분주비(n)를 나타내는 디지털 데이터에 대해서 이것을 실현하기에 충분한 정밀도가 요구된다. 따라서 15MHz폭 정도의 주파수 전환을 위해서는 A/D 변환기(6) 및 D/A 변환기(7)로서 12비트 이상의 고정밀도의 것이 필요하게 된다.
또한 제10도에 도시된 구성에 있어서도 15MHz 정도의 폭의 주파수 전환을 실시하여 1msec 정도의 시간에서 200Hz 정도의 정밀도를 실현하기 위해서는 D/A 변환기(11)로서 17비트 이상의 정밀도를 갖는 것이 필요하다. 또한 제10도에 도시된 구성에 있어서는 D/A 변환기(11)의 출력에 의해 루프 필터(3)의 콘덴서를 충전하고 있다. 주파수진입시에 이 콘덴서를 충전하면 진입이 종료하기까지 그 후단의 회로에 의해 콘덴서의 전하가 빠져나가기 때문에 고속진입하는 데는 한계가 있다.
이와 같은 고정밀도의 D/A 변환기나 A/D 변환기를 사용하는 일이 없이 출력주파수(fo)를 고속전환하는 방법으로는 예를 들면 PLL을 2개 사용하는 방법이 있다. 이 방법에 있어서는 PLL 중 1개가 현시점에 있어서의 출력주파수(fo)의 생성에 사용되고, 다른 1개가 다음에 사용할 출력주파수(fo)를 준비한다. 이 방법은 실용화되고 있는 방법이지만, PLL을 1개 사용하는 방법에 비해 회로규모가 2배가 되기 때문에 회로의 소형화, 가격의 저렴화, 저소비 전력화에 있어 큰 방해가 되어 왔다.
본 발명의 제1목적은 PLL을 복수개 사용하지 않고 출력주파수를 고속전환 가능하게 하고, 더 나아가서는 회로의 소형화, 가격의 저렴화 및 저소비 전력화를 실현함에 있다.
본 발명의 제2목적은 고정밀도의 D/A 변환기나 A/D 변환기를 사용하지 않고 출력주파수를 고속전환 가능하게 하는 동시에 회로 구성을 간소하게 함에 있다.
본 발명의 제3목적은 예를 들면 디지털의 QPSK 복조에 적합한 속도로 출력주파수를 안정화하는데 있다.
본 발명의 제4목적은 주파수 전환후에 있어서 PLL의 비교주파수나 소수점 분주의 스윕(sweep) 주파수에 기인하여 생성되는 출력주파수의 스퓨리어스(spurious: 불필요 복사)를 억제하는데 있다.
본 발명의 제1태양에 의한 PLL 신디사이저는 공급되는 제어전압의 값에 따른 출력주파수에서 발진하여 출력주파수를 생성하는 발진수단, 요구되는 출력주파수의 값에 따라서 출력주파수를 분주하는 분주수단, 분주된 출력주파수를 출력주파수의 기준이 되는 비교주파수에 의해 위상검파하여 상기 제어전압을 생성하는 검파수단 및 검파수단이 생성된 제어전압을 여파하여 발진수단에 공급함으로써 출력주파수를 안정화하는 루프 필터를 포함하고, 상기 루프 필터는 a) 검파수단과 발진수단 사이에 상시 삽입되는, 요구되는 출력주파수가 변화한 경우에 발진수단에 의해 생성되는 출력주파수가 새로운 출력주파수로 고속 진입되도록 설정되는 소정의 제1시정수를 갖는 고속 시정수 회로, b) 검파수단과 발진수단 사이에 삽입 가능하게 설치되는, 비교주파수의 오차 또는 분주수단의 분주오차에 기인하여 발생하는 출력주파수의 스퓨리어스가 검파수단과 발진수단 사이에 저속 시정수 회로를 삽입함으로써 억제되도록 설정되는 소정의 제 2 시정수를 갖는 저속 시정수 회로 및 c) 저속 시정수 회로를 통한 검파수단과 발진수단 사이의 신호경로를 필요에 따라 생성차단하는 스위치 수단을 구비한다.
본 발명의 제2태양에 의한 신디사이저는 제1태양의 구성에 추가하여 분주수단 및 스위치 수단을 소정의 수순으로 제어하는 제어수단을 구비하고, 출력주파수가 복수 종류 준비되고, 저속 시정수 회로 및 스위치수단이 출력주파수의 종류에 대응하여 복수개 병렬로 설치되며, 상기 복수종류의 출력주파수가 적어도 제1 및 제2주파수를 포함하며, 상기 제어수단은 a) 분주수단을 제어함으로써 출력주파수를 제1주파수에서 제2주파수로 전환하는 수단, b) 제1주파수에서 제2주파수로 출력주파수를 전환할 때, 제1주파수에 대응하는 스위치 수단을 제어함으로써 제1주파수에 대응하는 저속 시정수 회로를 통한 검파수단과 발진수단 사이의 신호경로를 차단하는 수단 및 c) 출력주파수가 제2주파수로 인입된 후에 제2주파수에 대응하는 스위치 수단을 제어함으로써 제2주파수에 대응하는 저속 시정수 회로를 통한 검파수단과 발진수단 사이의 신호경로를 생성하는 수단을 포함한다.
본 발명의 제3태양에 의한 신디사이저는 제1태양에 추가하여 분주수단 및 스위치수단을 소정의 수순으로 제어하는 제어수단을 구비하고, 상기 제어수단은 a) 출력주파수를 상용 주파수에서 일시사용 주파수로 일시적으로 전환하는 경우에 분주수단의 분주비를 일시사용 주파수에 대응하는 값으로 전환하는 수단, b) 출력주파수를 상용 주파수에서 일시사용 주파수로 일시적으로 전환하는 경우에 스위치 수단의 제어에 의해 루프 필터의 시정수를 작은 값으로 전환하는 수단, c) 출력주파수를 상용 주파수로 복귀시키는 경우에 분주수단의 분주비를 상용 주파수에 대응하는 값으로 전환하는 수단 및 d) 출력주파수가 상용 주파수로 복귀한 후에 스위치 수단의 제어에 의해 루프 필터의 시정수를 상용 주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값으로 전환하는 수단을 포함한다.
본 발명의 제1 내지 제3태양에 있어서는 루프 필터의 시정수가 비교적 작은 제1시정수와 비교적 큰 제2시정수 사이에서 전환가능하게 된다. 즉, 검파수단과 발진수단 사이에 고속 시정수 회로만이 삽입되어 있는 상태에서는 루프 필터의 시정수가 이 고속 시정수 회로에 의해 결정되는 비교적 작은 시정수가 된다. 이 상태에서 발진수단의 출력주파수를 전환하기 위해 필요한 출력주파수에 따라 분주수단으로 분주비를 설정하면, 이것에 따라서 발진수단의 출력주파수가 새로운 출력주파수로 고속으로 진입된다. 또한 스위치수단의 동작에 의해 검파수단과 발진수단 사이에 저속 시정수 회로가 삽입된 경우, 루프 필터의 시정수는 이 저속 시정수 회로에 의해 결정되는 비교적 큰 시정수가 된다. 이 상태에서는 루프 필터의 시정수가 크기 때문에 출력주파수가 고속진입할 수는 없다. 그러나, 이 저속 시정수 회로를 이용함으로써 검파수단에 공급되는 비교 주파수의 오차나 분주 수단의 분주오차(예를 들면 소수점 분주에 있어서의 스윕 주파수)에 기인한 출력 주파수의 스퓨리어스를 억제하는 제어가 가능하게 된다.
예를 들면 송신주파수와 수신주파수가 다른 무선기(예를 들면 프레스 토크 수신기나 디지털 자동화 전화, 디지털 무선전화의 각 국)의 국부발진기에 PLL 신디사이저를 사용하는 경우 A) 송신주파수에 대응하는 주파수와 수신주파수에 대응하는 주파수 사이에서 PLL 신디사이저의 출력주파수를 전환하는 사용방법과, B) PLL 신디사이저의 출력주파수는 송신시와 수신시에는 전환하지 않고, PLL 신디사이저의 외부에서의 처리에 의해 송신주파수와 수신주파수의 상이함에 대응하는 사용방법이 있다.
전자의 방법 A)를 채용하는 경우 본 발명의 제1 내지 제3태양에 의한 PLL 신디사이저를 송신주파수에서 수신주파수로, 또는 수신주파수에서 송신주파수로 전환을 실시할 때의 고속 전환이나 스퓨리어스의 억제에 이용할 수 있다.
즉, 본 발명의 제2태양에 의한 PLL 신디사이저에 의하면 PLL 신디사이저를 구성하는 발진수단(예를 들면 VCO)의 출력주파수를 제1주파수에서 제2주파수로 전환할 때, 제어수단에 의해 분주수단의 분주비가 제1주파수에 대응하는 값에서 제2주파수에 대응하는 값으로 변경 설정되는 동시에 스위치 수단의 제어에 의해 제1주파수에 대응하는 저속 시정수 회로를 통한 신호경로가 차단된다. 이와 같이 하면 루프 필터의 시정수가 고속진입에 적합한 값이 되기 때문에 제2주파수로의 인입이 고속화된다.
마찬가지로 본 발명의 제2태양에 의한 PLL 신디사이저에 의하면 출력주파수가 제2주파수로 진입한 후 제어수단이 제2주파수에 대응하는 저속 시정수 회로를 통한 회로경로를 생성한다. 저속 시정수 회로는 검파수단과 발진수단 사이에 삽입된 경우에 비교 주파수의 오차 및/또는 분주수단의 분주오차에 기인한 출력주파수의 스퓨리어스를 억제한다. 따라서 인입이 종료한 후의 스퓨리어스 발생이 억제된다. 또한 저속 시정수 회로의 개수는 2개로 한정되는 것은 아니다.
PLL 신디사이저의 사용방법으로서 후자, 즉 PLL 신디사이저의 출력주파수를 송신시와 수신시에 전환하지 않는 방법 B)를 채용하는 경우라도 본 발명의 제3태양에 의한 PLL 신디사이저는 유리하다. 예를 들면 일본의 PDC, 북미의 TIA 등의 디지털 자동화 전화 시스템이나, 일본 PHP 등의 디지털 무선전화 시스템과 같이 TDMA 방식을 채용하고 있는 시스템에서는 소정의 주파수 채널을 이용하여 신호의 송수신을 실시하면서 소정의 타이밍으로(즉, 송신도 수신도 실시하지 않는 타임 슬롯에 있어서) 다른 주파수 채널에 유의적 레벨의 신호가 존재하고 있는지 등의 전파감시제어가 실시된다. 이와 같은 용도에 있어서는 송신과 수신의 전환시에는 발진기의 출력주파수의 전환은 실시되지 않지만, 송신 또는 수신에서 전파감시로 이행할 때에는 출력주파수의 전환이 실시된다. 이 전환에는 본 발명을 적용할 수 있다. 그 경우 본 발명을 적용함으로써 감시의 대상이 되는 주파수로의 전환이 고속화되는 동시에 송수신에 관한 주파수로의 복귀에 따른 스퓨리어스가 억제된다. 또한 이와 같은 용도에서는 감시대상이 되는 주파수에서 통신을 실시한 것은 아니기 때문에 상기 주파수에서의 스퓨리어스 발생은 문제가 되지 않는다. 따라서 저속 시정수 회로는 1개로 좋다.
따라서 본 발명에 의하면 고정밀도의 A/D 및 D/A 변환기를 이용하는 일이 없이 주파수 감시나 출력주파수의 전환에 적합한 PLL 신디사이저를 얻을 수 있다. 즉, 주파수의 전환이나 인입을 고속 시정수 회로를 이용하여 고속화할 수 있는 동시에 전환후에 있어서 출력주파수의 스퓨리어스를 저속 시정수 회로를 이용하여 적절하게 억제할 수 있다. 예를 들면 15MHz 정도의 폭으로 출력주파수를 전환했다고 해도 정밀도 200Hz의 범위로 1msec 정도에서 출력주파수를 안정화할 수 있으며, 디지털 QPSK 복조가 적절하게 실행가능하게 된다. 또한 PLL에 공급되는 비교주파수나 소수점 분주의 슬립 주파수에 의한 주파수 스퓨리어스가 적절하게 억제된다. 그 결과 프레스 토크 무선기나, 디지털 셀룰러 전화기, 디지털 무선전화기 등에 적합한 동시에 소형이고 저가인 PLL 신디사이저를 얻을 수 있다.
또한 저속 시정수 회로는 직렬 접속된 저항 및 콘덴서로 구성할 수 있다. 저속 시정수 회로를 이와 같은 구성으로 한 경우 저속 시정수 회로로의 전환에 의해 루프 응답 주파수를 낮게 함으로써 스퓨리어스를 억제할 수 있다. 또한 저속 시정수 회로를 복수 설치하는 경우 상기 저속 시정수 회로를 구성하는 저항의 적어도 일부를 외부의 저속 시정수 회로를 구성하는 저항의 적어도 일부와 겸용하는 것이 가능하게 된다. 이와 같이 한 경우 장치구성을 간소하게 할 수 있다.
본 발명의 제4태양에 의한 제어장치는 a) 제1주파수에서 제2주파수로 출력주파수의 전환을 실시하는 경우에 분주 수단의 분주비를 제2주파수에 대응하는 값으로 전환하는 수단, b) 제1주파수에서 제2주파수로 출력주파수의 전환을 실시하는 경우에 루프 필터의 시정수를 제1주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값에서 고속진입에 적합한 값으로 전환하는 수단 및 c) 출력주파수가 제2주파수로 진입된 후에 루프 필터의 시정수를 고속진입에 적합한 값에서 제2주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값으로 전환하는 수단을 포함한다.
본 발명의 제5태양에 의한 제어장치는 a) 출력주파수를 상용 주파수에서 일시사용 주파수로 일시적으로 전환하는 경우에 분주수단의 분주비를 일시사용 주파수에 대응하는 값으로 전환하는 수단, b) 출력주파수를 상용 주파수에서 일시사용 주파수로 일시적으로 전환하는 경우에 루프 필터의 시정수를 작은 값으로 전환하는 수단, c) 출력주파수를 상용주파수로 복귀시키는 경우에 분주수단의 분주비를 상용 주파수에 대응하는 값으로 전환하는 수단 및 d) 출력주파수가 상용주파수에 복귀한 후에 루프 필터의 시정수를 상용주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값으로 전환하는 수단을 포함한다.
본 발명의 제6태양에 의한 제어방법은 a) 제1주파수에서 제2주파수로 출력주파수의 전환을 실시하는 경우에 분주 수단의 분주비를 제2주파수에 대응하는 값으로 전환하는 단계, b) 제1주파수에서 제2주파수로 출력주파수의 전환을 실시하는 경우에 루프필터의 시정수를 제1주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값에서 고속진입에 적합한 값으로 전환하는 단계 및 c) 출력주파수가 제2주파수로 진입된 후에 루프 필터의 시정수를 고속진입에 적합한 값에서 제2주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값으로 전환하는 단계를 포함한다.
본 발명의 제7태양에 의한 제어방법은 a) 출력주파수를 상용 주파수에서 일시사용 주파수로 일시적으로 전환하는 경우에 분주수단의 분주비를 일시사용 주파수에 대응하는 값으로 전환하는 단계, b) 출력주파수를 상용 주파수에서 일시사용 주파수로 일시적으로 전환하는 경우에 루프 필터의 시정수를 작은 값으로 전환하는 단계, c) 출력주파수를 상용 주파수로 복귀시키는 경우에 분주수단의 분주비를 상용주파수에 대응하는 값으로 전환하는 단계 및 d) 출력주파수가 상용주파수로 복귀한 후에 루프 필터의 시정수를 상용 주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값으로 전환하는 단계를 포함한다.
본 발명의 제4 및 제6태양에 의하면 제2태양의 실시에 적합한 제어장치 및 방법이 얻어지며, 본 발명의 제5 및 제7태양에 의하면 제3태양의 실시에 적합한 제어장치 및 방법이 얻어진다.
이하 본 발명의 적절한 실시예에 대해서 도면에 기초하여 설명한다. 또한 제9도 및 제10도에 도시된 종래예와 동일의 구성 또는 대응하는 구성에는 동일 부호를 붙여 설명을 생략한다.
a) 실시예의 전체 구성
제1도에는 본 발명의 제1실시예에 의한 PLL 신디사이저의 개략 구성이 도시되어 있다. 이 도면에 도시된 구성에 있어서는 PLL이 가변분주기(1), PD(2), 루프 필터(3a) 및 VCO(4)로 구성되어 있다. 또한 제어부(5a)는 가변분주기(1)의 분주비를 소수점 이하에 걸쳐 디지털적으로 제어하고 있다. 따라서 이 도면에 도시된 PLL 신디사이저는 DLP 신디사이저의 일종으로 구성되어 있다. 제어부(5a)는 또 루프 필터(3a)에 내장되는 스위치의 전환을 실시함으로써 출력주파수(fo)의 고속 전환을 실시하는 동시에 스퓨리어스를 적절하게 억제하고 있다.
b) 제1실시예에 있어서의 루프 필터(3a)의 구성
제2도에는 이 실시예에 있어서의 루프 필터(3a)의 구성이 도시되어 있다. 이 도면의 루프 필터(3a)는 오퍼레이셔널 앰프(operational amplifier)(31), 고속 시정수 회로(32) 및 저속 시정수 회로(33, 34)로 구성되어 있다.
고속 시정수 회로(32)는 저항(R, Rh), 콘덴서(Chs, Ch)로 구성되어 있다. 저항(R)은 루프 필터(3a)의 입력단자와 오퍼레이셔널 앰프(31)의 입력단자 사이에 설치되어 있다. 저항(Rh) 및 콘덴서(Chs)의 일단은 오퍼레이셔널 앰프(31)의 입력단에 접속되어 있다. 저항(Rh)과 콘덴서(Chs)는 병렬접속되어 있으며, 이들 저항(Rh) 및 콘덴서(Chs)의 병렬회로는 콘덴서(Ch)를 통하여 오퍼레이셔널 앰프(31)의 출력단, 즉 루프 필터(3a)의 출력단자에 접속되어 있다. 따라서, 저항(Rh), 콘덴서(Chs, Ch)는 오퍼레이셔널 앰프(31)의 귀환회로를 구성하고 있다. 또한 이 귀환 회로와 저항(R)으로 구성되는 고속 시정수 회로(32)는 오퍼레이셔널 앰프(31)와 함께 1개의 루프 필터를 구성하고 있다. 이 루프 필터의 시정수는 고속 시정수 회로(32)의 시정수에 의해 결정된다. 이 실시예의 경우 고속 시정수 회로(32)의 시정수는 출력주파수(fo)를 전환할 때의 고속진입에 적합한 작은 값으로 설정되어 있다.
저속 시정수 회로(33)는 상기한 저항(R) 외에 저항(Ra), 콘덴서(Cas, Ca)로 구성 되어 있다. 저항(Ra) 및 콘덴서(Cas)는 병렬 접속되어 있으며, 그 일단은 오퍼레이셔널 앰프(31)와 입력단에, 다른 단은 콘덴서(Ca) 및 스위치(Sa)를 통하여 오퍼레이셔널 앰프(31)의 출력단에 접속되어 있다. 스위치(Sa)가 닫혀져 있는 상태에서는 상기한 고속 시정수 회로(32)에 첨가하여 이 저속 시정수 회로(33) 및 오퍼레이셔널 앰프(31)에 의해 1개의 루프 필터가 구성된다. 이 루프 필터의 시정수는 주로 저속 시정수 회로(33)의 시정수에 의해 결정된다. 이 실시예에서 저속시정수 회로(33)의 시정수는 출력주파수(fo)를 주파수 fa로 안정화시키는 것이 가능한 동시에 출력주파수(fo)의 스퓨리어스를 적절하게 억제할 수 있는 값으로 설정되어 있다.
저속 시정수 회로(34)는 상기한 저항(R)에 첨가하여 저항(Rb), 콘덴서(Cbs, Cb)로 구성되어 있다. 저항(Rb)과 콘덴서(Cbs)는 병렬 접속되어 있다. 저항(Rb)과 콘덴서(Cbs)의 병렬회로의 일단은 오퍼레이셔널 앰프(31)의 입력단에 접속되어 있으며, 다른 단은 콘덴서(Cb) 및 스위치(Sb)를 통하여 오퍼레이셔널 앰프(31)의 출력단에 접속되어 있다. 따라서 스위치(Sb)가 닫혀져 있는 상태에서는 상기한 고속 시정수 회로(32)에 첨가하여 이 저속 시정수 회로(34) 및 오퍼레이셔널 앰프(31)에 의해 1 개의 루프 필터가 구성된다. 이 루프 필터의 시정수는 저속 시정수 회로(34)의 시정수에 의해 결정된다. 저속 시정수 회로(34)의 시정수는 출력주파수(fo)를 주파수 fb로 안정화시키는 것이 가능한 동시에 스퓨리어스를 적절하게 억제할 수 있는 값으로 설정되어 있다.
상기한 제어부(5a)는 루프 필터(3a)를 구성하는 스위치(Sa, Sb)를 제어하고 있다. 본 실시예의 특징은 첫번째로 루프 필터(3a)의 구성에 있으며, 두번째로 제어부(5a)의 제어순서에 있다.
C) 비교예
여기서 본 발명의 이점이 어떠한 것인지, 또한 그 이점이 어떻게 발생하는 것인지를 분명하게 하기 위해서 제3도의 제어순서를 비교예로서 나타낸다. 제3도에는 스위치(Sa)의 ON 상태에서 가변분주기(1)의 분주비(n)를 제어하여 출력주파수(fo)를 fa에서 fb로 전환한 경우의 주파수 안정화동작이 도시되어 있다. 이 도면에 있어서 fa=815MHz, fb=800MHz로 되어 있다. 또한 출력주파수(fo)를 주파수 fa로 제어하기위해서 필요한 분주비(n)의 값은 2037.5이고, fb로 제어하기 위해서 필요한 값은 2000.0으로 한다.
이 도면에 도시된 바와 같이 스위치(Sa)의 ON 상태에서 제어부(5a)가 분주비(n)를 2037.7에서 2000.0으로 변화시켰다고 하면(시각=0), 출력주파수(fo)가 fa에서 fb로 전환하기 위해서는 장시간이 필요하다. 구체적으로는 출력주파수(fo)를 주파수 fb에 정밀도 200Hz 정도로 안정화시키기 위해서는 8msec를 초과하는 시간이 필요하다. 출력주파수(fo)의 전환에 이와 같은 장시간을 요하는 것은 디지털 QPSK복조에 관한 국부발진에 적합한 PLL 신디사이저를 실현할 수 없고, 따라서 상기 복조를 적절하게 실시할 수 없다.
d) 주파수 전환의 순서
그래서 본 실시예에 있어서는 출력주파수(fo)를 fa에서 fb로, 또는 그 반대로 전환할 때에는 제어부(5a)에 의해 제4도 내지 제6도에 도시된 바와 같은 제어를 실시하도록 하고 있다. 제4도는 주파수 전환시의 주파수 안정화의 상황을, 제5도는 출력주파수(fo)를 fa에서 fb로 전환할 때의 제어부(5a)의 제어순서를, 제6도는 출력주파수(fo)를 fb에서 fa로 전환할 때의 제어부(5a)의 제어순서를 각각 나타내고 있다. 또한 이 도면에 있어서도 fa=815MHz, fb=800MHz으로 설정되어 있으며, 각각에 대응하는 분주비가 2037.5 및 2000.0으로 설정되어 있다.
우선 출력주파수(fo)를 fa에서 fb로 전환하는 경우(시각=0)를 생각한다. 단 이전의 어떤 시점에서 출력주파수(fo)가 주파수 fb로 제어되고 있다고 한다. 이와같은 경과 내지 경력을 거치는 경우 저속 시정수 회로(34) 중의 콘덴서(Cb)에는 출력주파수(fo)가 fb에서 안정되기 때문에 필요한 전하가 이미 축적되어 있다. 또한 fa에서 fb로의 전환직전의 시점에서는 스위치 Sa가 ON 상태이고, 스위치 Sb가 OFF 상태인 것으로 한다.
제어부(5a)는 출력주파수(fo)를 fa에서 fb로 전환할 때에는 우선 가변분주기(1)의 분주비(n)를 fa에 대응하는 값인 2037.5에서 fb에 대응하는 값인 2000.0으로 전환한다(제5도, 100). 이것과 동시에 제어부(5a)는 루프 필터(3a)의 스위치(Sa)를 OFF한다(100). 그렇게 하면 스위치(Sa, Sb)가 함께 OFF 상태가 되기 때문에 루프 필터(3a)의 시정수는 고속 시정수 회로(32)에 의해 정해진 시정수가 된다. 이 시정수 아래에서는 출력주파수(fo)의 인입이 고속으로 실시된다. 구체적으로는 0.6msec 정도에서 주파수 전환이 종료한다.
주파수 전환을 실시한 직후에 있어서는 루프 필터(3a)의 시정수가 고속 시정수회로(32)에 의해 결정되는 시정수이기 때문에 제4도에 도시된 바와 같이 약간의 스퓨리어스가 발생한다. 이 스퓨리어스를 억제하기 위해서 본 실시예에 있어서는 전환종료후의 소정시점, 즉 출력주파수(fo)가 fb에 충분히 안정화한 시점에서(102), 제어부(5a)가 스위치(Sb)를 ON시킨다(104). 그렇게 하면 루프 필터(3a)의 시정수는 주로 저속 시정수 회로(34)에 의해 결정되는 시정수가 된다. 이것은 저속 시정수 회로(34)를 구성하는 콘덴서(Cb)는 콘덴서(Ch)에 비해 큰 용량값을 갖고 있기 때문이다.
따라서 스위치(Sb)를 도시한 바와 같은 타이밍으로 ON시킴으로써 비교주파수(fr)의 노이즈, 더 나아가서는 출력주파수(fo)의 스퓨리어스를 억제할 수 있다. 또한 콘덴서(Cb)에는 스위치(Sb)가 ON 상태에 있는 동안에 출력주파수(fo)가 fb에서 안정되기 때문에 필요한 전하가 이미 축적된다. 따라서 상기한 바와 같이 출력주파수(fo)가 fb로 제어된 적이 있는 경우 스위치(Sb)를 제4도와 같은 타이밍으로 ON시킴으로써 출력주파수(fo)의 흔들림을 따르지 않고 상기 효과를 얻을 수 있다.
반대로 출력주파수(fo)를 주파수 fb에서 fa로 전환할 때에는(제4도의 오른쪽 및 제6도), 스위치(Sb)만이 ON인 상태에서 상기 스위치(Sb)를 OFF시키고(106), 출력주파수(fo)가 주파수 fa로 인입된 후에(108) 스위치(Sa)를 ON시키면 좋다(110).
또한 이상의 설명에 있어서 출력주파수(fo)가 주파수 fa와 fb사이에서 전환되는 예를 나타냈는데, 본 발명에 있어서의 출력주파수(fo)의 종류는 2종류로 한정되는 것은 아니다. 예를 들면 출력주파수(fo)를 3종류 설치하는 경우에는 저속 시정수회로를 3종류 설치하는 회로의 변형이 필요하게 된다. 이 변형을 실시하는 것은 본원 명세서 및 도면의 기재를 참조하면 당업자에게 있어서는 용이할 것이다.
또한 이상의 설명에 있어서는 본 발명의 PLL 신디사이저를 국부발진기로서 사용하여 국부 발진 주파수(PLL 신디사이저의 출력주파수(fo))의 전환을 실시하는 용도가 설명의 대상이 되고 있다. 이와 같은 국부 발진주파수의 전환은 송신주파수를 다른 채널의 주파수로 전환할 때나 수신주파수를 다른 채널로 전환할 때 뿐만 아니라 프레스 토크 무선기에 있어서 송신주파수에서 수신주파수로, 또는 그 반대의 전환을 실시할 때에도 실시할 수 있다.
또한 가변분주기(1)의 분주비(n)는 2037.5와 2000.0 사이에서 전환하도록 되어 있지만, 이것은 비교주파수(fr)를 400kHz로 했기 때문이다(815MHz/400kHz=2037.5, 800MHz/400kHz=2000.0). 그러나, 비교주파수(fr)의 설정은 임의이고, 따라서 가변분주기(1)의 분주비(n)의 설정도 임의이다.
e) 주파수 감시의 순서
본 발명은 또 주파수 전환에 한정되는 것은 아니다. 예를 들면 디지털 휴대전화와 같이 TDMA(Time Division Multiple Access) 통신을 실시하는 무선기에서 실행되는 주파수 감시에도 본 발명을 적용할 수 있다. 여기서 말하는 주파수 감시란 어떤 주파수 예를 들면 fb에서 통신을 실시하고 있는 도중에서 일시 다른 주파수를 수신하고, 이 주파수의 캐리어가 존재하고 있는지 여부를 확인하는 처리이다. 제7도에는 이 경우에 제어부(5a)가 실행하는 제어수순이 도시되어 있다.
이 도면에 도시된 바와 같이 제어부(5a)는 우선 가변분주기(1)의 분주비(n)를 감시대상으로 하는 주파수에 대응하는 값으로 전환한다(112). 이것과 동시에 제어부(5a)는 지금까지 통신에 사용한 주파수에 대응하는 스위치(예를 들면 Sb)를 OFF함으로써 루프 필터(3)의 시정수를 고속 시정수 회로(32)에서 결정되는 비교적 작은 시정수로 한다(112). 이 후 도시하지 않은 후단의 회로에 의한 캐리어 검출이 종료하면, 즉 소정의 감시주기가 종료하면(114), 제어부(5a)는 분주비(n)를 원래의 주파수에 대응하는 값(예를 들면 2037.5)으로 전환한다(116). 그 후 출력주파수(fo)의 안정화에 필요한 시간이 경과한 시점에서(118), 제어부(5a)는 원래의 주파수에 대응하는 스위치(예를 들면 Sb)를 ON시킨다(120).
이와 같이 하면 감시의 대상이 되는 주파수로 고속진입할 수 있다. 또한 이 주파수에 있어서는 캐리어의 검출을 실시하는 것만으로 통신은 실시되지 않는 것이기 때문에, 음성 등의 정보의 통신시에 필요하게 되는 높은 정밀도에서의 주파수 안정화는 불필요하다. 따라서 저속 시정수 회로의 투입은 불필요하다.
또한 캐리어 검출의 종료에 따라서 통화를 개시할 때에는 고속진입에 의해 주파수 조기 안정화를 달성하는 데다가 저속 시정수 회로를 투입하여 스퓨리어스를 억제하고 있다. 이와 같은 동작으로 함으로써 통화상태로의 고속 인입이 가능하게 되는 동시에 스퓨리어스를 적절하게 억제할 수 있다.
f) 제2실시예에 있어서의 루프 필터(3b)의 구성
제8도에는 본 발명의 제2실시예에 의한 PLL 신디사이저의 주요부 구성이 도 시되어 있다. 이 도면에 도시되어 있는 것은 제1도의 루프 필터(3a)를 대신하여 사용되는 루프 필터(3b)의 구성이다. 루프 필터(3a)와의 차이점은 루프 필터(3b)가 래그(lag) 리드(lead)형인 점이다. 이와 같은 구성에 의해 제4도에 도시된 제어를 실행하는 경우도 제1실시예와 동일하게 출력주파수(fo)의 고속진입이나 스퓨리어스 억제라는 효과를 얻을 수 있다.
g) 각 실시예의 효과
이상 설명한 바와 같이 각 실시예에 있어서는 루프 필터(3a, 3b)에 고속 시정수회로(32) 및 저속 시정수 회로(33, 34)를 설정하는 동시에 스위치(Sa, Sb)를 이용하여 저속 시정수 회로(33, 34)를 적절히 회로상에 삽입하고 있다. 따라서 고정밀도의 A/D 및 D/A 변환기를 이용하지 않고 주파수 감시나 출력주파수(fo)의 전환에 적합한 PLL 신디사이저를 얻을 수 있다. 즉 주파수의 전환이나 진입을 고속시정수 회로(32)를 이용하여 고속화할 수 있는 동시에 전환후에 있어서 출력주파수(fo)의 스퓨리어스를 저속 시정수 회로(33, 34)를 이용하여 적절하게 억제할 수 있다. 예를 들면, 15MHz 정도의 폭으로 출력주파수(fo)를 전환했다고 해도 정밀도 200Hz의 범위에 1msec 정도에서 출력주파수(fo)를 안정화할 수 있기 때문에 디지털 QPSK 복조를 적절하게 실행할 수 있다. 또한 PLL에 공급되는 비교주파수(fr)나 소수점분주의 슬립주파수에 의한 주파수 스퓨리어스가 적절하게 억제된다. 그 결과 프레스 토크 무선기나 디지털 셀룰러 전화기, 디지털 무선전화기 등에 적합한 동시에 소형이고 저가의 PLL 신디사이저를 얻을 수 있다.
또한 이상의 각 실시예에 있어서는 고속 시정수 회로(32), 저속 시정수 회로(33, 34)를 구성하는 저항의 일부를 저항(R)으로서 겸용하고 있다. 이것에 의해 장치 구성이 비교적 간소하게 된다.
Claims (8)
- 공급되는 제어전압의 값에 따른 출력주파수에서 발진하여 출력주파수를 생성하는 발진수단, 요구되는 출력주파수의 값에 따라 출력주파수를 분주하는 분주수단, 분주된 출력주파수를 출력주파수의 기준으로 되는 비교주파수에 의해 위상검파 하여 상기 제어전압을 생성하는 검파수단 및 검파수단이 생성한 제어전압을 여파하여 발진수단에 공급함으로써 출력주파수를 안정화하는 루프 필터로 구성되고, 상기 루프 필터는 검파수단과 발진수단 사이에 상시 삽입되고, 요구되는 출력주파수가 변화한 경우에 발진수단에 의해 생성되는 출력주파수가 새로운 출력주파수로 고속인입되도록 설정되는 소정의 제1시정수를 갖는 고속 시정수 회로, 검파수단과 발진수단 사이에 삽입가능하게 설치되고, 비교주파수의 오차 또는 분주수단의 분주오차에 기인하여 발생하는 출력주파수의 스퓨리어스가 검파수단과 발진수단 사이에 저속시정수회로를 삽입함으로써 억제되도록 설정되는 소정의 제2시정수를 갖는 저속 시정수 회로 및 상기 저속 시정수 회로를 통한 검파수단과 발진수단 사이의 신호경로를 필요에 따라서 생성, 차단 및 재생성하는 스위치 수단을 구비하고, 상기 저속 시정수 회로는 콘덴서를 포함하고 이 콘덴서는 상기 저속 시정수 회로가 사용되지 않을 때에도 저속 시정수 회로에 대응하는 출력주파수에 관한 정보를 전하의 형태로 유지하며, 요구되는 출력주파수의 전환을 실시하는 경우에 출력주파수가 안정될 때까지 상기 루프 필터에서의 삽입이 지연되는 것을 특징으로 하는 PLL 신디사이저.
- 제1항에 있어서, 출력주파수가 복수종류 준비되어 있고, 저속 시정수 회로 및 스위치수단이 출력주파수의 종류에 대응하여 복수개 병렬로 설치되고, 상기 복수종류의 출력주파수가 적어도 제1 및 제2주파수를 포함하고, 신디사이저가 분주수단 및 스위치수단을 소정의 순서로 제어하는 제어수단을 구비하고, 상기 제어수단은 분주수단을 제어함으로써 출력주파수를 제1주파수에서 제2주파수로 전환하는 수단, 제1주파수에서 제2주파수로 출력주파수를 전환할 때, 제1주파수에 대응하는 스위치수단을 제어함으로써 제1주파수에 대응하는 저속 시정수 회로를 통한 검파수단과 발진수단 사이의 신호경로를 차단하고, 제1주파수에 대응하는 전하를 상기 저속 시정수 회로 중의 콘덴서에 의해 유지시키는 수단 및 출력주파수가 제2주파수로 인입된 후에 제2주파수에 대응하는 스위치 수단을 제어함으로써 제2주파수에 대응하는 저속 시정수 회로를 통한 검파수단과 발진수단 사이의 신호경로를 생성하는 수단, 그리고 분주수단을 제어함으로써 출력주파수를 제2주파수에서 제1주파수로 전환하는 수단, 제2주파수에서 제1주파수로 출력주파수를 전환할 때, 제2주파수에 대응하는 스위치 수단을 제어함으로써 제2주파수에 대응하는 저속 시정수 회로를 통한 검파수단과 발진수단 사이의 신호경로를 차단하고, 제2주파수에 대응하는 전하를 상기 저속 시정수 회로 중의 콘덴서에 의해 유지시키는 수단 및 출력주파수가 제1주파수로 인입된 후에 제1주파수에 대응하는 스위치 수단을 제어함으로써 제1주파수에 대응하는 저속 시정수 회로를 통한 검파수단과 발진수단 사이의 신호경로를 재생성하는 수단을 구비하는 것을 특징으로 하는 PLL 신디사이저.
- 제1항에 있어서, 분주수단 및 스위치 수단을 소정의 순서로 제어하는 제어수단을 또한 구비하고, 상기 제어수단은 출력주파수를 상용주파수에서 일시사응주파수로 일시적으로 전환하는 경우에 분주수단의 분주비를 일시사용 주파수에 대응하는 값으로 전환하는 수단, 출력주파수를 상용주파수에서 일시사용 주파수로 일시적으로 전환하는 경우에 스위치수단의 제어에 의해 루프 필터의 시정수를 작은 값으로 전환하고, 상용주파수에 대응하고 스퓨리어스 억제에 적합한 값의 전하를 스위치수단의 제어에 의해 분리된 저속 시정수 회로 중의 콘덴서에 의해 유지시키는 수단, 출력주파수를 상용주파수로 복귀시키는 경우에 분주수단의 분주비를 상용주파수에 대응하는 값으로 전환하는 수단 및 출력주파수가 상용주파수로 복귀한 후에 스위치 수단의 제어에 의해 루프 필터의 시정수를 상용주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값으로 전환하는 수단을 구비하는 것을 특징으로 하는 PLL 신디사이저.
- 제1항에 있어서, 출력주파수가 복수종류 준비되어 있으며, 저속 시정수 회로 및 스위치 수단이 출력주측수의 종류에 대응하여 복수개 병렬로 설치되고, 복수의 저속 시정수 회로가 각각 직렬 접속된 저항 및 콘덴서를 포함하며, 다른 저속 시정수 회로를 구성하는 저항의 적어도 일부가 동일의 저항에 의해 겸용 구성되는 것을 특징으로 하는 PLL 신디사이저.
- 공급되는 제어전압의 값에 대응하는 출력주파수로 발진하여 출력주파수를 생성하는 발진수단, 요구되는 출력주파수의 값에 따라 출력주파수를 분주하는 분주수단, 분주된 출력주파수를 출력주파수의 기준이 되는 비교주파수에 의해 위상검파하여 상기 제어전압을 생성하는 검파수단 및 검파수단이 생성한 제어전압을 여파하여 발진수단에 공급함으로써 출력주파수를 안정화하는 루프필터를 구비하는 PLL 신디사이저의 제어장치에 있어서, 제1주파수에서 제2주파수로 출력주파수의 전환을 실시하는 경우에 분주수단의 분주비를 제2주파수에 대응하는 값으로 전환하는 수단, 제1주파수에서 제2주파수로 출력주파수의 전환을 실시하는 경우에 루프 필터의 시정수를 제1주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값에서 고속 인입에 적합한 값으로 전환하는 수단 및 출력주파수가 제2주파수로 인입된 후에 루프 필터의 시정수를 고속 인입에 적합한 값에서 제2주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값으로 전환하는 수단, 그리고 제2주파수에서 제1주파수로 출력주파수의 재전환을 실시하는 경우에 분주수단의 분주비를 제1주파수에 대응하는 값으로 전환하는 수단, 제2주파수에서 제1주파수로 출력주파수의 전환을 실시하는 경우에 루프필터의 시정수를 제2주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값에서 고속 인입에 적합한 값으로 전환하는 수단 및 출력주파수가 제1주파수로 인입된 후에 루프필터의 시정수를 고속 인입에 적합한 값에서 제1주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값으로 전환하는 수단을 구비하고, 상기 루프필터에 있어서 저속 시정수 회로의 콘덴서는 저속 시정수 회로가 사용되지 않을 때에도 저속 시정수 회로에 대응하는 출력주파수에 관한 정보를 전하의 형태로 보존하는 것을 특징으로 하는 제어장치.
- 공급되는 제어전압의 값에 대응하는 출력주파수로 발진하여 출력주파수를 생성하는 발진수단, 요구되는 출력주파수의 값에 따라 출력주파수를 분주하는 분주수단, 분주된 출력주파수를 출력주파수의 기준이 되는 비교주파수에 의해 위상검파하여 상기 제어전압을 생성하는 검파수단 및 검파수단이 생성한 제어전압을 여파하여 발진수단에 공급함으로써 출력주파수를 안정화하는 루프필터를 구비하는 PLL 신디사이저의 제어장치에 있어서, 출력주파수를 상용주파수에서 일시사용 주파수로 일시적으로 전환하는 경우에 분주수단의 분주비를 일시사용 주파수에 대응하는 값으로 전환하는 수단, 출력주파수를 상용 주파수에서 일시사용 주파수로 일시적으로 전환하는 경우에 루프 필터의 시정수를 작은 값으로 전환하는 수단, 출력주파수를 상용 주파수에 복귀시키는 경우에 분주수단의 분주비를 상용주파수에 대응하는 값으로 전환하는 수단 및 출력주파수가 상용주파수에 복귀한 후에 루프 필터의 시정수를 상용주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값으로 전환하는 수단을 구비하고, 상기 루프필터에 있어서 저속 시정수 회로의 콘덴서는 저속 시정수 회로가 사용되지 않을 때에도 저속 시정수 회로에 대응하는 출력주파수에 관한 정보를 전하의 형태로 보존하는 것을 특징으로 하는 제어장치.
- 공급되는 제어전압의 값에 대응하는 출력주파수로 발진하여 출력주파수를 생성하는 발진수단, 요구되는 출력주파수의 값에 따라 출력주파수를 분주하는 분주수단, 분주된 출력주파수를 출력주파수의 기준이 되는 비교주파수에 의해 위상검파하여 상기 제어전압을 생성하는 검파수단 및 검파수단이 생성한 제어전압을 여파하여 발진수단에 공급함으로써 출력주파수를 안정화하는 루프필터를 구비하는 PLL 신디사이저의 제어방법에 있어서, 제1주파수에서 제2주파수로 출력주파수의 전환을 실시하는 경우에 분주수단의 분주비를 제2주파수에 대응하는 값으로 전환하는 단계, 제1주파수에서 제2주파수로 출력주파수의 전환을 실시하는 경우에 루프 필터의 시정수를 제1주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값에서 고속 인입에 적합한 값으로 전환하는 단계 및 출력주파수가 제2주파수로 인입된 후에 루프 필터의 시정수를 고속 인입에 적합한 값에서 제2주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값으로 전환하는 단계, 그리고 제2주파수에서 제1주파수로 출력주파수의 재전환을 실시하는 경우에 분주수단의 분주비를 제1주파수에 대응하는 값으로 전환하는 단계, 제2주파수에서 제1주파수로 출력주파수의 전환을 실시하는 경우에 루프필터의 시정수를 제2주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값에서 고속 인입에 적합한 값으로 전환하는 단계 및 출력주파수가 제1주파수로 인입된 후에 루프필터의 시정수를 고속 인입에 적합한 값에서 제1주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값으로 전환하는 단계로 구성되고, 상기 루프필터에 있어서 저속 시정수 회로의 콘덴서는 저속 시정수 회로가 사용되지 않을 때에도 저속 시정수 회로에 대응하는 출력주파수에 관한 정보를 전하의 형태로 보존하는 것을 특징으로 하는 제어방법.
- 공급되는 제어전압의 값에 대응하는 출력주파수로 발진하여 출력주파수를 생성하는 발진수단, 요구되는 출력주파수의 값에 따라 출력주파수를 분주하는 분주수단, 분주된 출력주파수를 출력주파수의 기준이 되는 비교주파수에 의해 위상검파하여 상기 제어전압을 생성하는 검파수단 및 검파수단이 생성한 제어전압을 여파하여 발진수단에 공급함으로써 출력주파수를 안정화하는 루프필터를 구비하는 PLL 신디사이저의 제어방법에 있어서, 출력주파수를 상용주파수에서 일시사용 주파수로 일시적으로 전환하는 경우에 분주수단의 분주비를 일시사용 주파수에 대응하는 값으로 전환하는 단계, 출력주파수를 상용주파수에서 일시사용 주파수로 일시적으로 전환하는 경우에 루프 필터의 시정수를 작은 값으로 전환하는 단계, 출력주파수를 상용주파수에 복귀시키는 경우에 분주수단의 분주비를 상용주파수에 대응하는 값으로 전환하는 단계 및 출력주파수가 상용주파수로 복귀한 후에 루프 필터의 시정수를 상용주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값으로 전환하는 단계로 구성되고, 상기 루프필터에 있어서 저속 시정수 회로의 콘덴서는 저속 시정수 회로가 사용되지 않을 때에도 저속 시정수 회로에 대응하는 출력주파수에 관한 정보를 전하의 형태로 보존하는 것을 특징으로 하는 제어방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6004180A JP2875472B2 (ja) | 1994-01-19 | 1994-01-19 | Ｐｌｌシンセサイザ及びその制御方法 |
| JP94-4180 | 1994-01-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950035096A KR950035096A (ko) | 1995-12-30 |
| KR100306671B1 true KR100306671B1 (ko) | 2001-12-01 |
Family
ID=11577519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950000713A KR100306671B1 (ko) | 1994-01-19 | 1995-01-18 | Pll신디사이저및그제어방법 |
Country Status (8)
| Country | Link |
|---|---|
| EP (1) | EP0664617B1 (ko) |
| JP (2) | JP2875472B2 (ko) |
| KR (1) | KR100306671B1 (ko) |
| CN (1) | CN1057882C (ko) |
| CA (1) | CA2139904C (ko) |
| DE (1) | DE69500892T2 (ko) |
| NO (1) | NO950174L (ko) |
| TW (1) | TW317399U (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100738345B1 (ko) | 2005-12-14 | 2007-07-12 | 주식회사 대우일렉트로닉스 | 클럭 발생 장치 및 방법 |
| KR100891475B1 (ko) | 2002-05-20 | 2009-04-02 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 주파수 신디사이저 회로 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0782271B1 (en) * | 1995-12-28 | 2002-03-13 | Thomson Consumer Electronics, Inc. | Phase locked loop with controllable response time |
| US5802450A (en) * | 1996-04-19 | 1998-09-01 | Ericsson Inc. | Transmit sequencing |
| JPH10233816A (ja) | 1997-02-21 | 1998-09-02 | Sharp Corp | デジタル衛星受信機 |
| JP4138264B2 (ja) * | 2001-03-16 | 2008-08-27 | 富士通株式会社 | Ｐｌｌ周波数シンセサイザ |
| GB2393863B (en) * | 2001-09-14 | 2004-09-15 | Nec Corp | PLL synthesizer in a cellular phone |
| US6819197B2 (en) * | 2002-01-29 | 2004-11-16 | Qualcomm Incorporated | Multiple bandwidth phase lock filters for multimode radios |
| CN100349378C (zh) * | 2002-04-19 | 2007-11-14 | 陈为怀 | 网同步可集成从时钟锁相环 |
| FR2855341B1 (fr) * | 2003-05-22 | 2005-08-05 | Eads Telecom | Circuit de commande de decalage en tension pour pll |
| JP4730153B2 (ja) * | 2006-03-15 | 2011-07-20 | 株式会社デンソー | フィルタ回路 |
| CN100465593C (zh) * | 2006-06-06 | 2009-03-04 | 北京航空航天大学 | 电阻拾振式硅微机械谐振传感器的锁相闭环系统 |
| US20080007365A1 (en) * | 2006-06-15 | 2008-01-10 | Jeff Venuti | Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer |
| US7672645B2 (en) | 2006-06-15 | 2010-03-02 | Bitwave Semiconductor, Inc. | Programmable transmitter architecture for non-constant and constant envelope modulation |
| WO2009101897A1 (ja) * | 2008-02-12 | 2009-08-20 | Nec Corporation | クロック・データ再生回路 |
| US8791732B2 (en) | 2011-05-09 | 2014-07-29 | Mediatek Inc. | Phase locked loop |
| CN105099444B (zh) * | 2014-04-29 | 2018-05-25 | 龙芯中科技术有限公司 | 环路滤波方法、环路滤波器及锁相环 |
| RU2680751C1 (ru) * | 2017-12-22 | 2019-02-26 | Акционерное общество "Концерн "Созвездие" | Петлевой фильтр с коммутацией полосы пропускания системы ФАПЧ синтезатора частоты (варианты) |
| CN110190846B (zh) * | 2019-04-15 | 2023-05-23 | 合肥酷芯微电子有限公司 | 锁相环防频率过冲电路 |
| JP7276207B2 (ja) * | 2020-03-10 | 2023-05-18 | 株式会社デンソー | 温度検出装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3729688A (en) * | 1971-12-15 | 1973-04-24 | Motorola Inc | Oscillator with switchable filter control voltage input for rapidly switching to discrete frequency outputs |
| US4745371A (en) * | 1985-08-02 | 1988-05-17 | Libera Developments Limited | Phase-locked digital synthesizer |
| US4752749A (en) * | 1986-12-22 | 1988-06-21 | Rockwell International Corporation | Fast response tuner |
| US4937536A (en) * | 1988-08-19 | 1990-06-26 | Hughes Aircraft Company | Fast settling phase lock loop |
| JP2798142B2 (ja) * | 1990-06-15 | 1998-09-17 | 三菱電機株式会社 | 周波数シンセサイザ |
| IT1271932B (it) * | 1993-02-09 | 1997-06-10 | Italtel Spa | Sintetizzatore di frequenza pll specialmente per sistemi frequency- hopping con modulazione diretta di frequenza |
-
1994
- 1994-01-19 JP JP6004180A patent/JP2875472B2/ja not_active Expired - Fee Related
- 1994-08-30 TW TW086200485U patent/TW317399U/zh unknown
-
1995
- 1995-01-10 CA CA002139904A patent/CA2139904C/en not_active Expired - Fee Related
- 1995-01-13 DE DE69500892T patent/DE69500892T2/de not_active Expired - Fee Related
- 1995-01-13 EP EP95300232A patent/EP0664617B1/en not_active Expired - Lifetime
- 1995-01-17 NO NO950174A patent/NO950174L/no unknown
- 1995-01-18 KR KR1019950000713A patent/KR100306671B1/ko not_active IP Right Cessation
- 1995-01-19 CN CN95100247A patent/CN1057882C/zh not_active Expired - Fee Related
-
1998
- 1998-10-16 JP JP10294341A patent/JPH11191735A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100891475B1 (ko) | 2002-05-20 | 2009-04-02 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 주파수 신디사이저 회로 |
| KR100738345B1 (ko) | 2005-12-14 | 2007-07-12 | 주식회사 대우일렉트로닉스 | 클럭 발생 장치 및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0664617A3 (en) | 1996-02-14 |
| NO950174D0 (no) | 1995-01-17 |
| EP0664617A2 (en) | 1995-07-26 |
| CA2139904C (en) | 1999-11-02 |
| CA2139904A1 (en) | 1995-07-20 |
| NO950174L (no) | 1995-07-20 |
| CN1115522A (zh) | 1996-01-24 |
| JP2875472B2 (ja) | 1999-03-31 |
| KR950035096A (ko) | 1995-12-30 |
| CN1057882C (zh) | 2000-10-25 |
| JPH07212228A (ja) | 1995-08-11 |
| TW317399U (en) | 1997-10-01 |
| DE69500892D1 (de) | 1997-11-27 |
| DE69500892T2 (de) | 1998-02-12 |
| JPH11191735A (ja) | 1999-07-13 |
| EP0664617B1 (en) | 1997-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100306671B1 (ko) | Pll신디사이저및그제어방법 | |
| KR100197360B1 (ko) | 위상 동기 루프의 루프 대역폭을 제어하는 장치 및 방법 | |
| KR0178619B1 (ko) | 위상 고정 방식 주파수 합성기를 무선 주파수의 채널 간격에 따라 동작시키는 장치 및 방법 | |
| JPS61157028A (ja) | 周波数シンセサイザ | |
| EP1246369B1 (en) | Mode switching method for PLL circuit and mode control circuit for PLL circuit | |
| EP1442523A2 (en) | A communication semiconductor integrated circuit device and a wireless communication system | |
| US7289542B2 (en) | Method for operating a PLL frequency synthesis circuit | |
| JP2003087116A (ja) | Ｐｌｌシンセサイザ | |
| JP2842847B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| EP1271787B1 (en) | Method and device for improving lock-in of a frequency synthesizer by reducing cycle slips | |
| KR20010052048A (ko) | 차세대 이동통신단말기에 적용되는 위상동기루프의 주파수락업 시간 단축 및 위상잡음 최소화 루프 필터 장치 | |
| US20040023625A1 (en) | Frequency synthesizer and a method for synthesizing a frequency | |
| JP3203119B2 (ja) | 周波数シンセサイザ回路 | |
| US7825738B2 (en) | Method and system for implementing a low power, high performance fractional-N PLL | |
| JP2005101956A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH06338793A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| KR19980026771A (ko) | 급속 동기 위상 동기 루프 회로 | |
| JPH0758636A (ja) | 周波数シンセサイザ | |
| JPH0818448A (ja) | 位相同期式周波数シンセサイザ用制御回路 | |
| JPH11205137A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JP2002353837A (ja) | 受信装置 | |
| JPH09284132A (ja) | Ｐｌｌ回路 | |
| JP2003324365A (ja) | 高周波受信用集積回路およびそれを備えた高周波受信装置 | |
| KR20010048006A (ko) | 다중모드 통신단말기의 마스터 클럭 발생장치 및 방법 | |
| CN106549663A (zh) | 频踪快速锁定的方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990805 Effective date: 20000725 |
|
| S901 | Examination by remand of revocation | ||
| E902 | Notification of reason for refusal | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |