KR20010048006A - 다중모드 통신단말기의 마스터 클럭 발생장치 및 방법 - Google Patents

다중모드 통신단말기의 마스터 클럭 발생장치 및 방법 Download PDF

Info

Publication number
KR20010048006A
KR20010048006A KR1019990052466A KR19990052466A KR20010048006A KR 20010048006 A KR20010048006 A KR 20010048006A KR 1019990052466 A KR1019990052466 A KR 1019990052466A KR 19990052466 A KR19990052466 A KR 19990052466A KR 20010048006 A KR20010048006 A KR 20010048006A
Authority
KR
South Korea
Prior art keywords
frequency
pll
master clock
cdma2000
reference frequency
Prior art date
Application number
KR1019990052466A
Other languages
English (en)
Inventor
이우용
정용성
정수훈
이재민
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990052466A priority Critical patent/KR20010048006A/ko
Publication of KR20010048006A publication Critical patent/KR20010048006A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Transceivers (AREA)

Abstract

복수의 마스터 클럭을 필요로 하는 다중모드 통신단말기에서 각 모드에 필요한 주파수를 생성하기 위한 마스터 클럭을 발생하는 장치 및 방법이 개시되어 있다. 이러한 본 발명의 마스터 클럭 발생장치는 기준주파수 발생기를 구비한다. 상기 기준주파수 발생기는 자동주파수제어(AFC)신호에 따라 기준주파수를 발생한다. 위상동기루프(PLL)는 제공되는 위상동기루프(PLL) 데이터에 의해 결정되는 주파수를 상기 기준주파수를 기준으로 하여 발진한다. 가변 주파수 발진기는 상기 PLL에 의해 발진된 주파수의 범위를 가변시켜 가변된 범위의 주파수를 발진한다. 주파수 합성기는 상기 가변 주파수를 입력하여 칩레이트에 따른 마스터 클럭으로 발생한다. 일예로, 상기 기준주파수 발생기는, WCDMA, UMTS, CDMA2000 1X 및 CDMA2000 3X 방식중 적어도 2가지 이상의 방식을 지원하기 위한 기준주파수를 발생할 수 있다. 다른 예로, 상기 기준주파수 발생기는, WCDMA, UMTS, GSM, CDMA2000 1X 및 CDMA2000 3X 방식중 적어도 2가지 이상의 방식을 지원하기 위한 기준주파수를 발생할 수 있다. 또 다른 예로, 상기 기준주파수 발생기는, WCDMA, UMTS, PDC, CDMA2000 1X 및 CDMA2000 3X 방식중 적어도 2가지 이상의 방식을 지원하기 위한 기준주파수를 발생할 수 있다.

Description

다중모드 통신단말기의 마스터 클럭 발생장치 및 방법 {MASTER CLOCK GENERATING APPARATUS AND METHOD THEREFORE IN MULTI-MODE COMMUNICATION HANDSET}
본 발명은 다중모드 통신단말기에 관한 것으로, 특히 각 모드에 필요한 주파수를 생성하기 위한 마스터 클럭을 발생하는 장치 및 방법에 관한 것이다.
전형적인 통신단말기는 단일모드만을 지원하는 형태이었으며, 내부적으로는 해당하는 모드의 동작 주파수를 결정하기 위해 하나의 마스터 클럭(Master Clock)을 발생시켜 사용하고 있다. 마스터 클럭의 발생에는 하나의 기준주파수 발생기(VCTCXO: Voltage Controlled Crystal Oscillator)와, 하나의 마스터 클럭 주파수 합성기(Master Clock Frequency Synthesizer)가 이용되고 있다.
한편, 통신단말기는 단일모드에서 2가지 이상의 모드를 지원하는 형태로 발전하고 있는 추세에 있다. 일예로, CDMA(Code Division Multiple Access) 셀룰러(Cellular) 대역(Band)과, PCS (Personal Communication Services) 대역을 지원하는 이중모드 통신단말기가 이미 연구된 바 있다. 그러나 이러한 이중모드 통신단말기의 경우에도 대역폭(Bandwidth)이 동일하기 때문에 마스터 클럭 역시 하나만을 사용하고 있다. 도 1은 CDMA 셀룰러 대역과 PCS 대역을 동시에 지원하는 이중모드 통신단말기의 마스터 클럭 발생장치의 구성을 보여주는 도면이다. 상기 도 1에 도시된 바와 같이, 하나의 마스터 클럭을 위하여 하나의 VCTCXO 101과, 주파수 합성기(Frequency Synthesizer) 102가 포함된다. 이때 주파수 합성기 102는 칩수×8의 마스터 클럭(Chip×8 Master Clock)을 발생하며, 512/1025 주파수 분주기로 구현될 수 있다. 즉, 종래 기술에 따른 마스터 클럭 발생장치는 기준주파수로부터 하나의 마스터 클럭만을 발생시키고 있다.
이와 달리, IMT(International Mobile Telecommunication)2000 규격에 따른 차세대 통신단말기는 서비스 지역과 서비스 업체에 따라 데이터의 칩 레이트(chip rate)가 다르기 때문에 2가지 이상의 다중모드(Multi-Mode)를 지원하는 형태로 연구될 필요가 있다. 예를 들어, 차세대 통신단말기는 기존의 PDC(Personal Digital Cellular)방식과 일본형 WCDMA(Wide band CDMA)방식의 이중모드와, GSM(Global System for Mobile communication)방식과 유럽형 WCDMA(UMTS: Universal Mobile Telecommunication System)방식의 이중모드를 지원하여야 하는 경우를 고려하여야 한다. 뿐만 아니라 IMT2000 서비스에는 1.2288Mcps(CDMA2000 1X), 3.6864Mcps (1.2288Mcps×3, CDMA2000 3X), 3.84 Mcps(CDMA2000 3X), 4.096Mcps(UMTS, 일본형 WCDMA) 등이 사용되므로, 차세대 통신단말기는 이러한 칩 레이트들을 동시에 지원할 수 있도록 설계될 필요가 있다.
이러한 필요가 있음에도 불구하고, 도 1에 도시된 바와 같은 종래 기술에 따른 장치를 이용하게 되면, 여러개의 마스터 클럭 각각에 대한 기준주파수 발생기가 구비되어야 한다. 따라서 통신단말기의 하드웨어적인 구성 측면에서 크기가 커지고, 또한 가격도 상승한다는 단점이 있다. 이러한 단점은 보다 나은 서비스를 위해 제안된 IMT2000과 같은 차세대 통신단말기의 경쟁력을 기존의 상용 통신단말기에 비해 저하시키는 것이다.
따라서 본 발명의 목적은 차세대 통신단말기의 하드웨어적인 크기를 줄일 수 있는 마스터 클럭 발생장치 및 방법을 제공함에 있다.
본 발명의 다른 목적은 차세대 통신단말기를 저렴한 가격으로 구현할 수 있는 마스터 클럭 발생장치 및 방법을 제공함에 있다.
본 발명의 또 다른 목적은 차세대 통신단말기가 기존의 상용 통신단말기에 비해 경쟁력을 가질 수 있도록 하는 마스터 클럭 발생장치 및 방법을 제공함에 있다.
이러한 목적들을 달성하기 위한 본 발명은 복수의 마스터 클럭을 필요로 하는 통신단말기의 마스터 클럭 발생장치를 향한 것으로, 기준주파수 발생기는 자동주파수제어(AFC)신호에 따라 기준주파수를 발생한다. 위상동기루프(PLL)는 제공되는 위상동기루프(PLL) 데이터에 의해 결정되는 주파수를 상기 기준주파수를 기준으로 하여 발진한다. 가변 주파수 발진기는 상기 PLL에 의해 발진된 주파수의 범위를 가변시켜 가변된 범위의 주파수를 발진한다. 주파수 합성기는 상기 가변 주파수를 입력하여 칩레이트에 따른 마스터 클럭으로 발생한다.
일예로, 상기 기준주파수 발생기는, WCDMA, UMTS, CDMA2000 1X 및 CDMA2000 3X 방식중 적어도 2가지 이상의 방식을 지원하기 위한 기준주파수를 발생할 수 있다.
다른 예로, 상기 기준주파수 발생기는, WCDMA, UMTS, GSM, CDMA2000 1X 및 CDMA2000 3X 방식중 적어도 2가지 이상의 방식을 지원하기 위한 기준주파수를 발생할 수 있다.
또 다른 예로, 상기 기준주파수 발생기는, WCDMA, UMTS, PDC, CDMA2000 1X 및 CDMA2000 3X 방식중 적어도 2가지 이상의 방식을 지원하기 위한 기준주파수를 발생할 수 있다.
도 1은 종래 기술에 따른 마스터 클럭 발생장치의 구성도.
도 2는 본 발명의 일 실시 예에 따른 마스터 클럭 발생장치의 구성도.
도 3은 본 발명의 다른 실시 예에 따른 마스터 클럭 발생장치의 구성도.
도 4는 본 발명의 또 다른 실시 예에 따른 마스터 클럭 발생장치의 구성도.
도 5는 도 2 내지 도 4에 도시된 탱크회로의 구현 예에 따른 구성도.
이하 본 발명의 바람직한 실시예의 상세한 설명이 첨부된 도면들을 참조하여 설명될 것이다. 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의 내려진 용어들로서 이는 사용자 또는 칩 설계자의 의도 또는 관례 등에 따라 달라질 수 있으므로, 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명에 따른 마스터 클럭 발생장치는 하나의 기준주파수 발생기와, 주파수 합성기를 포함하여 이루어지면서도, 복수의 마스터 클럭을 제공할 수 있도록 한 것이다. 이러한 본 발명에 따른 마스터 클럭 발생장치는 도 2, 도 3 및 도 4에 도시된 바와 같이 구현될 수 있으며, IMT2000 규격에 따른 서비스를 위한 다중모드 마스터 클럭을 제공할 수 있다.
상기 도 2 내지 도 4를 참조하면, 다중모드 마스터 클럭 주파수 발생기는 기준주파수 발생기(VCTCXO: Voltage Controlled Crystal Oscillator)와, 위상동기루프(PLL: Phase Locked Loop)와, 탱크(Tank)회로와, 전압제어발진기(VCO: Voltage Controlled Oscillator)를 포함하여 이루어진다. 상기 기준주파수 발생기는 자동주파수제어(AFC: Automatic Frequency Control) 신호에 따라 기준주파수를 발생한다. 상기 PLL은 PLL클럭(Clock), PLL데이터(Data), PLL인에이블(Enable)신호를 입력받으며, 상기 PLL 데이터에 의해 결정되는 주파수를 상기 기준주파수 발생기에 의해 발생된 기준주파수를 기준으로 하여 발진한다. 상기 탱크회로는 상기 PLL에 의해 발진된 주파수의 범위를 가변시키기 위해 전압을 제어한다. 상기 VCO는 상기 탱크회로에 의해 가변된 범위의 주파수를 발진하여 이 주파수를 마스터 클럭의 발생을 위해 출력한다. 이때 VCO는 59.04MHz(3.6864MHz×8×1025/512), 61.5MHz (3.84MHz×8×1025/512), 65.6MHz(4.096MHz×8×1025/512)의 모든 마스터 클럭 주파수 범위에서 발진이 가능하다. 여기서 3.6864 및 3.84는 IMT2000 서비스중 CDMA2000 3X에 따른 칩 레이트를 의미하고, 4.096은 UMTS와 WCDMA에 따른 칩 레이트를 의미한다.
도 2는 본 발명의 일 실시 예에 따른 마스터 클럭 발생장치의 구성을 보여주는 도면이다.
상기 도 2를 참조하면, 본 발명의 일 실시 예에 따른 마스터 클럭 발생장치는 기준주파수 발생기(VCTCXO) 201, PLL 202, 탱크회로 203, VCO 204로 이루어지는 다중모드 마스터 클럭 주파수 발생기 200을 포함한다. 상기 기준주파수 발생기 201은 제어부로서의 역할을 하는 모뎀 206으로부터의 AFC 제어신호에 따라 19.68MHz의 기준주파수를 발생한다. 상기 AFC 제어신호는 Chip ×8 주파수가 정확하게 유지되도록 제어하는 신호이다. 이렇게 발생된 기준주파수는 IMT2000 규격 통신단말기의 고주파/중간주파(RF/IF: Radio Frequency/Intermediate Frequency) 주파수 합성기로 제공된다. 구체적으로 말하면, 상기 발생된 기준주파수는 WCDMA, UMTS, CDAM 1X, CDMA 3X 방식의 통신단말기의 RF/IF 주파수 합성기로 제공된다.
상기 PLL 202는 상기 모뎀 206으로부터 PLL 인에이블신호가 인가되는 경우 인에이블되며, 상기 모뎀 206으로부터 제공되는 PLL 데이터에 의해 결정되는 주파수를 상기 기준주파수를 기준으로 하여 발진한다. 이때 PLL 202의 발진 동작을 위해 상기 모뎀 206은 PLL 클럭을 상기 PLL 202로 또한 제공한다. 탱크회로 203은 후술될 도 5에 도시된 바와 같이 구성되어 상기 PLL 202에 의해 발진된 주파수의 범위를 가변시켜 가변된 범위의 주파수를 발진한다. 이때 탱크회로 203은 상기 PLL 202에 의해 발진된 주파수를 20% 범위내에서 가변시킨다. 예를 들면, 상기 탱크회로 203은 63MHz를 중심으로 +/-6MHz 범위내에서 가변시켜 57MHz∼69MHz의 가변 범위를 가지는 주파수가 출력되도록 전압을 제어한다. 상기 VCO 204는 상기 탱크회로 203으로부터 출력되는 전압에 따라 59.04MHz(3.6864MHz ×8 ×1025/512), 61.5MHz(3.84MHz ×8 ×1025/512), 65.6MHz(4.096MHz ×8 ×1025/512)의 모든 마스터 클럭 주파수 범위내에서 발진이 가능한다.
주파수 합성기 205는 상기 VCO 204로부터의 출력 주파수를 입력하여 칩 레이트에 따른 마스터 클럭(Master Clock)을 발생한다. 이때 주파수 합성기 205는 칩수 ×8 (Chip ×8)의 마스터 클럭을 출력하는 것으로, 512/1025 분주기로 구현될 수 있다. 상기 주파수 합성기 205에 의해 발생된 마스터 클럭은 아날로그/디지털변환기(ADC: Analog-to-Digital Converter) 207,208의 클럭 주파수로 제공되고, 또한 모뎀 206으로 제공되어 모뎀 내부의 신호 처리를 위한 클럭 주파수로 사용되고, 디지털/아날로그변환기(DAC: Digital-to-Analog Converter) 209,210의 클럭 주파수를 제공하기 위한 기준 주파수로 사용된다.
위에서 설명한 바와 같은 마스터 클럭 발생장치는 IMT2000 서비스중 CDMA2000 1X (1.2288Mcps), CDMA2000 3X (3.6864Mcps=1.2288Mcps ×3, 3.84Mcps), UMTS와 WCDMA(4.096Mcps)의 칩 레이트를 동시에 지원할 수 있는 마스터 클럭 주파수를 발생한다. 즉, 본 발명이 일 실시 예에 따른 마스터 클럭 발생장치는 WCDMA, UMTS, CDMA2000 1X, CDMA2000 3X 방식중 2가지, 3가지 또는 4가지 방식의 모드를 지원하기 위한 마스터 클럭 주파수의 발생을 가능하게 한다. 또한 상기 마스터 클럭 발생장치는 RF/IF 주파수 합성기의 기준주파수로 사용될 기준주파수를 발생한다. 이때 기준주파수는 19.68MHz를 사용하여 59.04MHz, 61.5MHz, 65.6MHz의 주파수를 선정할 수 있는 PLL의 비교주파수는 충분히 존재한다. 상기 19.68MHz의 기준주파수는 현재 CDMA와 PCS에서 사용하고 있는 주파수이다.
도 3은 본 발명의 다른 실시 예에 따른 마스터 클럭 발생장치의 구성을 보여주는 도면이다.
상기 도 3을 참조하면, 본 발명의 다른 실시 예에 따른 마스터 클럭 발생장치는 기준주파수 발생기(VCTCXO) 301, PLL 302, 탱크회로 303, VCO 304로 이루어지는 다중모드 마스터 클럭 주파수 발생기 300을 포함한다. 상기 기준주파수 발생기 301은 제어부로서의 역할을 하는 모뎀 306으로부터의 AFC 제어신호에 따라 13MHz의 기준주파수를 발생한다. 상기 AFC 제어신호는 Chip ×8 주파수가 정확하게 유지되도록 제어하는 신호이다. 이렇게 발생된 기준주파수는 IMT2000 규격 통신단말기의 고주파/중간주파(RF/IF: Radio Frequency/Intermediate Frequency) 주파수 합성기, GSM 주파수 합성기/GSM 마스터 클럭 발생기로 제공된다.
상기 PLL 302는 상기 모뎀 306으로부터 PLL 인에이블신호가 인가되는 경우 인에이블되며, 상기 모뎀 306으로부터 제공되는 PLL 데이터에 의해 결정되는 주파수를 상기 기준주파수를 기준으로 하여 발진한다. 이때 PLL 302의 발진 동작을 위해 상기 모뎀 306은 PLL 클럭을 상기 PLL 302로 또한 제공한다. 탱크회로 303은 후술될 도 5에 도시된 바와 같이 구성되어 상기 PLL 302에 의해 발진된 주파수의 범위를 가변시켜 가변된 범위의 주파수를 발진한다. 이때 탱크회로 303은 상기 PLL 302에 의해 발진된 주파수를 20% 범위내에서 가변시킨다. 예를 들면, 상기 탱크회로 303은 63MHz를 중심으로 +/-6MHz 범위내에서 가변시켜 57MHz∼69MHz의 가변 범위를 가지는 주파수가 출력되도록 전압을 제어한다. 상기 VCO 304는 상기 탱크회로 303으로부터 출력되는 전압에 따라 59.04MHz(3.6864MHz ×8 ×1025/512), 61.5MHz(3.84MHz ×8 ×1025/512), 65.6MHz(4.096MHz ×8 ×1025/512)의 모든 마스터 클럭 주파수 범위내에서 발진이 가능한다.
주파수 합성기 305는 상기 VCO 304로부터의 출력 주파수를 입력하여 칩 레이트에 따른 마스터 클럭(Master Clock)을 발생한다. 이때 주파수 합성기 305는 칩수 ×8 (Chip ×8)의 마스터 클럭을 출력하는 것으로, 512/1025 분주기로 구현될 수 있다. 상기 주파수 합성기 305에 의해 발생된 마스터 클럭은 아날로그/디지털변환기(ADC: Analog-to-Digital Converter) 307,308의 클럭 주파수로 제공되고, 또한 모뎀 306으로 제공되어 모뎀 내부의 신호 처리를 위한 클럭 주파수로 사용되고, 디지털/아날로그변환기(DAC: Digital-to-Analog Converter) 309,310의 클럭 주파수를 제공하기 위한 기준 주파수로 사용된다.
위에서 설명한 바와 같은 마스터 클럭 발생장치는 IMT2000 서비스중 CDMA2000 1X, CDMA2000 3X, UMTS와 WCDMA, GSM의 칩 레이트를 동시에 지원할 수 있는 마스터 클럭 주파수를 발생한다. 즉, 본 발명이 다른 실시 예에 따른 마스터 클럭 발생장치는 WCDMA, UMTS, GSM, CDMA2000 1X, CDMA2000 3X 방식중 2가지, 3가지, 4가지 또는 5가지 방식의 모드를 지원하기 위한 마스터 클럭 주파수의 발생을 가능하게 한다. 또한 상기 마스터 클럭 발생장치는 RF/IF 주파수 합성기의 기준 주파수로 사용될 기준주파수를 발생한다. 이때 기준주파수로는 13MHz를 사용하는데, 이는 GSM에서 사용하는 기준주파수와 동일하기 때문이다.
도 4는 본 발명의 또 다른 실시 예에 따른 마스터 클럭 발생장치의 구성을 보여주는 도면이다.
상기 도 4를 참조하면, 본 발명의 또 다른 실시 예에 따른 마스터 클럭 발생장치는 기준주파수 발생기(VCTCXO) 401, PLL 402, 탱크회로 403, VCO 404로 이루어지는 다중모드 마스터 클럭 주파수 발생기 400을 포함한다. 상기 기준주파수 발생기 401은 제어부로서의 역할을 하는 모뎀 406으로부터의 AFC 제어신호에 따라 14.4/15MHz의 기준주파수를 발생한다. 상기 AFC 제어신호는 Chip ×8 주파수가 정확하게 유지되도록 제어하는 신호이다. 이렇게 발생된 기준주파수는 IMT2000 규격 통신단말기의 고주파/중간주파(RF/IF: Radio Frequency/Intermediate Frequency) 주파수 합성기, PDC(Personal Digital Cellular) 주파수합성기/마스터클럭 발생기로 제공된다.
상기 PLL 402는 상기 모뎀 406으로부터 PLL 인에이블신호가 인가되는 경우 인에이블되며, 상기 모뎀 406으로부터 제공되는 PLL 데이터에 의해 결정되는 주파수를 상기 기준주파수를 기준으로 하여 발진한다. 이때 PLL 402의 발진 동작을 위해 상기 모뎀 406은 PLL 클럭을 상기 PLL 402로 또한 제공한다. 탱크회로 403은 후술될 도 5에 도시된 바와 같이 구성되어 상기 PLL 402에 의해 발진된 주파수의 범위를 가변시켜 가변된 범위의 주파수를 발진한다. 이때 탱크회로 403은 상기 PLL 402에 의해 발진된 주파수를 20% 범위내에서 가변시킨다. 예를 들면, 상기 탱크회로 403은 63MHz를 중심으로 +/-6MHz 범위내에서 가변시켜 57MHz∼69MHz의 가변 범위를 가지는 주파수가 출력되도록 전압을 제어한다. 상기 VCO 404는 상기 탱크회로 403으로부터 출력되는 전압에 따라 59.04MHz(3.6864MHz ×8 ×1025/512), 61.5MHz(3.84MHz ×8 ×1025/512), 65.6MHz(4.096MHz ×8 ×1025/512)의 모든 마스터 클럭 주파수 범위내에서 발진이 가능한다.
주파수 합성기 405는 상기 VCO 404로부터의 출력 주파수를 입력하여 칩 레이트에 따른 마스터 클럭(Master Clock)을 발생한다. 이때 주파수 합성기 405는 칩수 ×8 (Chip ×8)의 마스터 클럭을 출력하는 것으로, 512/1025 분주기로 구현될 수 있다. 상기 주파수 합성기 405에 의해 발생된 마스터 클럭은 아날로그/디지털변환기(ADC: Analog-to-Digital Converter) 407,408의 클럭 주파수로 제공되고, 또한 모뎀 406으로 제공되어 모뎀 내부의 신호 처리를 위한 클럭 주파수로 사용되고, 디지털/아날로그변환기(DAC: Digital-to-Analog Converter) 409,410의 클럭 주파수를 제공하기 위한 기준 주파수로 사용된다.
위에서 설명한 바와 같은 마스터 클럭 발생장치는 IMT2000 서비스중 CDMA2000 1X, CDMA2000 3X, PDC, UMTS, WCDMA의 칩 레이트를 동시에 지원할 수 있는 마스터 클럭 주파수를 발생한다. 즉, 본 발명이 또 다른 실시 예에 따른 마스터 클럭 발생장치는 WCDMA, UMTS, PDC, CDMA2000 1X, CDMA2000 3X 방식중 2가지, 3가지, 4가지 또는 5가지 방식의 모드를 지원하기 위한 마스터 클럭 주파수의 발생을 가능하게 한다. 또한 상기 마스터 클럭 발생장치는 RF/IF 주파수 합성기의 기준 주파수로 사용될 기준주파수를 발생한다. 이때 기준주파수로는 14.4MHz나 15MHz를 사용하는데, 이는 PDC와의 호환이 가능하도록 한 것이다.
도 5는 도 2 내지 도 4에 도시된 탱크회로의 구성을 보다 구체적으로 보여주는 도면이다.
상기 도 5를 참조하면, 탱크회로 503은 인덕터 L, 바렉터 다이오드 VD, 제1∼제3캐패시터 C1∼C3을 포함하여 이루어진다. 상기 인덕터 L은 PLL 502와 VCO 504의 사이에 접속된다. 상기 바렉터 다이오드 VD는 상기 PLL 502의 출력단과 접지단의 사이에 접속된다. 상기 제1캐패시터 C1은 상기 PLL 502와 상기 인덕터 L의 사이에 접속된다. 상기 제2캐패시터 C2는 상기 인덕터 L에 대해 병렬로 접속된다. 상기 제3캐패시터 C3은 상기 인덕터 L과 상기 VCO 504의 사이에 접속된다. 이러한 탱크회로 503은 원하는 클럭 주파수 범위의 발진주파수를 얻기 위하여 56∼68MHz까지 전압제어로 발진이 가능한 광대역 VCO 탱크회로이다. 이 탱크회로 503은 실제 20%정도의 가변발진 주파수, 즉 63MHz를 중심으로 +/-6MHz 가변 범위를 가지는 57∼69MHz의 주파수를 발진한다.
상술한 바와 같이 본 발명은 UMTS, WCDMA, CDMA2000, GSM, PDC 등 다중모드를 지원하는 IMT2000 규격에 따른 차세대 통신단말기에서 칩 레이트가 다른 각 모드의 신호 처리를 위한 각각의 마스터 클럭 주파수를 하나의 기준주파수를 사용하여 마스터 클럭 주파수 발생기를 간단히 구현함과 동시에 칩 레이트가 서로 다른 다중모드 단말기의 구현을 간단히 하는 이점이 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 통신단말기의 마스터 클럭 발생장치에 있어서,
    자동주파수제어(AFC)신호에 따라 기준주파수를 발생하는 기준주파수 발생기와,
    제공되는 위상동기루프(PLL) 데이터에 의해 결정되는 주파수를 상기 기준주파수를 기준으로 하여 발진하는 위상동기루프(PLL)와,
    상기 위상동기루프에 의해 발진된 주파수의 범위를 가변시켜 가변된 범위의 주파수를 발진하여 마스터 클럭의 발생을 위해 출력하는 가변 주파수 발진기를 포함함을 특징으로 하는 마스터 클럭 발생장치.
  2. 제1항에 있어서, 상기 가변 주파수 발진기는,
    상기 PLL에 의해 발진된 주파수의 범위를 가변시키는 탱크회로와,
    상기 탱크회로에 의해 가변된 범위의 주파수를 발진하는 전압제어발진기 (VCO)를 포함함을 특징으로 하는 마스터 클럭 발생장치.
  3. 제2항에 있어서, 상기 탱크회로는 상기 PLL에 의해 발진된 주파수를 +/-6MHz 범위내에서 가변시키는 것을 특징으로 하는 마스터 클럭 발생장치.
  4. 제2항에 있어서, 상기 탱크회로는,
    상기 PLL과 상기 VCO의 사이에 접속되는 인덕터와,
    상기 PLL의 출력단과 접지단의 사이에 접속되는 바렉터다이오드와,
    상기 PLL과 상기 인덕터의 사이에 접속되는 제1캐패시터와,
    상기 인덕터에 대해 병렬로 접속되는 제2캐패시터와,
    상기 인덕터와 상기 VCO의 사이에 접속되는 제3캐패시터를 포함함을 특징으로 하는 마스터 클럭 발생장치.
  5. 제1항에 있어서, 상기 기준주파수 발생기는, WCDMA, UMTS, CDMA2000 1X 및 CDMA2000 3X 방식중 적어도 2가지 이상의 방식을 지원하기 위한 기준주파수를 발생하는 것을 특징으로 하는 마스터 클럭 발생장치.
  6. 제1항에 있어서, 상기 기준주파수 발생기는, WCDMA, UMTS, GSM, CDMA2000 1X 및 CDMA2000 3X 방식중 적어도 2가지 이상의 방식을 지원하기 위한 기준주파수를 발생하는 것을 특징으로 하는 마스터 클럭 발생장치.
  7. 제1항에 있어서, 상기 기준주파수 발생기는, WCDMA, UMTS, PDC, CDMA2000 1X 및 CDMA2000 3X 방식중 적어도 2가지 이상의 방식을 지원하기 위한 기준주파수를 발생하는 것을 특징으로 하는 마스터 클럭 발생장치.
  8. 통신단말기의 마스터 클럭 발생장치에 있어서,
    자동주파수제어(AFC)신호에 따라 기준주파수를 발생하는 기준주파수 발생기와,
    제공되는 위상동기루프(PLL) 데이터에 의해 결정되는 주파수를 상기 기준주파수를 기준으로 하여 발진하는 위상동기루프(PLL)와,
    상기 위상동기루프에 의해 발진된 주파수의 범위를 가변시켜 가변된 범위의 주파수를 발진하는 가변 주파수 발진기와,
    상기 가변 주파수를 입력하여 칩레이트에 따른 마스터 클럭으로 발생하는 주파수 합성기와,
    상기 통신단말기의 동작모드에 대응하는 상기 AFC신호 및 상기 PLL데이터를 결정하여 상기 기준주파수 발생기 및 상기 PLL로 제공하는 제어부를 포함함을 특징으로 하는 마스터 클럭 발생장치.
  9. 제8항에 있어서, 상기 가변 주파수 발진기는,
    상기 PLL에 의해 발진된 주파수의 범위를 가변시키는 탱크회로와,
    상기 탱크회로에 의해 가변된 범위의 주파수를 발진하는 전압제어발진기(VCO)를 포함함을 특징으로 하는 마스터 클럭 발생장치.
  10. 제9항에 있어서, 상기 탱크회로는 상기 PLL에 의해 발진된 주파수를 +/-6MHz 범위내에서 가변시키는 것을 특징으로 하는 마스터 클럭 발생장치.
  11. 제9항에 있어서, 상기 탱크회로는,
    상기 PLL과 상기 VCO의 사이에 접속되는 인덕터와,
    상기 PLL의 출력단과 접지단의 사이에 접속되는 바렉터다이오드와,
    상기 PLL과 상기 인덕터의 사이에 접속되는 제1캐패시터와,
    상기 인덕터에 대해 병렬로 접속되는 제2캐패시터와,
    상기 인덕터와 상기 VCO의 사이에 접속되는 제3캐패시터를 포함함을 특징으로 하는 마스터 클럭 발생장치.
  12. 제8항에 있어서, 상기 제어부는, WCDMA, UMTS, CDMA2000 1X 및 CDMA2000 3X 방식중 2가지, 3가지 또는 4가지 방식을 지원하는 주파수를 발생하기 위한 상기 PLL데이터를 제공하는 것을 특징으로 하는 마스터 클럭 발생장치.
  13. 제8항에 있어서, 상기 제어부는, WCDMA, UMTS, GSM, CDMA2000 1X 및 CDMA2000 3X 방식중 2가지, 3가지, 4가지 또는 5가지 방식을 지원하는 주파수를 발생하기 위한 상기 PLL데이터를 제공하는 것을 특징으로 하는 마스터 클럭 발생장치.
  14. 제8항에 있어서, 상기 제어부는, WCDMA, UMTS, PDC, CDMA2000 1X 및 CDMA2000 3X 방식중 2가지, 3가지, 4가지 또는 5가지 방식을 지원하는 주파수를 발생하기 위한 상기 PLL데이터를 제공하는 것을 특징으로 하는 마스터 클럭 발생장치.
  15. 복수의 마스터 클럭을 필요로 하는 통신단말기의 마스터 클럭 발생방법에 있어서,
    상기 통신단말기의 동작모드에 대응하는 자동주파수제어(AFC)신호 및 위상동기루프(PLL) 데이터를 결정하는 (a)과정과,
    상기 AFC신호에 따라 기준주파수를 발생하는 (b)과정과,
    상기 PLL 데이터에 의해 결정되는 주파수를 상기 기준주파수를 기준으로 하여 발진하는 (c)과정과,
    상기 (c)과정에서 발진된 주파수의 범위를 가변시켜 가변된 범위의 주파수를 발진하는 (d)과정과,
    상기 가변 주파수를 입력하여 칩레이트에 따른 마스터 클럭으로 발생하는 (e)과정을 포함함을 특징으로 하는 마스터 클럭 발생방법.
  16. 제15항에 있어서, 상기 (d)과정은,
    상기 (c)과정에서 발진된 주파수의 범위를 가변시키는 단계와,
    상기 가변된 범위의 주파수를 발진하는 단계를 포함함을 특징으로 하는 마스터 클럭 발생방법.
  17. 제16항에 있어서, 상기 (c)과정에서 발진된 주파수는 +/-6MHz 범위내에서 가변되는 것을 특징으로 하는 마스터 클럭 발생방법.
  18. 제15항에 있어서, 상기 (b)과정에서는, WCDMA, UMTS, CDMA2000 1X 및 CDMA2000 3X 방식중 2가지, 3가지 또는 4가지 방식을 지원하기 위한 기준주파수가 발생되는 것을 특징으로 하는 마스터 클럭 발생방법.
  19. 제15항에 있어서, 상기 (b)과정에서는, WCDMA, UMTS, GSM, CDMA2000 1X 및 CDMA2000 3X 방식중 2가지, 3가지, 4가지 또는 5가지 방식을 지원하기 위한 기준주파수가 발생되는 것을 특징으로 하는 마스터 클럭 발생방법.
  20. 제15항에 있어서, 상기 (b)과정에서는 WCDMA, UMTS, PDC, CDMA2000 1X 및 CDMA2000 3X 방식중 2가지, 3가지, 4가지 또는 5가지 방식을 지원하기 위한 기준주파수가 발생되는 것을 특징으로 하는 마스터 클럭 발생방법.
KR1019990052466A 1999-11-24 1999-11-24 다중모드 통신단말기의 마스터 클럭 발생장치 및 방법 KR20010048006A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990052466A KR20010048006A (ko) 1999-11-24 1999-11-24 다중모드 통신단말기의 마스터 클럭 발생장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990052466A KR20010048006A (ko) 1999-11-24 1999-11-24 다중모드 통신단말기의 마스터 클럭 발생장치 및 방법

Publications (1)

Publication Number Publication Date
KR20010048006A true KR20010048006A (ko) 2001-06-15

Family

ID=19621620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990052466A KR20010048006A (ko) 1999-11-24 1999-11-24 다중모드 통신단말기의 마스터 클럭 발생장치 및 방법

Country Status (1)

Country Link
KR (1) KR20010048006A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670462B1 (ko) * 2000-03-14 2007-01-16 엘지전자 주식회사 분산 시간 발진기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670462B1 (ko) * 2000-03-14 2007-01-16 엘지전자 주식회사 분산 시간 발진기

Similar Documents

Publication Publication Date Title
KR100579680B1 (ko) 이동 전화기에서 간략화된 기준 주파수 분포
US7504903B2 (en) Communication semiconductor integrated circuit device and a wireless communication system
EP0729238B1 (en) Transmitter and transceiver
JP2004112749A (ja) 通信用半導体集積回路および無線通信システム
JP2004112750A (ja) 通信用半導体集積回路および無線通信システム
KR0178619B1 (ko) 위상 고정 방식 주파수 합성기를 무선 주파수의 채널 간격에 따라 동작시키는 장치 및 방법
US7386064B2 (en) Communication semiconductor integrated circuit device and a wireless communication system
KR100306671B1 (ko) Pll신디사이저및그제어방법
US6564039B1 (en) Frequency generation circuit and method of operating a tranceiver
JPS61157028A (ja) 周波数シンセサイザ
EP0984648A2 (en) Mobile assisted handoff for CDMA and wideband CDMA networks
US7154341B2 (en) Communication semiconductor integrated circuit device and wireless communication system
WO1999021282A1 (en) Voltage step-up for a low voltage frequency synthesizer architecture
US20020090917A1 (en) Frequency synthesizer and method of generating frequency-divided signal
GB2301241A (en) Digital modem or transceiver
EP1503509A1 (en) Mobile communication apparatus
KR20010048006A (ko) 다중모드 통신단말기의 마스터 클럭 발생장치 및 방법
JP2000244360A (ja) 複数周波数帯域移動無線装置
KR100263179B1 (ko) 다중모드 다중밴드에서 사용 가능한 휴대용 무선 수신기의중간 주파수 발생장치
GB2373113A (en) Improvements in or relating to fast frequency-hopping synthesisers
KR100355790B1 (ko) 듀얼밴드 위상동기루프의 합성장치
KR100845689B1 (ko) Ｐｌｌ 주파수 합성기
JP2752850B2 (ja) 受信機
JP2003324365A (ja) 高周波受信用集積回路およびそれを備えた高周波受信装置
JP2003209463A (ja) 周波数変換器およびそれを用いた周波数可変発振器およびそれらを用いた電子装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application