CN106549663A - 频踪快速锁定的方法及装置 - Google Patents

频踪快速锁定的方法及装置 Download PDF

Info

Publication number
CN106549663A
CN106549663A CN201510589993.5A CN201510589993A CN106549663A CN 106549663 A CN106549663 A CN 106549663A CN 201510589993 A CN201510589993 A CN 201510589993A CN 106549663 A CN106549663 A CN 106549663A
Authority
CN
China
Prior art keywords
frequency
locking
frequency track
track
enter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201510589993.5A
Other languages
English (en)
Inventor
高峰
赵渊
王联埕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Xinwei Telecom Technology Inc
Original Assignee
Beijing Xinwei Telecom Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Xinwei Telecom Technology Inc filed Critical Beijing Xinwei Telecom Technology Inc
Priority to CN201510589993.5A priority Critical patent/CN106549663A/zh
Publication of CN106549663A publication Critical patent/CN106549663A/zh
Withdrawn legal-status Critical Current

Links

Abstract

本发明公开了频踪快速锁定的方法及装置，该方法包括：确定当前应用场景属于不需要每次进行频踪校准的场景；使用锁相环进行频踪锁定，其中，频踪校准从所述频踪锁定中独立出来。本发明不需要进行频踪校准，从而解决了现有技术频踪锁定时间较大的问题，缩短了频踪锁定时间。

Description

频踪快速锁定的方法及装置
技术领域
本发明涉及控制领域，具体而言，涉及频踪快速锁定的方法及装置。
背景技术
典型频踪应用中，每次收发频踪上电、工作状态切换或者本振频率改变时，为了更新频踪校准值就会触发压控振荡器(VCO)校准，而这会大大增加频踪锁定时间。
现有技术中频踪锁定时间较大的问题目前并没有提出有效的解决方案。
发明内容
本发明提供了频踪快速锁定的方法及装置，以解决频踪锁定时间较大的问题。
根据本发明的一个方面，提供了一种频踪快速锁定的方法，包括：确定当前应用场景属于不需要每次进行频踪校准的场景；使用锁相环进行频踪锁定，其中，所述频踪校准从所述频踪锁定中独立出来。
进一步地，所述不需要每次进行频踪校准的场景包括：在相同频点进行不同状态的切换。
进一步地，所述状态包括以下至少之一：发射、接收、待机。
进一步地，使用所述锁相环进行频踪锁定包括：采用增大环路带宽和/或增大鉴相频率的方式使用所述锁相环进行频踪锁定，其中，所述环路带宽小于等于鉴相频率的五分之一。
进一步地，使用所述锁相环进行频踪锁定包括：使用两个锁相环交替工作进行频踪锁定，其中，所述两个锁相环之间采用高速开关进行切换。
根据本发明的另一个方面，提供了一种频踪快速锁定的装置，包括：确定模块，用于确定当前应用场景属于不需要每次进行频踪校准的场景；锁定模块，用于使用锁相环进行频踪锁定，其中，所述频踪校准从所述频踪锁定中独立出来。
进一步地，所述不需要每次进行频踪校准的场景包括：在相同频点进行不同状态的切换。
进一步地，所述状态包括以下至少之一：发射、接收、待机。
进一步地，所述锁定模块，用于采用增大环路带宽和/或增大鉴相频率的方式使用所述锁相环进行频踪锁定，其中，所述环路带宽小于等于鉴相频率的五分之一。
进一步地，所述锁定模块，用于使用两个锁相环交替工作进行频踪锁定，其中，所述两个锁相环之间采用高速开关进行切换。
通过本发明，采用确定当前应用场景属于不需要每次进行频踪校准的场景；使用锁相环进行频踪锁定，其中，频踪校准从所述频踪锁定中独立出来。本发明不需要进行频踪校准，从而解决了现有技术频踪锁定时间较大的问题，缩短了频踪锁定时间。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据本发明实施例的频踪快速锁定的方法的流程图；
图2是根据本发明实施例的频踪快速锁定的装置的结构框图；
图3是根据本发明实施例的频踪锁定流程改进前的流程图；
图4是根据本发明实施例的频踪锁定流程改进后的流程图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
在本实施例中，提供了一种频踪快速锁定的方法，图1是根据本发明实施例的频踪快速锁定的方法流程图，如图1所示，该流程包括：
步骤S102，确定当前应用场景属于不需要每次进行频踪校准的场景；
步骤S104，使用锁相环进行频踪锁定，其中，频踪校准从所述频踪锁定中独立出来。
通常，频踪锁定时间包含频踪设置时间、VCO校准时间与PLL锁定时间。本方案利用在在某些场景下不需要VCO频率校准电路选择优选的子频段覆盖期望的频率，从而缩短频踪锁定时间。
不需要每次进行频踪校准的场景有很多，例如：在相同频点进行不同状态的切换就是不需要进行频踪校准的一个场景，但并不限于此。这里的状态可以包括以下至少之一：发射、接收、待机。
使用锁相环还可以通过调整参数是的锁定时间缩短，例如，可以采用增大环路带宽和/或增大鉴相频率的方式使用所述锁相环进行频踪锁定，其中，所述环路带宽小于等于鉴相频率的五分之一。
作为另外一个可选实施例，还可以使用两个锁相环交替工作进行频踪锁定，其中，这两个锁相环之间采用高速开关进行切换；这样也可以缩短锁定时间。
在本实施例中还提供了一种锁定时间的装置，该装置对应于上述的方法，图2是根据本发明实施例的频踪快速锁定装置的结构框图，如图2所示，该装置包括：
确定模块，用于确定当前应用场景属于不需要每次进行频踪校准的场景；
锁定模块，用于使用锁相环进行频踪锁定，其中，所述频踪校准从所述频踪锁定中独立出来。
作为一个可选实施例，锁定模块可以采用增大环路带宽和/或增大鉴相频率的方式使用所述锁相环进行频踪锁定，其中，环路带宽小于等于鉴相频率的五分之一。作为另一个可选的实施例方式，锁定模块还可以用于使用两个锁相环交替工作进行频踪锁定，其中，两个锁相环之间采用高速开关进行切换。
下面结合优选实施例进行说明。
本优选实施例在时分复用(TDD)每帧本振频率LO不变的应用场景或其它类似应用中，改进频综校准策略来缩短频综锁定时间。本优选实施例关键点在于依据频踪锁定、校准条件并结合应用场景，细化频踪设置流程；利用在TDD每帧LO本振频率不变的应用场景中，不需要VCO频率校准(也称粗调谐)电路选择优选的子频段覆盖期望的频率，从而缩短频踪锁定时间。
本优选实施例根据不同的应用场景，将频综校准与频综设置独立出来，加快频综设置中频综锁定时间。例如，在TDD每帧LO本振频率不变的应用场景中，不用每次进行频综校准；此时将频综校准与频综设置独立出来，则会大大加快TDD应用中发射/待机/接收(TX/ALERT/RX)状态切换频综锁定时间。
在通信系统中锁相环(PLL)处于核心部件，在很多应用中被要求实现宽频段调谐以达到覆盖预期操作频段，并适应处理、电压以及温度(PVT)的变化。当电源电压随着先进的互补金属氧化物半导体(CMOS)工艺技术演进成比例的降低，于此同时PLL的工作频率不断提升，对应VCO调谐增益(KVCO)增加也相当可观。大的KVCO会严重恶化PLL相位噪声以及杂散性能。在VCO设计中，这个问题可以通过采用离散及连续调谐的机制来解决，实现参见Fig.1.图解，它通过多个交叠的子频段来覆盖期望的频率范围，如此实现低的KVCO同时覆盖更宽的频率调谐范围；然而此方案需要VCO频率校准(也称粗调谐)电路选择优选的子频段覆盖期望的频率。校准时间加上PLL设置与锁定时间成为通信系统的开销，这可能导致减低数据吞吐量。
PLL锁定时间
锁相环从一个指定频率跳变到另一个指定频率(在给定的频率误差范围内)所用的时间就是锁定时间。频率跳变的步长取决于PLL频率合成器工作在限定的系统频带上所能达到的最大的频率跳变能力。
例如，GSM-900，频率步长最大为45MHz，而GSM-1800为95MHz。容许的频率误差分别为90Hz和180Hz。PLL频率合成器必须在小于1.5个时隙(GSM的一个时隙是577us)内达到锁定。
锁定时间还需要另外一个指标来度量，即PLL频率合成器输出达到给定相位误差范围所用的时间。
锁相环锁定时间取决于哪些因素？如何加速锁定？
定性分析：设初始频率f1，终止频率f2，频率跳变量fjump＝|f１-f2|，频率锁定误差容限ftol，环路带宽BW。锁定时间LT。
环路带宽直接决定了锁定时间。环路带宽越大，锁定时间越短，反之，锁定时间越长。
频率跳变的大小决定锁定时间。频率跳变越大，锁定时间越长，反之，越短。但是应该指出，
如果频率跳变量和频率误差按等比例变化，那么锁定时间相等。
最佳锁定时间LT需要45～48度的相位裕度。所定时间的经验公式：
加速环路锁定的方法：
(1)增大环路带宽。环路带宽与锁定时间是一对矛盾。设计工程师需要对其作出折衷选择。增大环路带宽，同时意味着降低了对杂散信号的衰减，增大了相位噪声。如果增大环路带宽到大于鉴相频率的五分之一，环路可能变得不稳定，并导致彻底失锁。
(2)增大鉴相频率。鉴相频率决定了反馈分频和参考频率的比较速度，从而加快了电荷泵对环路滤波器的充放电，到达预定的控制电压，有效减小锁定时间。需要注意的是，鉴相频率的增大，往往意味着需要增加环路带宽。
(3)采用两个锁相环，乒乓式工作。两个频率之间采用高速开关进行切换。
(4)采用具有快速锁定能力的锁相环产品，其锁定时间可以满足系统要求。
(5)另外，环路滤波器的电容(尤其是C2的影响)，请选用低介电吸收(Dielectric Absorption)(DA)的电容，如介质为聚丙烯材料的电容，其DA典型值为0.001％～0.02％。
(6)避免控制电压工作在地和电荷泵电压Vp附近。相应于输出频率的控制电压最好在Vp/2附近。
实际应用中，频踪锁定时间包含频踪设置时间、VCO校准时间与PLL锁定时间。本方案利用在TDD每帧LO本振频率不变的应用场景中，不需要VCO频率校准电路选择优选的子频段覆盖期望的频率，从而缩短频踪锁定时间。
图3是根据本发明实施例的频踪锁定流程改进前的流程图。如图3所示，在流程开始之后，在上电/TX/ALERT/RX状态切换/频点切换发生后，均需要启动VCO校准/刷新校准表/配置频综的过程。即，频综常规配置流程，每次频综上电、工作状态切换或者本振频率改变时，启动VCO校准、刷新校准表及配置频踪。
图4是根据本发明实施例的频踪锁定流程改进后的流程图，如图4所示，与图3不同，在图4中增加了判断频点是否改变的步骤，如果没有改变则重锁频踪，如果改变则启动VCO校准/刷新校准表/配置频综。即改进后的频综配置流程，每次频综上电、工作状态切换时，增加本振频率是否改变判断，如果频点改变则启动VCO校准、刷新校准表及配置频踪，否则，只需要重锁频踪，从而缩短频踪锁定时间。
本发明通过将频综校准与频综设置独立出来，对于相同频点TX/ALERT/RX不同状态切换，频率综合器只需重新锁定，锁定时间取决于环路带宽(loop bandwidth)，大大加快TDD应用中TX/ALERT/RX状态切换频综锁定时间。在某射频(RF)平台应用中采用此方案后，频综锁定时间大大降低(小于25us)。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种频踪快速锁定的方法，其特征在于包括：
确定当前应用场景属于不需要每次进行频踪校准的场景；
使用锁相环进行频踪锁定，其中，所述频踪校准从所述频踪锁定中独立出来。
2.根据权利要求1所述的方法，其特征在于，所述不需要每次进行频踪校准的场景包括：在相同频点进行不同状态的切换。
3.根据权利要求2所述的方法，其特征在于，所述状态包括以下至少之一：发射、接收、待机。
4.根据权利要求1至3中任一项所述的方法，其特征在于，使用所述锁相环进行频踪锁定包括：
采用增大环路带宽和/或增大鉴相频率的方式使用所述锁相环进行频踪锁定，其中，所述环路带宽小于等于鉴相频率的五分之一。
5.根据权利要求1至3中任一项所述的方法，其特征在于，使用所述锁相环进行频踪锁定包括：
使用两个锁相环交替工作进行频踪锁定，其中，所述两个锁相环之间采用高速开关进行切换。
6.一种频踪快速锁定的装置，其特征在于包括：
确定模块，用于确定当前应用场景属于不需要每次进行频踪校准的场景；
锁定模块，用于使用锁相环进行频踪锁定，其中，所述频踪校准从所述频踪锁定中独立出来。
7.根据权利要求6所述的装置，其特征在于，所述不需要每次进行频踪校准的场景包括：在相同频点进行不同状态的切换。
8.根据权利要求7所述的装置，其特征在于，所述状态包括以下至少之一：发射、接收、待机。
9.根据权利要求6至8中任一项所述的装置，其特征在于，
所述锁定模块，用于采用增大环路带宽和/或增大鉴相频率的方式使用所述锁相环进行频踪锁定，其中，所述环路带宽小于等于鉴相频率的五分之一。
10.根据权利要求6至8中任一项所述的装置，其特征在于，
所述锁定模块，用于使用两个锁相环交替工作进行频踪锁定，其中，所述两个锁相环之间采用高速开关进行切换。
CN201510589993.5A 2015-09-16 2015-09-16 频踪快速锁定的方法及装置 Withdrawn CN106549663A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510589993.5A CN106549663A (zh) 2015-09-16 2015-09-16 频踪快速锁定的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510589993.5A CN106549663A (zh) 2015-09-16 2015-09-16 频踪快速锁定的方法及装置

Publications (1)

Publication Number Publication Date
CN106549663A true CN106549663A (zh) 2017-03-29

Family

ID=58362564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510589993.5A Withdrawn CN106549663A (zh) 2015-09-16 2015-09-16 频踪快速锁定的方法及装置

Country Status (1)

Country Link
CN (1) CN106549663A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004156A (ja) * 1998-06-12 2000-01-07 Mitsubishi Electric Corp Ｖｃｏ特性自動可変ｐｌｌ回路
CN2438274Y (zh) * 2000-08-22 2001-07-04 信息产业部电子第五十四研究所 一种数字直接频率合成加锁相环式的跳频频率综合器
US20090122937A1 (en) * 2007-11-08 2009-05-14 Dzmitry Maskou Frequency calibration apparatus of frequency synthesizer and frequency calibration method thereof
CN101599755A (zh) * 2008-05-30 2009-12-09 联发科技股份有限公司 时钟产生电路、与主机通信的装置、通信系统和用于产生输出时钟信号的方法
CN101917187A (zh) * 2010-07-16 2010-12-15 中国兵器工业第二○六研究所 基于锁相环预置开关选频输出的步进频信号产生方法
CN101951259A (zh) * 2010-08-26 2011-01-19 上海南麟电子有限公司 锁相环及其自动频率校准电路、锁相环自调谐锁定方法
CN102412835A (zh) * 2010-05-31 2012-04-11 安纳帕斯股份有限公司 锁相环、采用该锁相环的显示器以及生成时钟的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000004156A (ja) * 1998-06-12 2000-01-07 Mitsubishi Electric Corp Ｖｃｏ特性自動可変ｐｌｌ回路
CN2438274Y (zh) * 2000-08-22 2001-07-04 信息产业部电子第五十四研究所 一种数字直接频率合成加锁相环式的跳频频率综合器
US20090122937A1 (en) * 2007-11-08 2009-05-14 Dzmitry Maskou Frequency calibration apparatus of frequency synthesizer and frequency calibration method thereof
CN101599755A (zh) * 2008-05-30 2009-12-09 联发科技股份有限公司 时钟产生电路、与主机通信的装置、通信系统和用于产生输出时钟信号的方法
CN102412835A (zh) * 2010-05-31 2012-04-11 安纳帕斯股份有限公司 锁相环、采用该锁相环的显示器以及生成时钟的方法
CN101917187A (zh) * 2010-07-16 2010-12-15 中国兵器工业第二○六研究所 基于锁相环预置开关选频输出的步进频信号产生方法
CN101951259A (zh) * 2010-08-26 2011-01-19 上海南麟电子有限公司 锁相环及其自动频率校准电路、锁相环自调谐锁定方法

Similar Documents

Publication Publication Date Title
Vaucher An adaptive PLL tuning system architecture combining high spectral purity and fast settling time
US6091304A (en) Frequency band select phase lock loop device
US7190236B2 (en) Apparatus and method of oscillating wideband frequency
US6670861B1 (en) Method of modulation gain calibration and system thereof
US6882246B2 (en) System and method for an electronically tunable frequency filter having constant bandwidth and temperature compensation for center frequency, bandwidth and insertion loss
US8487707B2 (en) Frequency synthesizer
US8242818B2 (en) Phase-locked loop frequency synthesizer
EP0500516B1 (en) Broad band frequency synthesizer for quick frequency retuning
US20120082151A1 (en) Reconfigurable local oscillator for optimal noise performance in a multi-standard transceiver
KR100306671B1 (ko) Pll신디사이저및그제어방법
KR0178619B1 (ko) 위상 고정 방식 주파수 합성기를 무선 주파수의 채널 간격에 따라 동작시키는 장치 및 방법
EP1320189A1 (en) Multi-band frequency synthesiser for mobile terminals
CA2488631A1 (en) Lc oscillator with wide tuning range and low phase noise
CN102970031A (zh) 锁相环频率综合器和保持频率综合器环路带宽稳定的方法
CN110445491B (zh) 一种基于预设频率及动态环路带宽的锁相环
CA2152179C (en) Phase locked loop error suppression circuit and method
US7039380B2 (en) Automatic center frequency tuning of a voltage controlled oscillator
WO2009042253A1 (en) Phase-locked loop start-up techniques
US7567132B2 (en) Synthesizer
US20080036544A1 (en) Method for adjusting oscillator in phase-locked loop and related frequency synthesizer
US6836193B1 (en) Discretely variable capacitor for voltage controlled oscillator tuning
US20020090917A1 (en) Frequency synthesizer and method of generating frequency-divided signal
KR20010052048A (ko) 차세대 이동통신단말기에 적용되는 위상동기루프의 주파수락업 시간 단축 및 위상잡음 최소화 루프 필터 장치
CN106549663A (zh) 频踪快速锁定的方法及装置
US20040023625A1 (en) Frequency synthesizer and a method for synthesizing a frequency

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20170329

WW01 Invention patent application withdrawn after publication