JP2000004156A - Ｖｃｏ特性自動可変ｐｌｌ回路 - Google Patents
Ｖｃｏ特性自動可変ｐｌｌ回路Info
- Publication number
- JP2000004156A JP2000004156A JP10165627A JP16562798A JP2000004156A JP 2000004156 A JP2000004156 A JP 2000004156A JP 10165627 A JP10165627 A JP 10165627A JP 16562798 A JP16562798 A JP 16562798A JP 2000004156 A JP2000004156 A JP 2000004156A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- voltage
- frequency
- characteristic
- error signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 33
- 238000006243 chemical reaction Methods 0.000 abstract description 8
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 22
- 230000000694 effects Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 ＶＣＯ特性の広帯域化を図ろうとする場合、
電圧制御発振器５の電圧・周波数変換利得を高くせざる
を得なく、外乱に弱いＰＬＬ回路になってしまう。 【解決手段】 複数のＶＣＯ特性を有し、選択されたＶ
ＣＯ特性に基づいた周波数の出力クロックを発振する電
圧制御発振器１１と、ウインドウコンパレータ１４によ
り誤差信号が設定範囲以上であると判定した場合に、発
振周波数の高いＶＣＯ特性に切り替え、誤差信号が設定
範囲以下であると判定された場合に、発振周波数の低い
ＶＣＯ特性に切り替えるＶＣＯ特性切替器１７とを備
え、各ＶＣＯ特性の電圧・変換利得は発振周波数範囲で
必要以上に高くする必要がなく、外乱にも強い。
電圧制御発振器５の電圧・周波数変換利得を高くせざる
を得なく、外乱に弱いＰＬＬ回路になってしまう。 【解決手段】 複数のＶＣＯ特性を有し、選択されたＶ
ＣＯ特性に基づいた周波数の出力クロックを発振する電
圧制御発振器１１と、ウインドウコンパレータ１４によ
り誤差信号が設定範囲以上であると判定した場合に、発
振周波数の高いＶＣＯ特性に切り替え、誤差信号が設定
範囲以下であると判定された場合に、発振周波数の低い
ＶＣＯ特性に切り替えるＶＣＯ特性切替器１７とを備
え、各ＶＣＯ特性の電圧・変換利得は発振周波数範囲で
必要以上に高くする必要がなく、外乱にも強い。
Description
【０００１】
【発明の属する技術分野】この発明は、広い発振周波数
範囲を必要とするＰＬＬ回路を利用する技術分野で利用
可能であり、特にシステムの動作条件により発振周波数
が広い範囲で変化する高速ＣＤ−ＲＯＭやＤＶＤ−ＲＯ
ＭのデータＰＬＬのような、自己同期型のディジタルデ
ータからクロックを抽出するシステムでの利用に最適な
ＶＣＯ特性自動可変ＰＬＬ回路に関するものである。
範囲を必要とするＰＬＬ回路を利用する技術分野で利用
可能であり、特にシステムの動作条件により発振周波数
が広い範囲で変化する高速ＣＤ−ＲＯＭやＤＶＤ−ＲＯ
ＭのデータＰＬＬのような、自己同期型のディジタルデ
ータからクロックを抽出するシステムでの利用に最適な
ＶＣＯ特性自動可変ＰＬＬ回路に関するものである。
【０００２】
【従来の技術】ＰＬＬ回路は、今や通信分野のみなら
ず、全ての技術分野に渡って広く使われている技術であ
る。近年の各種システムの高速化に対応して、ＰＬＬ回
路に対する要求仕様も、より高速、広帯域化してきてい
ると言える。例えば、パーソナルコンピュータの周辺機
器であるＣＤ−ＲＯＭやＤＶＤ−ＲＯＭでは、システム
の動作条件によって３０倍を超える周波数範囲のデータ
に追随して、自己同期型のデータからＰＬＬ回路でクロ
ックを抽出し、データを再生する必要がある。一般に
は、この周波数領域のＰＬＬ回路は集積回路化されてい
るが、全ての周波数帯域において、最適化された特性を
得ることには技術的困難がつきまとい、また、集積回路
の製造プロセスのばらつきをいかに吸収するかも大きな
課題である。
ず、全ての技術分野に渡って広く使われている技術であ
る。近年の各種システムの高速化に対応して、ＰＬＬ回
路に対する要求仕様も、より高速、広帯域化してきてい
ると言える。例えば、パーソナルコンピュータの周辺機
器であるＣＤ−ＲＯＭやＤＶＤ−ＲＯＭでは、システム
の動作条件によって３０倍を超える周波数範囲のデータ
に追随して、自己同期型のデータからＰＬＬ回路でクロ
ックを抽出し、データを再生する必要がある。一般に
は、この周波数領域のＰＬＬ回路は集積回路化されてい
るが、全ての周波数帯域において、最適化された特性を
得ることには技術的困難がつきまとい、また、集積回路
の製造プロセスのばらつきをいかに吸収するかも大きな
課題である。
【０００３】図１０は従来のＰＬＬ回路を示すブロック
構成図であり、図において、１は基準入力の入力端子、
２はその基準入力と帰還した出力クロックとの位相差に
応じた誤差信号を出力する位相比較器、３は誤差信号を
増幅する直流増幅器、４は誤差信号の不要周波数成分を
濾波する低域濾波器、５は誤差信号に応じてＶＣＯ特性
に基づいた周波数の出力クロックを発振する電圧制御発
振器、６は発振された出力クロックの周波数を分周する
分周器、７は出力端子である。
構成図であり、図において、１は基準入力の入力端子、
２はその基準入力と帰還した出力クロックとの位相差に
応じた誤差信号を出力する位相比較器、３は誤差信号を
増幅する直流増幅器、４は誤差信号の不要周波数成分を
濾波する低域濾波器、５は誤差信号に応じてＶＣＯ特性
に基づいた周波数の出力クロックを発振する電圧制御発
振器、６は発振された出力クロックの周波数を分周する
分周器、７は出力端子である。
【０００４】次に動作について説明する。入力端子１か
らの基準入力と出力クロックとを位相比較器２により比
較し、その誤差信号を直流増幅器３により増幅して、低
域濾波器４により誤差信号の不要周波数成分を濾波す
る。電圧制御発振器５では、誤差信号に応じてＶＣＯ特
性に基づいた周波数の出力クロックを発振し、さらに、
分周器６によりその出力クロックを分周して出力端子７
より出力すると共に、位相比較器２に帰還する。
らの基準入力と出力クロックとを位相比較器２により比
較し、その誤差信号を直流増幅器３により増幅して、低
域濾波器４により誤差信号の不要周波数成分を濾波す
る。電圧制御発振器５では、誤差信号に応じてＶＣＯ特
性に基づいた周波数の出力クロックを発振し、さらに、
分周器６によりその出力クロックを分周して出力端子７
より出力すると共に、位相比較器２に帰還する。
【０００５】
【発明が解決しようとする課題】従来のＰＬＬ回路は以
上のように構成されているので、ＰＬＬ回路を広帯域化
しようとした場合、電圧制御発振器５の制御電圧に対応
した発振周波数範囲を広帯域化する必要がある。図１１
は従来の電圧制御発振器のＶＣＯ特性を示す特性図であ
り、ＶＣＯ特性の広帯域化を図ろうとする場合、いくつ
かの技術的課題が存在する。一つはＶＣＯ特性の広帯域
化により必然的に電圧制御発振器５の電圧・周波数変換
利得を高くせざるを得ないということである。電圧制御
発振器５の電圧・周波数変換利得は発振周波数に応じて
最適な範囲があり、必要以上にこの電圧・周波数変換利
得を高めれば、外乱（ノイズ）に弱いＰＬＬ回路になっ
てしまう。また、電圧制御発振器５の電圧・周波数変換
利得を広い範囲に渡って直線性を保つことは難しく、集
積回路化した場合も、製造プロセスによらず動作周波数
範囲のばらつきを抑えることも難しいなどの課題があっ
た。
上のように構成されているので、ＰＬＬ回路を広帯域化
しようとした場合、電圧制御発振器５の制御電圧に対応
した発振周波数範囲を広帯域化する必要がある。図１１
は従来の電圧制御発振器のＶＣＯ特性を示す特性図であ
り、ＶＣＯ特性の広帯域化を図ろうとする場合、いくつ
かの技術的課題が存在する。一つはＶＣＯ特性の広帯域
化により必然的に電圧制御発振器５の電圧・周波数変換
利得を高くせざるを得ないということである。電圧制御
発振器５の電圧・周波数変換利得は発振周波数に応じて
最適な範囲があり、必要以上にこの電圧・周波数変換利
得を高めれば、外乱（ノイズ）に弱いＰＬＬ回路になっ
てしまう。また、電圧制御発振器５の電圧・周波数変換
利得を広い範囲に渡って直線性を保つことは難しく、集
積回路化した場合も、製造プロセスによらず動作周波数
範囲のばらつきを抑えることも難しいなどの課題があっ
た。
【０００６】この発明は上記のような課題を解決するた
めになされたもので、広い発振周波数範囲に渡ってＶＣ
Ｏ特性を最適化でき、また、集積回路化した場合でも回
路構成を大きくすることなく、製造ばらつきによらず安
定したＶＣＯ特性を持つＶＣＯ特性自動可変ＰＬＬ回路
を得ることを目的とする。
めになされたもので、広い発振周波数範囲に渡ってＶＣ
Ｏ特性を最適化でき、また、集積回路化した場合でも回
路構成を大きくすることなく、製造ばらつきによらず安
定したＶＣＯ特性を持つＶＣＯ特性自動可変ＰＬＬ回路
を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係るＶＣＯ特
性自動可変ＰＬＬ回路は、誤差信号が予め設定された上
限または下限電圧以上であるか比較判定する上限および
下限電圧比較器と、複数のＶＣＯ特性を有し、選択され
たＶＣＯ特性に基づいた周波数の出力クロックを発振す
る１つの電圧制御発振器と、上限電圧比較器により上限
電圧以上であると判定された場合に、発振周波数の高い
ＶＣＯ特性に切り替え、下限電圧比較器により下限電圧
以下であると判定された場合に、発振周波数の低いＶＣ
Ｏ特性に切り替えるＶＣＯ特性切替器とを備えたもので
ある。
性自動可変ＰＬＬ回路は、誤差信号が予め設定された上
限または下限電圧以上であるか比較判定する上限および
下限電圧比較器と、複数のＶＣＯ特性を有し、選択され
たＶＣＯ特性に基づいた周波数の出力クロックを発振す
る１つの電圧制御発振器と、上限電圧比較器により上限
電圧以上であると判定された場合に、発振周波数の高い
ＶＣＯ特性に切り替え、下限電圧比較器により下限電圧
以下であると判定された場合に、発振周波数の低いＶＣ
Ｏ特性に切り替えるＶＣＯ特性切替器とを備えたもので
ある。
【０００８】この発明に係るＶＣＯ特性自動可変ＰＬＬ
回路は、ＶＣＯ特性切替器に、上限電圧比較器により上
限電圧以上であると判定された時間、または、下限電圧
比較器により下限電圧以下であると判定された時間が予
め設定された時間以上連続して判定された場合に、ＶＣ
Ｏ特性を切り替えるタイマを備えたものである。
回路は、ＶＣＯ特性切替器に、上限電圧比較器により上
限電圧以上であると判定された時間、または、下限電圧
比較器により下限電圧以下であると判定された時間が予
め設定された時間以上連続して判定された場合に、ＶＣ
Ｏ特性を切り替えるタイマを備えたものである。
【０００９】この発明に係るＶＣＯ特性自動可変ＰＬＬ
回路は、位相比較器、直流増幅器、および低域濾波器を
動作可能にする予め設定された上限周波数および下限周
波数と出力クロックの周波数とを比較し、出力クロック
の周波数が上限周波数および下限周波数の範囲内になる
ように、位相比較器、直流増幅器、低域濾波器、または
電圧制御発振器を制御する周波数比較器を備えたもので
ある。
回路は、位相比較器、直流増幅器、および低域濾波器を
動作可能にする予め設定された上限周波数および下限周
波数と出力クロックの周波数とを比較し、出力クロック
の周波数が上限周波数および下限周波数の範囲内になる
ように、位相比較器、直流増幅器、低域濾波器、または
電圧制御発振器を制御する周波数比較器を備えたもので
ある。
【００１０】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるＶ
ＣＯ特性自動可変ＰＬＬ回路を示すブロック構成図であ
り、図において、１は基準入力の入力端子、２はその基
準入力と帰還した出力クロックとの位相差に応じた誤差
信号を出力する位相比較器、３は誤差信号を増幅する直
流増幅器、４は誤差信号の不要周波数成分を濾波する低
域濾波器、６は発振された出力クロックの周波数を分周
する分周器、７は出力端子である。１１は所望の発振周
波数範囲を満たすように制御電圧に対して発振周波数の
高低異なる複数のＶＣＯ特性を有し、低域濾波器４によ
り濾波された誤差信号に応じてそれら複数のＶＣＯ特性
のうちのいずれか選択されたＶＣＯ特性に基づいた周波
数の出力クロックを発振する電圧制御発振器であり、こ
の電圧制御発振器１１は、１つの回路構成から成るもの
である。１２は予め設定された上限電圧を入力する入力
端子、１３は予め設定された下限電圧を入力する入力端
子、１４はウインドウコンパレータであり、ウインドウ
コンパレータ１４において、１５は低域濾波器４により
濾波された誤差信号が入力端子１２より入力された上限
電圧以上であるか比較判定する上限電圧比較器、１６は
低域濾波器４により濾波された誤差信号が入力端子１３
より入力された下限電圧以下であるか比較判定する下限
電圧比較器である。１７は上限電圧比較器１５により上
限電圧以上であると判定された場合に、電圧制御発振器
１１のＶＣＯ特性をそれまでに選択されたＶＣＯ特性よ
りも制御電圧に対して発振周波数の高いＶＣＯ特性に切
り替え、また、下限電圧比較器１６により下限電圧以下
であると判定された場合に、電圧制御発振器１１のＶＣ
Ｏ特性をそれまでに選択されたＶＣＯ特性よりも制御電
圧に対して発振周波数の低いＶＣＯ特性に切り替えるＶ
ＣＯ特性切替器である。１８〜２１については、実施の
形態２および実施の形態３において後述する。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるＶ
ＣＯ特性自動可変ＰＬＬ回路を示すブロック構成図であ
り、図において、１は基準入力の入力端子、２はその基
準入力と帰還した出力クロックとの位相差に応じた誤差
信号を出力する位相比較器、３は誤差信号を増幅する直
流増幅器、４は誤差信号の不要周波数成分を濾波する低
域濾波器、６は発振された出力クロックの周波数を分周
する分周器、７は出力端子である。１１は所望の発振周
波数範囲を満たすように制御電圧に対して発振周波数の
高低異なる複数のＶＣＯ特性を有し、低域濾波器４によ
り濾波された誤差信号に応じてそれら複数のＶＣＯ特性
のうちのいずれか選択されたＶＣＯ特性に基づいた周波
数の出力クロックを発振する電圧制御発振器であり、こ
の電圧制御発振器１１は、１つの回路構成から成るもの
である。１２は予め設定された上限電圧を入力する入力
端子、１３は予め設定された下限電圧を入力する入力端
子、１４はウインドウコンパレータであり、ウインドウ
コンパレータ１４において、１５は低域濾波器４により
濾波された誤差信号が入力端子１２より入力された上限
電圧以上であるか比較判定する上限電圧比較器、１６は
低域濾波器４により濾波された誤差信号が入力端子１３
より入力された下限電圧以下であるか比較判定する下限
電圧比較器である。１７は上限電圧比較器１５により上
限電圧以上であると判定された場合に、電圧制御発振器
１１のＶＣＯ特性をそれまでに選択されたＶＣＯ特性よ
りも制御電圧に対して発振周波数の高いＶＣＯ特性に切
り替え、また、下限電圧比較器１６により下限電圧以下
であると判定された場合に、電圧制御発振器１１のＶＣ
Ｏ特性をそれまでに選択されたＶＣＯ特性よりも制御電
圧に対して発振周波数の低いＶＣＯ特性に切り替えるＶ
ＣＯ特性切替器である。１８〜２１については、実施の
形態２および実施の形態３において後述する。
【００１１】次に動作について説明する。入力端子１か
らの基準入力と出力クロックとを位相比較器２により比
較し、その誤差信号を直流増幅器３により増幅して、低
域濾波器４により誤差信号の不要周波数成分を濾波す
る。電圧制御発振器１１では、誤差信号に応じてＶＣＯ
特性に基づいた周波数の出力クロックを発振し、さら
に、分周器６によりその出力クロックを分周して出力端
子７より出力すると共に、位相比較器２に帰還する。図
２はこの発明の実施の形態１による電圧制御発振器のＶ
ＣＯ特性を示す特性図であり、図に示すように、電圧制
御発振器１１は、所望の発振周波数範囲を満たすよう
に、発振周波数範囲の広くない高低異なる複数のＶＣＯ
特性を有するものであり、このように各ＶＣＯ特性の発
振周波数範囲を広くしなければ、電圧・周波数変換利得
の直線性を保つことも容易である。この電圧制御発振器
１１は、全体の回路動作電流を切り替えるなどして複数
のＶＣＯ特性のうちのいずれかを選択するものである。
らの基準入力と出力クロックとを位相比較器２により比
較し、その誤差信号を直流増幅器３により増幅して、低
域濾波器４により誤差信号の不要周波数成分を濾波す
る。電圧制御発振器１１では、誤差信号に応じてＶＣＯ
特性に基づいた周波数の出力クロックを発振し、さら
に、分周器６によりその出力クロックを分周して出力端
子７より出力すると共に、位相比較器２に帰還する。図
２はこの発明の実施の形態１による電圧制御発振器のＶ
ＣＯ特性を示す特性図であり、図に示すように、電圧制
御発振器１１は、所望の発振周波数範囲を満たすよう
に、発振周波数範囲の広くない高低異なる複数のＶＣＯ
特性を有するものであり、このように各ＶＣＯ特性の発
振周波数範囲を広くしなければ、電圧・周波数変換利得
の直線性を保つことも容易である。この電圧制御発振器
１１は、全体の回路動作電流を切り替えるなどして複数
のＶＣＯ特性のうちのいずれかを選択するものである。
【００１２】ここで、電圧制御発振器１１の具体的な構
成例を示す。図３はこの発明の実施の形態１による電圧
制御発振器の周辺を示す回路図であり、図において、１
１ａはリング形電圧制御発振器であり、従来から用いら
れている回路構成である。１１ｂはスイッチ制御信号に
応じてリング形電圧制御発振器１１ａに供給される電流
を制御し、その電流に応じてリング形電圧制御発振器１
１ａのＶＣＯ特性を可変設定する電流制御器であり、こ
の実施の形態１により追加される回路構成である。図４
は電流制御器の詳細を示す回路図、図５は電流制御器の
バイアスＶＢＦ制御回路を示す回路図、図６は電流制御
器のバイアスＶＧＦ制御回路を示す回路図であり、電流
制御器１１ｂはこれら図４〜図６の回路から構成される
ものである。図４において、Ｐ，Ｎは、図３における
Ｐ，Ｎに接続され、図５のバイアスＶＢＦ制御回路から
出力される電流値であるバイアスＶＢＦと、図６のバイ
アスＶＧＦ制御回路から出力される電流値であるバイア
スＶＧＦとを加えた電流和に応じた電流値をリング形電
圧制御発振器１１ａに供給するものである。図７はバイ
アスＶＢＦをパラメータとしたＶＣＯ特性の変化を示す
特性図であり、スイッチ制御信号に応じて図５における
スイッチＶＢＦＳＷｎを制御すれば、式（１）に応じ
て、バイアスＶＢＦが可変され、そのバイアスＶＢＦの
変化に応じて図７に示すようにＶＣＯ特性を可変設定す
ることができる。
成例を示す。図３はこの発明の実施の形態１による電圧
制御発振器の周辺を示す回路図であり、図において、１
１ａはリング形電圧制御発振器であり、従来から用いら
れている回路構成である。１１ｂはスイッチ制御信号に
応じてリング形電圧制御発振器１１ａに供給される電流
を制御し、その電流に応じてリング形電圧制御発振器１
１ａのＶＣＯ特性を可変設定する電流制御器であり、こ
の実施の形態１により追加される回路構成である。図４
は電流制御器の詳細を示す回路図、図５は電流制御器の
バイアスＶＢＦ制御回路を示す回路図、図６は電流制御
器のバイアスＶＧＦ制御回路を示す回路図であり、電流
制御器１１ｂはこれら図４〜図６の回路から構成される
ものである。図４において、Ｐ，Ｎは、図３における
Ｐ，Ｎに接続され、図５のバイアスＶＢＦ制御回路から
出力される電流値であるバイアスＶＢＦと、図６のバイ
アスＶＧＦ制御回路から出力される電流値であるバイア
スＶＧＦとを加えた電流和に応じた電流値をリング形電
圧制御発振器１１ａに供給するものである。図７はバイ
アスＶＢＦをパラメータとしたＶＣＯ特性の変化を示す
特性図であり、スイッチ制御信号に応じて図５における
スイッチＶＢＦＳＷｎを制御すれば、式（１）に応じ
て、バイアスＶＢＦが可変され、そのバイアスＶＢＦの
変化に応じて図７に示すようにＶＣＯ特性を可変設定す
ることができる。
【数１】 図８はバイアスＶＧＦをパラメータとしたＶＣＯ特性の
変化を示す特性図、図９はスイッチＶＧＦＳＷｎの制御
に応じたバイアスＶＧＦの変化を示す説明図であり、ス
イッチ制御信号に応じて図６におけるスイッチＶＧＦＳ
Ｗｎを制御すれば、図９に応じて、バイアスＶＧＦが可
変され、そのバイアスＶＧＦの変化に応じて図８に示す
ようにＶＣＯ特性を可変設定することができる。このよ
うに、リング形電圧制御発振器１１ａに電流制御器１１
ｂを加えた構成にすれば、ＶＣＯ特性を任意に可変設定
することができ、即ち、所望の発振周波数範囲を満たす
ように制御電圧に対して発振周波数の高低異なる複数の
ＶＣＯ特性を有する１つの電圧制御発振器１１を構成す
ることができる。また、複数のＶＣＯ特性を有する１つ
の電圧制御発振器１１を構成したので、それぞれ異なる
１つのＶＣＯ特性を有する電圧制御発振器を複数設けた
ものと比較して、大幅に回路構成を簡単にすることがで
き、半導体集積回路上に構成する場合に、チップ面積を
削減することができると共に、消費電力を低減すること
ができる。
変化を示す特性図、図９はスイッチＶＧＦＳＷｎの制御
に応じたバイアスＶＧＦの変化を示す説明図であり、ス
イッチ制御信号に応じて図６におけるスイッチＶＧＦＳ
Ｗｎを制御すれば、図９に応じて、バイアスＶＧＦが可
変され、そのバイアスＶＧＦの変化に応じて図８に示す
ようにＶＣＯ特性を可変設定することができる。このよ
うに、リング形電圧制御発振器１１ａに電流制御器１１
ｂを加えた構成にすれば、ＶＣＯ特性を任意に可変設定
することができ、即ち、所望の発振周波数範囲を満たす
ように制御電圧に対して発振周波数の高低異なる複数の
ＶＣＯ特性を有する１つの電圧制御発振器１１を構成す
ることができる。また、複数のＶＣＯ特性を有する１つ
の電圧制御発振器１１を構成したので、それぞれ異なる
１つのＶＣＯ特性を有する電圧制御発振器を複数設けた
ものと比較して、大幅に回路構成を簡単にすることがで
き、半導体集積回路上に構成する場合に、チップ面積を
削減することができると共に、消費電力を低減すること
ができる。
【００１３】図１に戻って、上記電圧制御発振器１１の
ＶＣＯ特性を選択するにあたって、まず、上限電圧比較
器１５および下限電圧比較器１６において、低域濾波器
４により濾波された誤差信号が上限電圧から下限電圧の
範囲内であるか比較判定する。誤差信号が上限電圧から
下限電圧の範囲内の場合、図２における点Ａに示すよう
に現状でも最適なＶＣＯ特性が選択されているものと判
断し、ＶＣＯ特性を切り替えない。一方、誤差信号が上
限電圧以上、または、下限電圧以下になった場合、上限
電圧比較器１５または下限電圧比較器１６からＶＣＯ特
性切替器１７に判定信号を出力する。ＶＣＯ特性切替器
１７では、上限電圧比較器１５から判定信号を入力した
場合に、図２における点Ｂに示すように誤差信号が上限
電圧以上であると判断し、電圧制御発振器１１のＶＣＯ
特性をそれまでに選択されたＶＣＯ特性よりも制御電圧
に対して発振周波数の高いＶＣＯ特性に切り替える。電
圧制御発振器１１では高いＶＣＯ特性に切り替わったこ
とにより、一旦、発振周波数を高めるが、その発振周波
数が高くなった分、誤差信号が小さくなり、点Ｃに示す
ように誤差信号が上限電圧から下限電圧の範囲内に収ま
るようになる。また、ＶＣＯ特性切替器１７では、下限
電圧比較器１６から判定信号を入力した場合に、図２に
おける点Ｄに示すように誤差信号が下限電圧以下である
と判断し、電圧制御発振器１１のＶＣＯ特性をそれまで
に選択されたＶＣＯ特性よりも制御電圧に対して発振周
波数の低いＶＣＯ特性に切り替える。電圧制御発振器１
１では低いＶＣＯ特性に切り替わったことにより、一
旦、発振周波数を低めるが、その発振周波数が低くなっ
た分、誤差信号が大きくなり、点Ｅに示すように誤差信
号が上限電圧から下限電圧の範囲内に収まるようにな
る。このようにして、誤差信号に応じて自動的に最適な
ＶＣＯ特性を切り替えて選択することができる。
ＶＣＯ特性を選択するにあたって、まず、上限電圧比較
器１５および下限電圧比較器１６において、低域濾波器
４により濾波された誤差信号が上限電圧から下限電圧の
範囲内であるか比較判定する。誤差信号が上限電圧から
下限電圧の範囲内の場合、図２における点Ａに示すよう
に現状でも最適なＶＣＯ特性が選択されているものと判
断し、ＶＣＯ特性を切り替えない。一方、誤差信号が上
限電圧以上、または、下限電圧以下になった場合、上限
電圧比較器１５または下限電圧比較器１６からＶＣＯ特
性切替器１７に判定信号を出力する。ＶＣＯ特性切替器
１７では、上限電圧比較器１５から判定信号を入力した
場合に、図２における点Ｂに示すように誤差信号が上限
電圧以上であると判断し、電圧制御発振器１１のＶＣＯ
特性をそれまでに選択されたＶＣＯ特性よりも制御電圧
に対して発振周波数の高いＶＣＯ特性に切り替える。電
圧制御発振器１１では高いＶＣＯ特性に切り替わったこ
とにより、一旦、発振周波数を高めるが、その発振周波
数が高くなった分、誤差信号が小さくなり、点Ｃに示す
ように誤差信号が上限電圧から下限電圧の範囲内に収ま
るようになる。また、ＶＣＯ特性切替器１７では、下限
電圧比較器１６から判定信号を入力した場合に、図２に
おける点Ｄに示すように誤差信号が下限電圧以下である
と判断し、電圧制御発振器１１のＶＣＯ特性をそれまで
に選択されたＶＣＯ特性よりも制御電圧に対して発振周
波数の低いＶＣＯ特性に切り替える。電圧制御発振器１
１では低いＶＣＯ特性に切り替わったことにより、一
旦、発振周波数を低めるが、その発振周波数が低くなっ
た分、誤差信号が大きくなり、点Ｅに示すように誤差信
号が上限電圧から下限電圧の範囲内に収まるようにな
る。このようにして、誤差信号に応じて自動的に最適な
ＶＣＯ特性を切り替えて選択することができる。
【００１４】以上のように、この実施の形態１によれ
ば、広い発振周波数範囲に渡ってＶＣＯ特性を最適化で
きると共に、その各ＶＣＯ特性の電圧・変換利得は発振
周波数範囲で必要以上に高くする必要がなく、また、一
定の直線性を保ったままにできるため、外乱にも強く安
定したＰＬＬ回路を実現することができる。また、製造
プロセスのばらつきに対しても、ＶＣＯ特性の切り替え
の範囲を余裕をもって複数準備しておけば、自動的に切
り替えて動作するため、ばらつきを吸収することがで
き、ＶＣＯ特性のために製造プロセスを必要以上に管理
する必要がないという利点がある。さらに、複数のＶＣ
Ｏ特性を有する１つの電圧制御発振器１１を構成したの
で、それぞれ異なる１つのＶＣＯ特性を有する電圧制御
発振器を複数設けたものと比較して、大幅に回路構成を
簡単にすることができ、半導体集積回路上に構成する場
合に、チップ面積を削減することができると共に、消費
電力を低減することができる。
ば、広い発振周波数範囲に渡ってＶＣＯ特性を最適化で
きると共に、その各ＶＣＯ特性の電圧・変換利得は発振
周波数範囲で必要以上に高くする必要がなく、また、一
定の直線性を保ったままにできるため、外乱にも強く安
定したＰＬＬ回路を実現することができる。また、製造
プロセスのばらつきに対しても、ＶＣＯ特性の切り替え
の範囲を余裕をもって複数準備しておけば、自動的に切
り替えて動作するため、ばらつきを吸収することがで
き、ＶＣＯ特性のために製造プロセスを必要以上に管理
する必要がないという利点がある。さらに、複数のＶＣ
Ｏ特性を有する１つの電圧制御発振器１１を構成したの
で、それぞれ異なる１つのＶＣＯ特性を有する電圧制御
発振器を複数設けたものと比較して、大幅に回路構成を
簡単にすることができ、半導体集積回路上に構成する場
合に、チップ面積を削減することができると共に、消費
電力を低減することができる。
【００１５】実施の形態２．この発明の実施の形態２に
よるＶＣＯ特性自動可変ＰＬＬ回路は、図１に示したＶ
ＣＯ特性切替器１７に、上限電圧比較器１５により上限
電圧以上であると判定された時間、または、下限電圧比
較器１６により下限電圧以下であると判定された時間が
予め設定された時間以上連続して判定された場合に、電
圧制御発振器１１のＶＣＯ特性を切り替えるタイマ１８
を備えたものである。
よるＶＣＯ特性自動可変ＰＬＬ回路は、図１に示したＶ
ＣＯ特性切替器１７に、上限電圧比較器１５により上限
電圧以上であると判定された時間、または、下限電圧比
較器１６により下限電圧以下であると判定された時間が
予め設定された時間以上連続して判定された場合に、電
圧制御発振器１１のＶＣＯ特性を切り替えるタイマ１８
を備えたものである。
【００１６】次に動作について説明する。ＶＣＯ特性を
切り替える場合にはシステムが過敏になりすぎないよう
考慮する必要がある。低域濾波器４から出力される誤差
信号は、このＶＣＯ特性自動可変ＰＬＬ回路の動作状態
により若干の変動がある。この変動に過敏に反応してＶ
ＣＯ特性を切り替えることは、ＰＬＬ回路の不安定性を
もたらす可能性がある。これを防ぐために、ＶＣＯ特性
切替器１７にタイマ１８を備え、予め設定された時間以
上連続して上限電圧から下限電圧の範囲を外れた場合に
ＶＣＯ特性を切り替えるようにすれば動作の安定性を確
保することができる。尚、上限電圧、下限電圧およびタ
イマの動作時間はＶＣＯ特性自動可変ＰＬＬ回路に要求
される特性に応じて任意に設定可能なものとする。
切り替える場合にはシステムが過敏になりすぎないよう
考慮する必要がある。低域濾波器４から出力される誤差
信号は、このＶＣＯ特性自動可変ＰＬＬ回路の動作状態
により若干の変動がある。この変動に過敏に反応してＶ
ＣＯ特性を切り替えることは、ＰＬＬ回路の不安定性を
もたらす可能性がある。これを防ぐために、ＶＣＯ特性
切替器１７にタイマ１８を備え、予め設定された時間以
上連続して上限電圧から下限電圧の範囲を外れた場合に
ＶＣＯ特性を切り替えるようにすれば動作の安定性を確
保することができる。尚、上限電圧、下限電圧およびタ
イマの動作時間はＶＣＯ特性自動可変ＰＬＬ回路に要求
される特性に応じて任意に設定可能なものとする。
【００１７】以上のように、この実施の形態２によれ
ば、タイマ１８により、予め設定された時間以上連続し
て上限電圧から下限電圧の範囲を外れた場合にＶＣＯ特
性を切り替えるようにしたので、動作の安定性を確保す
ることができる。
ば、タイマ１８により、予め設定された時間以上連続し
て上限電圧から下限電圧の範囲を外れた場合にＶＣＯ特
性を切り替えるようにしたので、動作の安定性を確保す
ることができる。
【００１８】実施の形態３．図１において、１９は位相
比較器２、直流増幅器３、低域濾波器４、および分周器
６を動作可能にする予め設定された上限周波数を入力す
る入力端子、２０はその下限周波数を入力する入力端
子、２１はそれら上限周波数および下限周波数と出力ク
ロックの周波数とを比較し、その出力クロックの周波数
がそれら上限周波数および下限周波数の範囲内になるよ
うに、直流増幅器３を制御する周波数比較器である。
比較器２、直流増幅器３、低域濾波器４、および分周器
６を動作可能にする予め設定された上限周波数を入力す
る入力端子、２０はその下限周波数を入力する入力端
子、２１はそれら上限周波数および下限周波数と出力ク
ロックの周波数とを比較し、その出力クロックの周波数
がそれら上限周波数および下限周波数の範囲内になるよ
うに、直流増幅器３を制御する周波数比較器である。
【００１９】次に動作について説明する。ＶＣＯ特性を
自動的に切り替えることにより、位相比較器２、直流増
幅器３、低域濾波器４、または分周器６のロジック動作
の限界を超えて、電圧制御発振器１１の発振周波数が上
がり過ぎたり、下がり過ぎたりすることがないように、
周波数比較器２１により、入力端子１９，２０から入力
された上限周波数および下限周波数と出力クロックの周
波数とを比較し、その出力クロックの周波数がそれら上
限周波数および下限周波数の範囲内になるように、直流
増幅器３を強制的に制御する。尚、周波数比較器２１に
よる制御は、ＶＣＯ特性自動可変ＰＬＬ回路のループ内
であればどこでも良く、即ち、位相比較器２、直流増幅
器３、低域濾波器４、電圧制御発振器１１、または分周
器６のうちの任意の構成で制御すれば良く、直流増幅器
３である必要はない。
自動的に切り替えることにより、位相比較器２、直流増
幅器３、低域濾波器４、または分周器６のロジック動作
の限界を超えて、電圧制御発振器１１の発振周波数が上
がり過ぎたり、下がり過ぎたりすることがないように、
周波数比較器２１により、入力端子１９，２０から入力
された上限周波数および下限周波数と出力クロックの周
波数とを比較し、その出力クロックの周波数がそれら上
限周波数および下限周波数の範囲内になるように、直流
増幅器３を強制的に制御する。尚、周波数比較器２１に
よる制御は、ＶＣＯ特性自動可変ＰＬＬ回路のループ内
であればどこでも良く、即ち、位相比較器２、直流増幅
器３、低域濾波器４、電圧制御発振器１１、または分周
器６のうちの任意の構成で制御すれば良く、直流増幅器
３である必要はない。
【００２０】以上のように、この実施の形態３によれ
ば、周波数比較器２１により、出力クロックの周波数が
それら上限周波数および下限周波数の範囲内になるよう
に、直流増幅器３を強制的に制御するので、ＶＣＯ特性
自動可変ＰＬＬ回路の動作をより安定化することができ
る。
ば、周波数比較器２１により、出力クロックの周波数が
それら上限周波数および下限周波数の範囲内になるよう
に、直流増幅器３を強制的に制御するので、ＶＣＯ特性
自動可変ＰＬＬ回路の動作をより安定化することができ
る。
【００２１】
【発明の効果】以上のように、この発明によれば、広い
発振周波数範囲に渡ってＶＣＯ特性を最適化できると共
に、その各ＶＣＯ特性の電圧・変換利得は発振周波数範
囲で必要以上に高くする必要がなく、また、一定の直線
性を保ったままにできるため、外乱にも強く安定したＰ
ＬＬ回路を実現することができる効果がある。また、製
造プロセスのばらつきに対しても、ＶＣＯ特性の切り替
えの範囲を余裕をもって複数準備しておけば、自動的に
切り替えて動作するため、ばらつきを吸収することがで
き、ＶＣＯ特性のために製造プロセスを必要以上に管理
する必要がないという効果がある。さらに、複数のＶＣ
Ｏ特性を有する１つの電圧制御発振器を構成したので、
それぞれ異なる１つのＶＣＯ特性を有する電圧制御発振
器を複数設けたものと比較して、大幅に回路構成を簡単
にすることができ、半導体集積回路上に構成する場合
に、チップ面積を削減することができると共に、消費電
力を低減することができる効果がある。
発振周波数範囲に渡ってＶＣＯ特性を最適化できると共
に、その各ＶＣＯ特性の電圧・変換利得は発振周波数範
囲で必要以上に高くする必要がなく、また、一定の直線
性を保ったままにできるため、外乱にも強く安定したＰ
ＬＬ回路を実現することができる効果がある。また、製
造プロセスのばらつきに対しても、ＶＣＯ特性の切り替
えの範囲を余裕をもって複数準備しておけば、自動的に
切り替えて動作するため、ばらつきを吸収することがで
き、ＶＣＯ特性のために製造プロセスを必要以上に管理
する必要がないという効果がある。さらに、複数のＶＣ
Ｏ特性を有する１つの電圧制御発振器を構成したので、
それぞれ異なる１つのＶＣＯ特性を有する電圧制御発振
器を複数設けたものと比較して、大幅に回路構成を簡単
にすることができ、半導体集積回路上に構成する場合
に、チップ面積を削減することができると共に、消費電
力を低減することができる効果がある。
【００２２】また、この発明によれば、タイマにより、
予め設定された時間以上連続して上限電圧から下限電圧
の範囲を外れた場合にＶＣＯ特性を切り替えるようにし
たので、動作の安定性を確保することができる効果があ
る。
予め設定された時間以上連続して上限電圧から下限電圧
の範囲を外れた場合にＶＣＯ特性を切り替えるようにし
たので、動作の安定性を確保することができる効果があ
る。
【００２３】また、この発明によれば、周波数比較器に
より、出力クロックの周波数が上限周波数および下限周
波数の範囲内になるように強制的に制御したので、ＶＣ
Ｏ特性自動可変ＰＬＬ回路の動作をより安定化すること
ができる効果がある。
より、出力クロックの周波数が上限周波数および下限周
波数の範囲内になるように強制的に制御したので、ＶＣ
Ｏ特性自動可変ＰＬＬ回路の動作をより安定化すること
ができる効果がある。
【図１】 この発明の実施の形態１によるＶＣＯ特性自
動可変ＰＬＬ回路を示すブロック構成図である。
動可変ＰＬＬ回路を示すブロック構成図である。
【図２】 この発明の実施の形態１による電圧制御発振
器のＶＣＯ特性を示す特性図である。
器のＶＣＯ特性を示す特性図である。
【図３】 この発明の実施の形態１による電圧制御発振
器の周辺を示す回路図である。
器の周辺を示す回路図である。
【図４】 電流制御器の詳細を示す回路図である。
【図５】 電流制御器のバイアスＶＢＦ制御回路を示す
回路図である。
回路図である。
【図６】 電流制御器のバイアスＶＧＦ制御回路を示す
回路図である。
回路図である。
【図７】 バイアスＶＢＦをパラメータとしたＶＣＯ特
性の変化を示す特性図である。
性の変化を示す特性図である。
【図８】 バイアスＶＧＦをパラメータとしたＶＣＯ特
性の変化を示す特性図である。
性の変化を示す特性図である。
【図９】 スイッチＶＧＦＳＷｎの制御に応じたバイア
スＶＧＦの変化を示す説明図である。
スＶＧＦの変化を示す説明図である。
【図１０】 従来のＰＬＬ回路を示すブロック構成図で
ある。
ある。
【図１１】 従来の電圧制御発振器のＶＣＯ特性を示す
特性図である。
特性図である。
２ 位相比較器、３ 直流増幅器、４ 低域濾波器、１
１ 電圧制御発振器、１５ 上限電圧比較器、１６ 下
限電圧比較器、１７ ＶＣＯ特性切替器、１８タイマ、
２１ 周波数比較器。
１ 電圧制御発振器、１５ 上限電圧比較器、１６ 下
限電圧比較器、１７ ＶＣＯ特性切替器、１８タイマ、
２１ 周波数比較器。
Claims (3)
- 【請求項１】 基準入力と出力クロックとの位相差に応
じた誤差信号を出力する位相比較器と、その位相比較器
から出力された誤差信号を増幅する直流増幅器と、その
直流増幅器により増幅された誤差信号の不要周波数成分
を濾波する低域濾波器と、その低域濾波器により濾波さ
れた誤差信号が予め設定された上限電圧以上であるか比
較判定する上限電圧比較器と、上記低域濾波器により濾
波された誤差信号が予め設定された下限電圧以下である
か比較判定する下限電圧比較器と、所望の発振周波数範
囲を満たすように制御電圧に対して発振周波数の高低異
なる複数のＶＣＯ特性を有し、上記低域濾波器により濾
波された誤差信号に応じてそれら複数のＶＣＯ特性のう
ちのいずれか選択されたＶＣＯ特性に基づいた周波数の
出力クロックを発振する１つの電圧制御発振器と、上記
上限電圧比較器により上限電圧以上であると判定された
場合に、上記電圧制御発振器のＶＣＯ特性をそれまでに
選択されたＶＣＯ特性よりも制御電圧に対して発振周波
数の高いＶＣＯ特性に切り替え、上記下限電圧比較器に
より下限電圧以下であると判定された場合に、上記電圧
制御発振器のＶＣＯ特性をそれまでに選択されたＶＣＯ
特性よりも制御電圧に対して発振周波数の低いＶＣＯ特
性に切り替えるＶＣＯ特性切替器とを備えたＶＣＯ特性
自動可変ＰＬＬ回路。 - 【請求項２】 ＶＣＯ特性切替器は、上限電圧比較器に
より上限電圧以上であると判定された時間、または、下
限電圧比較器により下限電圧以下であると判定された時
間が予め設定された時間以上連続して判定された場合
に、ＶＣＯ特性を切り替えるタイマを備えたことを特徴
とする請求項１記載のＶＣＯ特性自動可変ＰＬＬ回路。 - 【請求項３】 位相比較器、直流増幅器、および低域濾
波器を動作可能にする予め設定された上限周波数および
下限周波数と出力クロックの周波数とを比較し、その出
力クロックの周波数がそれら上限周波数および下限周波
数の範囲内になるように、位相比較器、直流増幅器、低
域濾波器、または電圧制御発振器を制御する周波数比較
器を備えたことを特徴とする請求項１または請求項２記
載のＶＣＯ特性自動可変ＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10165627A JP2000004156A (ja) | 1998-06-12 | 1998-06-12 | Ｖｃｏ特性自動可変ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10165627A JP2000004156A (ja) | 1998-06-12 | 1998-06-12 | Ｖｃｏ特性自動可変ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000004156A true JP2000004156A (ja) | 2000-01-07 |
Family
ID=15815966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10165627A Pending JP2000004156A (ja) | 1998-06-12 | 1998-06-12 | Ｖｃｏ特性自動可変ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000004156A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004004126A1 (en) | 2002-06-28 | 2004-01-08 | Advanced Micro Devices, Inc. | Phase-locked loop with automatic frequency tuning |
| US6747519B2 (en) | 2002-06-28 | 2004-06-08 | Advanced Micro Devices, Inc. | Phase-locked loop with automatic frequency tuning |
| JP2005124028A (ja) * | 2003-10-20 | 2005-05-12 | Ricoh Co Ltd | Ｐｌｌ回路 |
| KR100793988B1 (ko) | 2006-04-21 | 2008-01-16 | 삼성전자주식회사 | 자기 교정 전압 제어 발진기를 위한 시스템 및 방법 |
| JP2008124687A (ja) * | 2006-11-10 | 2008-05-29 | Matsushita Electric Ind Co Ltd | Ｐｌｌ回路及び信号送受信システム |
| US8085098B2 (en) | 2008-10-10 | 2011-12-27 | Canon Kabushiki Kaisha | PLL circuit |
| KR20170030616A (ko) * | 2014-09-18 | 2017-03-17 | 인텔 코포레이션 | 디지털 위상 동기 루프 공급 전압 제어 |
| CN106549663A (zh) * | 2015-09-16 | 2017-03-29 | 北京信威通信技术股份有限公司 | 频踪快速锁定的方法及装置 |
-
1998
- 1998-06-12 JP JP10165627A patent/JP2000004156A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004004126A1 (en) | 2002-06-28 | 2004-01-08 | Advanced Micro Devices, Inc. | Phase-locked loop with automatic frequency tuning |
| US6747519B2 (en) | 2002-06-28 | 2004-06-08 | Advanced Micro Devices, Inc. | Phase-locked loop with automatic frequency tuning |
| JP2005532016A (ja) * | 2002-06-28 | 2005-10-20 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 自動周波数同調位相ロックループ |
| JP2005124028A (ja) * | 2003-10-20 | 2005-05-12 | Ricoh Co Ltd | Ｐｌｌ回路 |
| JP4679814B2 (ja) * | 2003-10-20 | 2011-05-11 | 株式会社リコー | Ｐｌｌ回路 |
| KR100793988B1 (ko) | 2006-04-21 | 2008-01-16 | 삼성전자주식회사 | 자기 교정 전압 제어 발진기를 위한 시스템 및 방법 |
| JP2008124687A (ja) * | 2006-11-10 | 2008-05-29 | Matsushita Electric Ind Co Ltd | Ｐｌｌ回路及び信号送受信システム |
| US8085098B2 (en) | 2008-10-10 | 2011-12-27 | Canon Kabushiki Kaisha | PLL circuit |
| KR20170030616A (ko) * | 2014-09-18 | 2017-03-17 | 인텔 코포레이션 | 디지털 위상 동기 루프 공급 전압 제어 |
| JP2017530606A (ja) * | 2014-09-18 | 2017-10-12 | インテル コーポレイション | デジタル位相ロックループ供給電圧制御 |
| KR102243031B1 (ko) * | 2014-09-18 | 2021-04-22 | 인텔 코포레이션 | 디지털 위상 동기 루프 공급 전압 제어 |
| CN106549663A (zh) * | 2015-09-16 | 2017-03-29 | 北京信威通信技术股份有限公司 | 频踪快速锁定的方法及装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101082724B1 (ko) | 2π 슬립 검출을 이용하여 위상 동기 루프(ＰＬＬ)합성기를 거칠게 동조시키는 시스템 및 방법 | |
| JP2000004156A (ja) | Ｖｃｏ特性自動可変ｐｌｌ回路 | |
| US7039380B2 (en) | Automatic center frequency tuning of a voltage controlled oscillator | |
| JP2002043939A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| KR100817286B1 (ko) | 전압 제어 발진기의 주파수 대역을 안정적으로 조정하는위상 동기 루프 및 방법 | |
| JP2001320235A (ja) | 電圧制御発振器 | |
| JP2007124508A (ja) | Ｐｌｌ過渡応答制御システム及び通信システム | |
| JP2001230668A (ja) | 位相比較回路およびｐｌｌ回路 | |
| JP4327144B2 (ja) | Ｐｌｌ回路におけるアクティブフィルタ。 | |
| US20070237277A1 (en) | Method and Integrated Circuit for Controlling an Oscillator Signal | |
| JP2008118522A (ja) | Ｆｍ受信機 | |
| EP1518324A1 (en) | Phase locked loop circuit, electronic device including a phase locked loop circuit and method for generating a periodic signal | |
| JP2002050961A (ja) | フェイズロックループ回路 | |
| JPH08228206A (ja) | セルラー方式送信器用データ変調システム | |
| CN219124185U (zh) | 占空比校正电路 | |
| JP3161137B2 (ja) | Ｐｌｌ回路 | |
| WO2001008312A1 (en) | Compensation circuit for low phase offset for phase-locked loops | |
| JPH10200406A (ja) | Ｐｌｌ回路 | |
| JP2979805B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH11308100A (ja) | 位相ロックループ回路 | |
| JPS6356018A (ja) | Ｐｌｌの同期引き込み方式 | |
| US20060267694A1 (en) | VCO with large frequency range but low control voltage gain | |
| JPH10126258A (ja) | Ｐｌｌ回路 | |
| JPH10215168A (ja) | Ｖｃｘｏを用いたｐｌｌ発振器 | |
| JPH03273710A (ja) | 半導体装置 |