JP2005532016A - 自動周波数同調位相ロックループ - Google Patents

自動周波数同調位相ロックループ Download PDF

Info

Publication number
JP2005532016A
JP2005532016A JP2004549852A JP2004549852A JP2005532016A JP 2005532016 A JP2005532016 A JP 2005532016A JP 2004549852 A JP2004549852 A JP 2004549852A JP 2004549852 A JP2004549852 A JP 2004549852A JP 2005532016 A JP2005532016 A JP 2005532016A
Authority
JP
Japan
Prior art keywords
controlled oscillator
voltage controlled
operating
voltage
pll
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004549852A
Other languages
English (en)
Other versions
JP2005532016A5 (ja
Inventor
ヤーネ ロルフ
クルーグ ボルフラム
ライデル トルシュテン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10229130A external-priority patent/DE10229130B3/de
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2005532016A publication Critical patent/JP2005532016A/ja
Publication of JP2005532016A5 publication Critical patent/JP2005532016A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1077Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the phase or frequency detection means
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

電圧制御発信器(4)の適切な動作モード(Q)を自動的に設定できるPLL周波数シンセサイザを提供する。電圧制御発信器(4)は複数の動作モードで動作可能であり、動作モードのそれぞれは電圧制御発信器の異なった動作周波数レンジを定義する。適切な動作モードを、PLL周波数シンセサイザの位相/周波数検出器(1)によって検出された誤差信号に基づいて選択する。ウィンドウ比較器を用いて、誤差信号が所定の誤差電圧の上限を超えたとき、または下限を下回った場合に、隣接する動作モードへの切り替えを行う。

Description

本発明は一般に選択された動作モードの自動調整機能を持つ位相ロックループ周波数シンセサイザに関する。
位相ロックループ(PLL)周波数シンセサイザは入力信号に対して一定の位相関係を持つ特定周波数の出力信号を生成する回路である。PLL周波数シンセサイザの一般的な構成を図1のブロック図に示す。このPLL周波数シンセサイザは位相/周波数検出器(PFD)1と、ローパスフィルタ3と、電圧制御発信器(VCO)4とから構成される。入力信号FINが位相/周波数検出器1に供給され、VCO4の出力信号FOUTが位相/周波数検出器1にフィードバックされる。この位相/周波数検出器1は入力信号FINの位相とフィードバック信号FOUTの位相とを比較する。もし両方の信号が互いに異なっていたら、この位相/周波数検出器はその差の大きさを示す誤差信号を出力する。この誤差信号はVCO4を制御して、位相/周波数検出器1への2つの入力信号(FIN,FOUT)の周波数が最終的に合致するようにする。この位相差が特定の誤差値未満になったときに、このVCOの出力信号(FOUT)は入力信号(FIN)の位相に結合される。
VCO出力信号FOUTの所望の周波数は入力信号FINの周波数である。出力信号FOUTの出力周波数はフィードバック分周器5を用いることによって、入力信号FINの周波数の倍数にすることも可能である。上記のPLL周波数シンセサイザは分周数N=1を用いた特定のケースを示している。
位相ロックループのフィードバックパスの効果によって、VCO出力信号FOUTは、入力信号FINに対して固定された位相関係を持つ。入力および出力信号の位相は最小限の位相オフセットを保ちながら同期する。
多くの場合、位相/周波数検出器1からの誤差信号出力に基づいてVCO4に対する同調電圧を生成するためにチャージポンプ2を用いる。このチャージポンプとVCO4の間に接続されたループフィルタ3は、VCO同調電圧から高周波成分を除去するために用いられる。
低ノイズPLL用途においては、VCO周波数制御特性のループゲインが決定パラメータの一つである。低VCO位相ノイズを達成するためには、PLL周波数シンセサイザは比較的低いゲインを持たなくてはならない。位相ノイズを低減するために、しばしばVCOは、複数の動作周波数レンジに全体の動作周波数レンジを分散させて設計される。そのようなVCOは、比較的小さなVCOゲインと比較的小さな入力電圧レンジを用いて、広帯域の出力周波数において確実に動作する。このVCOは、VCO入力電圧に応答して出力周波数を生成するために特定の動作曲線を用いた複数の動作モードのうちの一つで動作する。所望のPLL動作を達成するために、VCOのその動作曲線は所望のPLL出力周波数に近い動作モードの中心周波数に対応して選択されなければならない。
VCOの動作曲線の適切なセットを図3に示す。動作曲線のそれぞれは低いゲインを持ち、VMINからVOUTまでの範囲の同一レンジの入力電圧において動作する。VCOに印加される特定のデジタル制御語によって、一度に一つの動作曲線Sが選択される。
慣習的には、PLLの電源が投入される際に、適切な中心周波数を持つ動作曲線を選択する。通常のPLL動作においては、ループフィルタ電圧がVCOに印加される。
適切な動作曲線を自動的に選択する手順において、ループフィルタ電圧ではなくて、基準電圧VREFをVCO入力に印加する。この基準電圧VREFは、VCRが動作するように指示された入力電圧幅の名目中心であることが望ましい。対応するPLL周波数シンセサイザの構成を表す図2に示すように、スイッチ7および8が対応して開いたり、閉じたりする。
この動作曲線は、自己校正回路6から供給される制御語によって選択される。自己校正回路6はPLL入力信号FINおよびPLLフィードバック信号FOUTを受信する。自己校正回路6は周波数検出器9と、デジタルアキュムレータ10と、状態機械11とを含む。この回路は、VCR4に符号語(コードワード)を供給して適切な動作曲線を選択するために電源投入時にのみ動作する。
自己校正の際、周波数検出器9の測定結果がVCRの所望の最適動作モードが選択されたことを示すまでデジタル制御語を増分していくことによって、VCRに与えられるデジタル制御語が決定される。そのような位相ロックループベースの周波数シンセサイザについては、W.B.Willsonらによる、”A CMOS self-calibrating frequency synthesizer”、IEEE Journal Of Solid-State Circuit, vol. 35, no.10, 2000年10月に説明されている。
PLL周波数シンセサイザ、および特にVCOは、未だ多くの問題をかかえている。問題の一つは、適切な動作レンジの自動選択が電源投入の際にしかできないことである。動作中の所望の出力周波数のいかなる変更も、または大きなドリフトまたは温度偏移に対するいかなる補償も周波数合成動作を中断することなしには実行不可能である。
発明の概要
所望の出力周波数に適切な動作レンジに自動的に適応することを可能にする、改良されたPLL周波数シンセサイザが提供される。
一実施形態として、電圧制御発信器と、位相/周波数検出器と、動作モード決定ユニットとを備えたPLL周波数シンセサイザが提供される。電圧制御発信器は、それぞれが電圧制御発信器の異なった動作周波数レンジを定義する複数の動作モードにおいて動作可能である。位相/周波数検出器は周波数入力信号およびPLLフィードバック信号に基づいて誤差信号を生成する。動作モード決定ユニットは検出された誤差信号に基づいて電圧制御発信器の動作モードの一つを決定する。動作モード決定ユニットは誤差電圧が上側および下側の電圧限界を超えたとき、または下回ったときに、隣接する動作モードへ移行するための上限および下限の誤差電圧を定義するウィンドウ比較器を備える。
他の実施形態では、動作周波数レンジは、電圧制御発信器の同調電圧の線形および使用可能な動作レンジによって決定される。
他の実施形態では、前記ウィンドウ比較器は、誤差電圧の上限および下限を監視する二つの比較器を含む。
他の実施形態では、動作モード決定ユニットは、電圧制御発信器に供給されるデジタル制御語を生成することによって特定の動作モードを選択するためのアップ/ダウンカウンタをさらに含む。
他の実施形態では、アップ/ダウンカウンタは比較器の出力に基づいてデジタル制御語を増加させ、または減少させる。
他の実施形態では、動作モード決定ユニットは、動作モード決定ユニットの動作が外部入力信号によってホールド状態に設定されるように構成される。
他の実施形態では、PLL周波数シンセサイザの電圧制御発信器の動作を制御する方法を提供する。電圧制御発信器は複数の動作モードで動作可能であり、それぞれのモードが電圧制御発信器の異なる動作周波数レンジを定義する。この方法は、周波数入力信号およびPLLフィードバック信号の間の誤差信号に基づいて電圧制御発信器の動作モードの一つを決定する。この決定ステップでは、誤差信号が上側および下側の電圧限界を超えたとき、または下回ったときに、隣接する動作モードに現在の動作モードを切り替えるために、誤差信号を所定の誤差電圧の上限および下限と比較する。
他の実施形態では、隣接する動作モードの動作周波数レンジはそれぞれの周波数レンジの予め定義された部分だけ重なる。
他の実施形態では、この重なりは動作周波数レンジのおおよそ半分に相当する。
他の実施形態では、動作周波数レンジは、電圧制御発信器の同調電圧の線形および使用可能な動作レンジによって決定される。
他の実施形態では、複数の動作モードのうちの一つを選択するデジタル制御語は、誤差信号が上限誤差電圧を超えるか、または下限誤差電圧より低下したときに、増加され、または減少される。
他の実施形態では、誤差電圧を上限および下限誤差電圧と比較した結果として、隣接する動作レンジに切り替えるための切り替え信号を所定の時間期間だけ遅延させる。
他の実施形態では、後続の比較結果が前記所定の遅延期間の間に現在の動作モードを維持すべきことを示している場合には、隣接する動作モードを選択するための遅延させられた切り替え信号を削除する。
その他の実施形態は、従属請求項の主題となる。
添付の図面は、本発明の原理を説明する目的において、明細書に組み込まれ、そして明細書の一部となる。これらの図面は、本発明がいかに製造され、使用されるかを示す図示され、説明される実施例のみに本発明を限定するものと考えるべきではない。他の特徴および優位点は添付の図面に示されるように、以下のより詳細な本発明の説明において明らかになるであろう。
本発明の例示としての実施形態を図面を参照して説明する。類似の要素および構造は同様の参照符号で示す。
図面、特に図4に、ここで説明するチャージポンプ位相ロックループを示す。図4に示された構成では、位相/周波数検出器1、チャージポンプ2、ループフィルタ3、電圧制御発信器4およびPLLフィードバック分周器5は、図2に示したチャージポンプ位相ロックループの対応する要素と一般的に同様である。さらに、図4の位相ロックループは、電源投入時または動作中のいずれの場合にも、位相ロックループ周波数シンセサイザが適切な動作曲線を自動的に選択可能にする動作モード決定ユニット12を備える。ループフィルタ3は図2のループフィルタ3と同様であるが、このループフィルタが動作モード決定ユニット12に供給される制御信号を供給する点で異なる。この動作モード決定ユニットは、VCO4の複数の動作曲線のうちの一つを選択するための制御語を出力する。
動作モード決定ユニット12はウィンドウ比較器13およびアップ/ダウンカウンタ14を含む。ウィンドウ比較器13はVCO同調電圧、つまり誤差信号を監視し、比較結果に応じて上げ(アップ)または下げ(ダウン)信号によって、アップ/ダウンカウンタ14に対してデジタル符号語を増加させ、または減少させるように指示する。アップ/ダウンカウンタ14の出力は、VCOの動作レンジを所望の出力周波数に調整するために、VCO4の動作モードSを隣接する動作モードに切り替える。
図5に動作モード決定ユニット12の一実施形態としての特定の構成を示す。図5に示す位相ロックループにおいて、位相/周波数検出器1、チャージポンプ2、ループフィルタ3、電圧制御発信器4およびフィードバック分周器5は、図4に示した位相ロックループの対応する要素と同様である。図5の実施形態は、図4の位相ロックループとは、動作モード決定ユニット12の構成が異なる。動作モード決定ユニット12の構成中、ウィンドウ比較器13およびアップ/ダウンカウンタ14は図4で説明したものと同様であるが、遅延カウンタ15がそれらの間に接続されている点が異なる。遅延カウンタ15は、ウィンドウ比較器からの切り替え信号、つまり隣接した動作モードへの切り替えと、アップ/ダウンカウンタ14によって実行される隣接した動作モードへの切り替え動作との間に遅延を設けることによって、VCOの安定した動作を生み出すように機能する。
遅延カウンタ15は、アップ/ダウンカウンタ14に対して、上げまたは下げの切り替え信号を転送する前に、所定のクロック数をカウントすることによってそのような遅延を計算する。遅延カウンタ15が入力信号FINをクロック信号として用いることが望ましい。当業者であれば、同様の効果、つまり所定の遅延を提供するために他のクロック信号を用いることができることが理解できる。
隣接する動作レンジへの切り替え命令が現に遅延されているとき、その遅延期間において、その切り替え命令はウィンドウ比較器13の後続出力によって「覆され」て、遅延カウンタ15はリセットされる。つまり、アップ/ダウンカウンタ14に転送されるのを待っている切り替え命令がキャンセルされる。従って、隣接する動作モード間の短時間の切り替えを回避することができ、それによってより安定したVCO動作につながる。
他の実施形態では、アップ/ダウンカウンタ14の動作は外部「ディスエーブル」信号によってホールド状態に設定することができる。
VCR同調電圧、つまりチャージポンプ2から提供される誤差信号は動作モード決定ユニット12に供給されるのが望ましい。好適な実施形態では、動作モード決定ユニットに供給される信号は、VCO同調電圧をローパスフィルタリングするためにループフィルタ3内において取得される。動作モード決定ユニットに供給される入力信号をローパスフィルタリングすることによって、切り替え動作は平滑化され、より安定したVCO動作につながる。
図6は、図4または図5に示した位相ロックループ周波数シンセサイザに用いることができるループフィルタ3の一例を示す。特に、ループフィルタ3はコンデンサ16と17のペアおよび抵抗器18を含む。ウィンドウ比較器13は抵抗器18とコンデンサ17との間に接続された入力を含む。この構成によって、この動作モード決定ユニットは平滑化された入力信号を受信する。当業者であれば、動作モード決定ユニット入力を平滑化するための他の任意の手段を用いることができることは理解できる。
ウィンドウ比較器13の一実施形態としての特定例を図7に示す。ウィンドウ比較器の目的はVCO同調電圧を監視して、VCO同調電圧が所定の電圧設定よりも上になったり、下になったりしたときに、アップ/ダウンカウンタ14にデジタル的に指令することである。この電圧「ウィンドウ(窓)」は異なった抵抗値を用いることで調整可能である。図7の比較器は、分圧器を形成する抵抗器R1,R2およびR3を含む。この分圧器は電圧「ウィンドウ」の上限および下限電圧を定義する。R2の抵抗値を小さくすることで、ウィンドウの大きさが狭くなる。R2を大きくすると、ウィンドウの大きさが広くなる。比較器C1およびC2それぞれには、これらの所定の電圧が接続される。これらの比較器のそれぞれは、受信したVCO同調電圧をそれら所定の電圧の一つと比較して、その結果「上げ」または「下げ」をアップ/ダウンカウンタ14に出力する。上述のように、これらの比較結果を遅延カウンタ15を通して転送することもできる。
上述の様々な実施形態に従って、低ノイズPLL周波数シンセサイザにおいて、VCOの動作は自動的に所望の出力電圧に調整される。VCO同調電圧に基づいて、動作中に適切な動作モードが自動的に選択される。
本発明をそれに従って構成された物理的実施形態に関連して説明したが、当業者には、上記開示に照らして、本発明の精神および意図する範囲から離れることなく添付の特許請求の範囲内において、本発明の様々な変更、変形および改良が可能であることは明らかである。さらに、開示した発明を不必要にわかりにくくするのを避けるために、当業者が習熟していると考えられる領域については説明を省略した。従って、本発明は例示の特定の実施形態に限定されるべきではなく、添付の特許請求の範囲によってのみ限定されるものと理解するべきである。
従来のチャージポンプ位相ロックループのブロック図。 チャージポンプを含む自己校正位相ロックループのブロック図。 図2に示した位相ロックループの電圧制御発信器の利用可能な動作曲線のセットを示す図。 適切な発信器動作曲線を自動的に選択するチャージポンプ位相ロックループのブロック図。 適切な発信器動作曲線の自動選択機能を持つチャージポンプ位相ロックループのより詳細な実施形態を示す図。 図4に示すチャージポンプ位相ロックループに使用されるループフィルタの例を示す図。 図4に示す動作モード決定ユニットに使用されるウィンドウ比較器の例を示す図。

Claims (10)

  1. 電圧制御発信器の異なった動作周波数レンジをそれぞれ定義する複数の動作モードにおいて動作可能な電圧制御発信器と、
    周波数入力信号およびPLLフィードバック信号に基づいて誤差信号を生成する位相/周波数検出器と、
    検出された前記誤差信号に基づいて、電圧制御発信器の動作モードの一つを決定する動作モード決定ユニットとを備え、
    前記動作モード決定ユニットは、隣接する動作モードへ切り替えるための上限および下限の誤差電圧を定義するウィンドウ比較器を含む、PLL周波数シンセサイザ。
  2. 隣接する動作モードの前記動作周波数レンジはそれぞれの周波数レンジの予め定義された部分だけ重なる、請求項1記載のPLL周波数シンセサイザ。
  3. 前記重なりは前記動作周波数レンジのおおよそ半分に相当する、請求項2記載のPLL周波数シンセサイザ。
  4. 前記動作モード決定ユニットは隣接する動作モード間における切り替えを遅らせる遅延カウンタをさらに含む、請求項1記載のPLL周波数シンセサイザ。
  5. 前記遅延カウンタのカウント値は新しい動作モードに切り替わった後にリセットされる、請求項4記載のPLL周波数シンセサイザ。
  6. 前記遅延カウンタは、所定のクロックサイクル数だけ、前記比較器から前記アップ/ダウンカウンタに供給される、隣接する動作モードを選択するための遅延信号を遅らせる、請求項5記載のPLL周波数シンセサイザ。
  7. 前記遅延カウンタのカウント値は、前記比較器の出力が前記与えられた遅延期間内において現在の動作モードを維持することを指示する場合にはリセットされる、請求項4記載のPLL周波数シンセサイザ。
  8. 前記電圧制御発信器の同調電圧が前記動作モード決定ユニットに供給される、請求項1記載のPLL周波数シンセサイザ。
  9. 前記電圧制御発信器の前記同調電圧をフィルタリングするループフィルタをさらに備え、前記動作モード決定ユニットに供給される前記信号は前記ループフィルタ内において得られる請求項8記載のPLL周波数シンセサイザ。
  10. PLL周波数シンセサイザの電圧制御発信器の動作を制御する方法であって、
    前記電圧制御発信器はそれぞれのモードが前記電圧制御発信器の異なる動作周波数レンジを定義する複数の動作モードで動作可能であり、
    周波数入力信号およびPLLフィードバック信号の間の誤差信号に基づいて、前記電圧制御発信器の動作モードの一つを決定するステップを含み、
    前記決定ステップでは、前記誤差信号が誤差電圧の上限を超えたとき、またはその下限を下回ったときに隣接する動作モードに切り替えるために、前記誤差信号を所定の誤差電圧の上限および下限と比較する、方法。
JP2004549852A 2002-06-28 2003-06-24 自動周波数同調位相ロックループ Pending JP2005532016A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10229130A DE10229130B3 (de) 2002-06-28 2002-06-28 PLL mit Automatischer Frequenzeinstellung
US10/361,086 US6747519B2 (en) 2002-06-28 2003-02-07 Phase-locked loop with automatic frequency tuning
PCT/US2003/020808 WO2004004126A1 (en) 2002-06-28 2003-06-24 Phase-locked loop with automatic frequency tuning

Publications (2)

Publication Number Publication Date
JP2005532016A true JP2005532016A (ja) 2005-10-20
JP2005532016A5 JP2005532016A5 (ja) 2007-02-08

Family

ID=30001489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004549852A Pending JP2005532016A (ja) 2002-06-28 2003-06-24 自動周波数同調位相ロックループ

Country Status (6)

Country Link
US (1) US7825706B2 (ja)
EP (1) EP1518325A1 (ja)
JP (1) JP2005532016A (ja)
CN (1) CN100373776C (ja)
AU (1) AU2003280497A1 (ja)
WO (1) WO2004004126A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009284221A (ja) * 2008-05-22 2009-12-03 Nec Electronics Corp 周波数シンセサイザおよびその制御方法
JP2012123973A (ja) * 2010-12-07 2012-06-28 Yoshikawa Rf System Kk Led点灯装置
JP2013530641A (ja) * 2010-05-28 2013-07-25 マーベル ワールド トレード リミテッド Pllにおけるドリフト補償の方法及び装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005532016A (ja) 2002-06-28 2005-10-20 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 自動周波数同調位相ロックループ
CN1860685B (zh) 2003-10-23 2010-04-28 艾利森电话股份有限公司 多频带pll设备和用于控制这种设备的方法
GB2426879C (en) * 2003-12-12 2008-01-21 Qualcomm Inc A phase locked loop that sets gain automatically
US8031645B2 (en) * 2005-04-08 2011-10-04 Qualcomm Incorporated Archival of session data exchanged with a wireless communication network
US7248122B2 (en) * 2005-09-14 2007-07-24 Fairchild Semiconductor Corporation Method and apparatus for generating a serial clock without a PLL
KR100808952B1 (ko) 2006-04-18 2008-03-04 삼성전자주식회사 Vco의 주파수 튜닝 방법 및 이를 이용한 위상 동기루프
KR100793988B1 (ko) 2006-04-21 2008-01-16 삼성전자주식회사 자기 교정 전압 제어 발진기를 위한 시스템 및 방법
CN100466475C (zh) * 2006-06-01 2009-03-04 张海清 锁相环频率合成器开关电容的自动调节方法及电路
CN101461138A (zh) * 2006-06-14 2009-06-17 艾利森电话股份有限公司 频率合成器
KR20090082208A (ko) * 2006-10-06 2009-07-29 램버스 인코포레이티드 주파수의 도함수의 구분적 추정치를 사용하는 클럭 및 데이터 복구
KR101316890B1 (ko) 2007-11-08 2013-10-11 삼성전자주식회사 주파수 합성기의 주파수 보정장치 및 그 방법
CN101471657B (zh) * 2007-12-26 2012-05-02 财团法人工业技术研究院 全数字锁相回路以及锁相回路控制方法
KR100935594B1 (ko) * 2008-02-14 2010-01-07 주식회사 하이닉스반도체 위상 동기 장치
US8270228B2 (en) * 2009-02-18 2012-09-18 Elpida Memory, Inc. Semiconductor device having nonvolatile memory element and data processing system including the same
JP2010192042A (ja) * 2009-02-18 2010-09-02 Elpida Memory Inc 半導体装置及びこれを備えるデータ処理システム
US8509721B2 (en) * 2009-11-09 2013-08-13 Research In Motion Limited Hysteresis nonlinear state machine with overlapping thresholds for automatic frequency control
TWI443492B (zh) * 2010-05-17 2014-07-01 Mstar Semiconductor Inc 時脈產生電路與時脈產生方法
US8502575B2 (en) * 2010-09-28 2013-08-06 Texas Instruments Incorporated Fractional-N PLL using multiple phase comparison frequencies to improve spurious signal performance
CN104242925B (zh) * 2013-06-18 2017-05-17 中芯国际集成电路制造(上海)有限公司 频率产生装置、方法与设备
CN116232318B (zh) * 2023-05-08 2023-08-15 深圳市九天睿芯科技有限公司 锁相环、芯片及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2120478A (en) * 1982-04-22 1983-11-30 Standard Telephones Cables Ltd Voltage controlled oscillator
JPH11220388A (ja) * 1998-01-30 1999-08-10 Nec Ic Microcomput Syst Ltd Pll回路
JPH11340826A (ja) * 1998-03-17 1999-12-10 Koninkl Philips Electronics Nv 周波数シンセサイザを含む電子装置及び周波数シンセサイザの制御方法
JP2000004156A (ja) * 1998-06-12 2000-01-07 Mitsubishi Electric Corp Vco特性自動可変pll回路

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3750035A (en) 1971-05-03 1973-07-31 Cali Inst Of Technology Frequency discriminator and phase detector circuit
US3783394A (en) 1971-11-19 1974-01-01 Rca Corp Frequency comparator system
JPS5915220B2 (ja) 1976-12-29 1984-04-07 松下電器産業株式会社 可変周波数シンセサイザ
JPS5657324A (en) 1979-10-16 1981-05-19 Sanyo Electric Co Ltd Digital electronic tuning system
JPS5772430A (en) 1980-10-23 1982-05-06 Mitsubishi Electric Corp Phase synchronizng detecting circuit
JPS57141137A (en) 1981-02-26 1982-09-01 Fujitsu Ltd Phase synchronous oscillator
JPS60125021A (ja) 1983-12-12 1985-07-04 Matsushita Electric Ind Co Ltd 位相制御ル−プの疑似同期検出装置
US4562410A (en) 1983-12-29 1985-12-31 Rca Corporation Phase lock loop prepositioning apparatus with feedback control
IT1199155B (it) 1984-07-09 1988-12-30 Selenia Ind Elettroniche Dispositivo elettronico per la sintonizzazione della frequenza di oscillazione di un vco,impulso per impulso,sulla frequenza portante dell'impulso radar
JPS61245628A (ja) 1985-04-24 1986-10-31 Hitachi Ltd Pll回路
JPH01241920A (ja) 1988-03-24 1989-09-26 Nec Corp 位相ロックループ回路
JP2850543B2 (ja) 1991-01-25 1999-01-27 横河電機株式会社 位相同期回路
JPH04262618A (ja) 1991-02-18 1992-09-18 Advantest Corp 位相検波器
US5200712A (en) 1991-12-26 1993-04-06 Zenith Electronics Corporation Variable speed phase locked loop
GB9213624D0 (en) 1992-06-26 1992-08-12 Motorola Israel Ltd A phase lock loop
JPH06112817A (ja) 1992-09-25 1994-04-22 Fujitsu Ltd Pll 周波数シンセサイザ回路
JP3001735B2 (ja) 1992-11-10 2000-01-24 三菱電機株式会社 位相同期ループ周波数シンセサイザ
US5317285A (en) 1993-02-26 1994-05-31 Motorola, Inc. Frequency synthesizer employing a continuously adaptive phase detector and method
US5382922A (en) * 1993-12-23 1995-01-17 International Business Machines Corporation Calibration systems and methods for setting PLL gain characteristics and center frequency
US5487093A (en) 1994-05-26 1996-01-23 Texas Instruments Incorporated Autoranging digital analog phase locked loop
IT1279165B1 (it) 1995-03-14 1997-12-04 Cselt Centro Studi Lab Telecom Circuito per l'estrazione del segnale di orologio da un flusso dati ad alta velocita'.
WO1996029785A1 (fr) 1995-03-17 1996-09-26 Hitachi, Ltd. Synthetiseur de frequence a gain de boucle variable
US5678200A (en) 1995-06-21 1997-10-14 Mercur Ltd. Independent wideband RF transmission detector for cellular telephone
TW337054B (en) * 1995-09-28 1998-07-21 Toshiba Co Ltd Horizontal synchronous signal oscillation circuit
US6097768A (en) 1996-11-21 2000-08-01 Dps Group, Inc. Phase detector for carrier recovery in a DQPSK receiver
JP3308846B2 (ja) * 1997-03-14 2002-07-29 株式会社東芝 位相同期回路及び記録再生装置
JPH10261957A (ja) 1997-03-19 1998-09-29 Advantest Corp Pll回路
US6249189B1 (en) 1998-08-05 2001-06-19 National Science Council Of Republic Of China Frequency synthesizer accomplished by using multiphase reference signal source
KR100272170B1 (ko) 1998-08-17 2000-11-15 윤종용 동작영역이 넓은 전압제어발진기 및 이를 사용하는 위상고정루프
US6114888A (en) * 1998-09-25 2000-09-05 Conexant Systems, Inc. Digital phase lock loop divider cycling method, apparatus, and communication system incorporating the same
EP0991193A1 (fr) 1998-09-29 2000-04-05 Koninklijke Philips Electronics N.V. Appareil radioélectrique comportant un synthétiseur de fréquence et discriminateur de phase pour un tel appareil
US6211742B1 (en) * 1998-11-04 2001-04-03 Broadcom Corporation Lock detector for phase locked loops
JP3375584B2 (ja) * 2000-01-07 2003-02-10 松下電器産業株式会社 周波数比較器とそれを備えた位相同期回路
EP1184987B1 (en) 2000-03-21 2006-06-14 Nippon Telegraph and Telephone Corporation Phase-locked loop
SE517967C2 (sv) * 2000-03-23 2002-08-06 Ericsson Telefon Ab L M System och förfarande för klocksignalgenerering
DE10056294A1 (de) * 2000-11-14 2002-05-29 Infineon Technologies Ag Oszillatorschaltung
US6552618B2 (en) 2000-12-13 2003-04-22 Agere Systems Inc. VCO gain self-calibration for low voltage phase lock-loop applications
US6624707B1 (en) 2001-01-02 2003-09-23 National Semiconductor Corporation Method and circuit for improving lock-time performance for a phase-locked loop
GB0101954D0 (en) 2001-01-25 2001-03-14 Qualcomm Uk Ltd Phase-locked loop
JP4033638B2 (ja) 2001-03-30 2008-01-16 パイオニア株式会社 光記録媒体の回転制御装置
US6531926B1 (en) * 2001-09-13 2003-03-11 Overture Networks, Inc. Dynamic control of phase-locked loop
AU2002358357A1 (en) 2001-12-19 2003-06-30 Tait Electronics Limited Improvements relating to frequency synthesis
US6496556B1 (en) 2002-01-15 2002-12-17 Motorola, Inc. Step-down clock control and method for improving convergence for a digitally controlled self-calibrating VCO
JP2005532016A (ja) 2002-06-28 2005-10-20 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 自動周波数同調位相ロックループ
GB2426879C (en) 2003-12-12 2008-01-21 Qualcomm Inc A phase locked loop that sets gain automatically
JP2005236431A (ja) 2004-02-17 2005-09-02 Matsushita Electric Ind Co Ltd 周波数シンセサイザー
US7042253B2 (en) * 2004-05-24 2006-05-09 Industrial Technology Research Institute (Itri) Self-calibrating, fast-locking frequency synthesizer
JP4734183B2 (ja) * 2006-06-21 2011-07-27 三洋電機株式会社 オフセット調整装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2120478A (en) * 1982-04-22 1983-11-30 Standard Telephones Cables Ltd Voltage controlled oscillator
JPH11220388A (ja) * 1998-01-30 1999-08-10 Nec Ic Microcomput Syst Ltd Pll回路
JPH11340826A (ja) * 1998-03-17 1999-12-10 Koninkl Philips Electronics Nv 周波数シンセサイザを含む電子装置及び周波数シンセサイザの制御方法
JP2000004156A (ja) * 1998-06-12 2000-01-07 Mitsubishi Electric Corp Vco特性自動可変pll回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009284221A (ja) * 2008-05-22 2009-12-03 Nec Electronics Corp 周波数シンセサイザおよびその制御方法
JP2013530641A (ja) * 2010-05-28 2013-07-25 マーベル ワールド トレード リミテッド Pllにおけるドリフト補償の方法及び装置
JP2012123973A (ja) * 2010-12-07 2012-06-28 Yoshikawa Rf System Kk Led点灯装置

Also Published As

Publication number Publication date
AU2003280497A1 (en) 2004-01-19
US20060197562A1 (en) 2006-09-07
EP1518325A1 (en) 2005-03-30
CN100373776C (zh) 2008-03-05
US7825706B2 (en) 2010-11-02
CN1666418A (zh) 2005-09-07
WO2004004126A1 (en) 2004-01-08

Similar Documents

Publication Publication Date Title
US6747519B2 (en) Phase-locked loop with automatic frequency tuning
JP2005532016A (ja) 自動周波数同調位相ロックループ
JP3254427B2 (ja) Vco特性のキャリブレーション方法
US7019569B2 (en) Method of implementing multi-transfer curve phase lock loop
US8085098B2 (en) PLL circuit
US6704381B1 (en) Frequency acquisition rate control in phase lock loop circuits
US8531245B2 (en) Temperature compensation in a PLL
US6806786B1 (en) Phase-locked loop with self-selecting multi-band VCO
US7711340B2 (en) Phase locked loop and method thereof
US7046093B1 (en) Dynamic phase-locked loop circuits and methods of operation thereof
KR20050103367A (ko) 빠른 주파수 락을 위한 위상 동기 루프
JP4355350B2 (ja) 発振周波数制御回路
US6778024B2 (en) Dynamically trimmed voltage controlled oscillator
JP2006518151A (ja) 2パイ・スリップ検出を用いて位相同期ループ(pll)シンセサイザを粗調整するためのシステムおよび方法
US7692497B2 (en) PLLS covering wide operating frequency ranges
US6411144B1 (en) Phase-locked loop circuit
US6614318B1 (en) Voltage controlled oscillator with jitter correction
JP4534140B2 (ja) Pll回路
JPH0993125A (ja) Pllシンセサイザ回路
US20110260760A1 (en) Voltage control oscillator and control method thereof
US20070241825A1 (en) Phase Locked Loop Circuit
US7116178B2 (en) Voltage-controlled oscillator with gain proportional to operating frequency
JP2885662B2 (ja) Pll回路
JP2004080624A (ja) 周波数シンセサイザ
JPH10200406A (ja) Pll回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090309

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090316

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090410

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091218

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100218

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100312

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100421

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20100902