KR100891475B1

KR100891475B1 - 주파수 신디사이저 회로

Info

Publication number: KR100891475B1
Application number: KR1020030030791A
Authority: KR
Inventors: 모토요시도시로; 나가타기미히코
Original assignee: 후지쯔 마이크로일렉트로닉스 가부시키가이샤
Priority date: 2002-05-20
Filing date: 2003-05-15
Publication date: 2009-04-02
Also published as: JP2003338752A; CN1225840C; JP4029138B2; US6806782B2; KR20030090510A; CN1461111A; US20030214360A1

Abstract

주파수 신디사이저 회로는 위상 동기 루프(PLL) 회로와, 전압 제어 발진기(VCO)와, 저역 통과 필터(LPF)와, 외부에서 공급된 직렬 데이터를 상기 PLL 회로에 공급하기 위한 입력 단자와, 상기 VCO에서 공급된 발진 신호를 공급하기 위한 출력 단자와, 이진값을 갖는 시험 전압을 상기 VCO에 공급하기 위한 시험 유닛을 포함하고, 상기 PLL 회로, 상기 VCO, 상기 LPF 및 상기 시험 유닛은 단일 칩에 설치되고, 상기 주파수 신디사이저 회로의 이용성은 상기 시험 유닛으로부터 공급된 이진값을 갖는 시험 전압에 따라 상기 출력 단자를 통해 상기 VCO에서 공급된 발진 신호에 기초하여 결정된다.

Description

주파수 신디사이저 회로{FREQUENCY SYNTHESIZER CIRCUIT}

도 1은 관련 기술에 따른 주파수 신디사이저 회로의 전체 개요 블록도.

도 2는 본 발명의 제1 실시예에 따른 주파수 신디사이저 회로의 전체 개요 블록도.

도 3은 본 발명의 제1 실시예에 따른 주파수 신디사이저 회로에서의 PLL 회로의 상세 블록도.

도 4는 본 발명의 제1 실시예에 따른 주파수 신디사이저 회로에서의 전압 제어 발진기의 특성을 나타내는 그래프도.

도 5는 본 발명의 제1 실시예에 따른 주파수 신디사이저 회로에서의 제어 회로의 상세 블록도.

도 6은 본 발명의 제1 실시예에 따른 주파수 신디사이저 회로에서의 제어 회로의 논리도(진리표).

도 7은 본 발명의 제1 실시예에 따른 주파수 신디사이저 회로에서의 수정 PLL 회로의 상세 블록도.

도 8은 본 발명의 제2 실시예에 따른 주파수 신디사이저 회로에서의 제어 회로의 상세 블록도.

도 9는 본 발명의 제2 실시예에 따른 주파수 신디사이저 회로에서의 전압 제 어 발진기의 특성을 나타내는 그래프도.

도 10은 본 발명의 제2 실시예에 따른 주파수 신디사이저 회로에서의 제어 회로의 논리도(진리표).

도 11은 본 발명의 다른 실시예에 따른 주파수 신디사이저 회로의 전체 개요 블록도.

<도면의 주요 부분에 대한 부호의 설명>

1, 101: 위상 동기 루프(PLL) 회로

2, 102: 전압 제어 발진기(VCO)

3, 103: 저역 통과 필터(LPF)

4: 제어 회로

10: 주파수 신디사이저 회로

11: 위상 비교기

12, 15: 카운터

13: 시프트 레지스터

14, 45: 셀렉터

16: 차지 펌프

20, 200: 시험 장치

41, 42: 스위치

43: NOT 게이트 소자

44: AND 게이트 소자

1a, 2b, 101a, 101b, 102a, 102b: 단자

본 발명은 위상 동기 루프(PLL) 회로를 이용하는 주파수 신디사이저 회로에 관한 것이다.

휴대용 전화기 등에 사용되며 주파수 신디사이저가 입력 신호와 동상(in phase)인 출력 신호를 발생하는 종래의 주파수 신디사이저 회로는, 도 1에 도시한 바와 같이, 디지털 회로인 PLL 회로(101)와, 아날로그 회로인 전압 제어 발진기(VCO)(102) 및 저역 통과 필터(LPF)(103)를 포함한다. PLL 회로(101)와 VCO(102)는 하나의 기판(100)에 실장된다. 이 기판(100) 상에는 단자(101a, 101b, 102a, 102b)가 형성되며, 단자(101b, 102a)는 상기 LPF(103)에 외부적으로 접속된다.

이러한 구성에 있어서, VCO(102)에 대한 소위 웨이퍼 프로빙 시험 동작이 수행되는 경우, (입력) 단자(102a)에 접속된 시험 장치(200)의 프로브로부터 제어 전압이 공급되고, 이 제어 전압에 기초하여 VCO(102)로부터 공급되는 발진 신호는 (출력) 단자(102b)에 접속된 시험 장치(200)의 프로브에 의해 검출된다.

그러나, 장치의 경량화 요구에 부응하기 위해, 요즘은 주파수 신디사이저 회로의 구성 부품들을 단일 기판상에 집적하여 설치하는 경향이 있다. 그러므로, 위에서 설명한 종래 기술에 따른 주파수 신디사이저는 PLL 회로, VCO 및 LPF를 단일 칩에 설치할 필요가 또한 있다.

상기 종래 기술에 따른 주파수 신디사이저는 전술한 바와 같이 주파수 신디사이저 회로의 구성 부품들을 단일 칩에 설치함으로써 장치의 무게를 감소시킬 수 있다. 그러나, 주파수 신디사이저 회로가 단일 칩에 집적되는 경우, VCO의 입력 단자(102a)는 외부에 노출되지 않는다. 이 때문에, VCO가 적절하게 동작하는 지를 판정하기 위해 웨이퍼 상태로 주파수 신디사이저 회로에서 수행되는 웨이퍼 프로빙 시험에 의해 VCO로부터 공급되는 발진 주파수를 검사할 수 없다.

VCO의 단자를 외부에 노출시키는 장치를 구성하는 것도 가능하지만, 이것은 오프 스위치 모드, 즉 비시험 모드 중에 외부에 노출된 입력 단자 상의 소량의 노이즈 성분의 누설마저도 주파수 신디사이저 회로의 노이즈 특성에 악영향을 주기 때문에 채용할 수 없다. 그러므로, 주파수 신디사이저 회로에 노이즈 성분이 진입하는 것을 방지하기 위하여, VCO의 입력 단자를 외부에 노출시키지 않는 것이 바람직하다.

또한, 주파수 신디사이저 회로의 PLL 회로의 폐루프를 이용하여 록 조건(locked condition)이 용이하게 얻어질 수 있기 때문에, 주파수 신디사이저 회로를 휴대용 전화기 등의 최종 제품에 조립 완료한 후에 행하여지는 최종 시험에서 VCO로부터 공급된 발진 주파수를 검사하는 것도 가능하다. 그러나, 주파수 신디사이저 회로를 최종 제품에 조립한 후에 행하여지는 최종 시험에서 불량칩이 검출될 때 발생하는 교체 비용은, 주파수 신디사이저 회로를 최종 제품에 조립하기 전에 웨이퍼 상태의 주파수 신디사이저 회로에서 행하여지는 웨이퍼 프로빙 시험에서 불량칩이 검출될 때 발생하는 교체 비용에 비해 현저하게 크다. 따라서, 비용의 관점에서 볼 때, VCO로부터 공급된 발진 주파수를 웨이퍼 프로빙 시험에서 검사하는 것이 바람직하다.

본 발명은 상기 과제를 해결하기 위해서 이루어진 것으로, VCO의 단자를 외부에 직접 노출시키지 않고, 주파수 신디사이저 회로를 최종 제품에 조립하기 전에 웨이퍼 프로빙 시험에 의해 용이하게 시험 가능한 주파수 신디사이저 회로를 제공하는 것을 목적으로 한다.

본 발명에 따른 주파수 신디사이저 회로는 위상 동기 루프 회로, 전압 제어 발진기, 저역 통과 필터, 외부에서 공급된 직렬 데이터를 위상 동기 루프 회로에 공급하는 입력 단자, 전압 제어 발진기에서 공급된 발진 신호를 공급하기 위한 출력 단자, 및 전압 제어 발진기에 이진값을 가진 시험 전압을 공급하기 위한 시험 유닛을 포함하며, 상기 위상 동기 루프 회로, 전압 제어 발진기, 저역 통과 필터 및 시험 유닛은 단일 칩상에 설치되고, 주파수 신디사이저 회로의 이용성은 상기 시험 유닛으로부터 공급된 이진값을 가진 시험 전압에 따라 출력 단자를 통해 전압 제어 발진기로부터 공급된 발진 신호에 기초하여 결정된다.

본 발명에 따르면, 이진값을 갖는 시험 전압을 전압 제어 발진기에 공급하는 시험 유닛이 전압 제어 발진기, 위상 동기 루프 회로 및 저역 통과 필터와 함께 집적되어 설치될 수 있기 때문에, 주파수 신디사이저 회로의 이용성은, 전압 제어 발 진기의 입력 단자를 외부 시험 장치의 프로브에 접속하기 위해 외부로 노출시키지 않고, 상기 시험 유닛으로부터 공급된 이진값을 가진 시험 전압에 따라 출력 단자를 통해 전압 제어 발진기로부터 공급된 발진 신호에 기초하여 결정될 수 있다. 그러므로, 발진 주파수의 검사는 주파수 신디사이저 회로를 최종 제품에 조립하기 전에 시험 유닛에 의해 주파수 신디사이저 회로 상에서, 특히 전압 제어 발진기 상에서 수행할 수 있다.

본 발명에 따르면, 만일 필요하다면, 시험 유닛을 저역 통과 필터와 전압 제어 발진기 사이에 설치하고, 이 시험 유닛이 위상 동기 루프 회로에서 공급된 직렬 데이터에 포함된 제어 신호에 기초하여 이진값을 갖는 시험 전압을 제공할 수 있다.

본 발명에 따르면, 시험 유닛이 저역 통과 필터와 전압 제어 발진기 사이에 설치되어 위상 동기 루프 회로에서 공급된 직렬 데이터에 포함된 제어 신호에 기초하여 이진값을 갖는 시험 전압을 제공할 수 있기 때문에, 직렬 데이터에 포함된 제어 신호는 입력 단자로부터 위상 동기 루프 회로를 통해 시험 유닛에 공급될 수 있고, 주파수 신디사이저 회로의 이용성은, 주파수 신디사이저 회로를 최종 제품에 조립하기 전에 전압 제어 발진기의 입력 단자를 외부 시험 장치의 프로브에 접속하기 위해 외부로 노출시키지 않고, 상기 시험 유닛으로부터 공급된 이진값을 가진 시험 전압에 따라 출력 단자를 통해 전압 제어 발진기로부터 공급된 발진 신호에 기초하여 결정될 수 있다.

본 발명에 따르면, 만일 필요하다면, 시험 유닛을 위상 동기 루프 회로 내에 설치할 수 있고, 저역 통과 필터를 패시브 필터로서 구성할 수 있으며, 시험 유닛으로부터 공급된 이진값을 갖는 시험 전압은 저역 통과 필터를 거쳐 전압 제어 발진기에 공급될 수 있다.

본 발명에 따르면, 시험 유닛이 위상 동기 루프 회로 내에 설치되고 저역 통과 필터가 패시브 필터로서 구성될 수 있기 때문에, 시험 전압은, 전압 제어 발진기에 시험 유닛을 직접 접속하지 않고, 저역 통과 필터를 구성하는 패시브 필터를 거쳐 전압 제어 발진기에 공급될 수 있다.

본 발명에 따르면, 만일 필요하다면, 전압 제어 발진기는 복수 채널의 주파수 대역에 대응하는 발진 신호를 제공할 수 있고, 시험 유닛은 위상 동기 루프 회로에서 공급된 채널 선택 신호에 기초하여 전압 제어 발진기의 채널을 전환할 수 있으며, 주파수 신디사이저 회로의 이용성은 시험 유닛으로부터 공급된 이진값을 갖는 시험 전압에 따라 출력 단자를 통해 전압 제어 발진기로부터 공급된 발진 신호에 기초하여 결정될 수 있다.

본 발명에 따르면, 전압 제어 발진기가 복수 채널의 주파수 대역에 대응하는 발진 신호를 제공할 수 있을 때, 시험 유닛은 위상 동기 루프 회로에서 공급된 채널 선택 신호에 기초하여 전압 제어 발진기의 채널을 전환할 수 있고, 그러므로, 주파수 신디사이저 회로의 이용성은 시험 유닛으로부터 공급된 이진값을 갖는 시험 전압에 따라 출력 단자를 통해 전압 제어 발진기로부터 공급된 발진 신호에 기초하여 결정될 수 있으며, 따라서 전압 제어 발진기가 채용되는 각 채널에 대하여 전압 제어 발진기로부터 공급된 발진 신호를 검사할 수 있다.

본 발명에 따르면, 만일 필요하다면, 위상 동기 루프 회로가 전압 제어 발진기로부터 공급된 발진 신호의 주파수를 분주하기 위한 분주기 카운터 및 출력 단자를 포함할 수 있고, 이 때 분주된 발진 신호는 출력 단자로부터 공급될 수 있다.

본 발명에 따르면, 위상 동기 루프 회로가 전압 제어 발진기로부터 공급된 발진 신호의 주파수를 분주하기 위한 분주기 카운터 및 출력 단자를 포함하기 때문에, 분주된 발진 신호는 출력 단자로부터 공급될 수 있다. 그러므로, 웨이퍼 프로빙 시험은 분주 전의 발진 신호보다 주파수가 더 낮은 분주된 발진 신호를 이용하여 행하여질 수 있다. 이것에 의해 웨이퍼 프로빙 시험의 실행이 현저하게 용이해진다.

본 발명의 기타의 목적, 장점 및 추가의 특징은 첨부 도면과 함께 진행하는 이하의 설명으로부터 더욱 명확히 알 수 있을 것이다.

본 발명의 제1 실시예에 따른 주파수 신디사이저 회로에 대해서 도 2 내지 도 6을 참조하여 이하 설명한다. 도 2는 제1 실시예에 따른 주파수 신디사이저 회로의 전체 개요 블록도이고, 도 3은 제1 실시예에 따른 주파수 신디사이저 회로에서의 PLL 회로의 상세 블록도이며, 도 4는 제1 실시예에 따른 주파수 신디사이저 회로에서의 전압 제어 발진기의 특성을 나타내는 그래프도이고, 도 5는 제1 실시예에 따른 주파수 신디사이저 회로에서의 제어 회로의 상세 블록도이며, 도 6은 제1 실시예에 따른 주파수 신디사이저 회로에서의 제어 회로의 논리도(진리표)이다.

전술한 각 도면에 있어서, 본 발명의 제1 실시예에 따른 주파수 신디사이저 회로(10)는 PLL 회로(1), 이 PLL 회로(1)에 접속된 전압 제어 발진기(VCO)(2), PLL 회로(1)에 접속된 저역 통과 필터(LPF)(3) 및 본 발명의 특징이 되는 제어 회로(4)를 포함하고 있다. PLL 회로(1)는 VCO(2)에서 공급된 발진 신호와 기준 신호원(REF)에서 공급된 기준 신호 사이의 위상차에 기초하여 위상차 신호를 발생하는 위상 비교기(11), 제1 카운터(12), 시프트 레지스터(13), 제2 카운터(15) 및 차지 펌프(16)를 포함한다. VCO(2)는 제어 회로(4)로부터 수신된 제어 전압에 따라 발진 신호의 값을 변경한다. LPF(3)는 PLL 회로(1)에서 공급된 위상차 신호의 고주파수 성분을 차단한다. 제어 회로(4)는 PLL 회로(1)에 접속되어 2 개의 제어 비트(제어 비트 A와 제어 비트 B)를 제어 신호로서 수신하거나 LPF(3)로부터 제거된 고주파수 성분을 갖는 위상차 신호를 수신한다. 제어 회로(4)는 상기 제어 신호 또는 위상차 신호에 기초하여 VCO(2)에 값이 다른 제어 전압을 공급한다. 상기 PLL 회로(1), VCO(2), LPF(3) 및 제어 회로(4)는 모두 단일 칩에 탑재된다. 도 2에는 또한 VCO(2)에서 웨이퍼 프로빙 시험을 행하는 시험 장치(20)가 도시되어 있다. 시험 장치(20)의 프로브(20a, 20b)는 본 발명의 제1 실시예에 따라 주파수 신디사이저 회로(10)에 형성된 단자 1a 및 단자 2b에 각각 접속된다.

도 3에 도시한 바와 같이, PLL 회로(1)에 있어서, 위상 비교기(11)는 VCO(2)로부터 제1 카운터(12)를 통해 발진 신호를 수신하고 기준 신호원(REF)으로부터 제2 카운터(15)를 통해 기준 신호를 수신한다. 그 다음에, 위상 비교기(11)는 상기 신호들 사이의 위상차를 검출한다. 검출된 위상차는 펄스형의 위상차 신호로서 위상 비교기(11)로부터 LPF(3)에 공급된다. PLL 회로(1) 내의 시프트 레지스터(13)는 시험 장치(20)로부터 공급된 직렬 데이터에 포함된 제어 신호에 기초하여 제어 회 로(4)에 공급될 제어 비트 A와 제어 비트 B를 발생한다.

상기 VCO(2)는 PLL 회로(1)로부터 LPF(3)를 통해 제어 전압으로서 공급되는 위상차 신호를 수신하고 도 4에 도시한 바와 같은 VCO(2)의 특성에 따라 상기 제어 전압에 기초하여 발진 신호를 발생시킨다.

제어 회로(4)는 시험 유닛으로서 작용하며, PLL 회로(1)로부터 공급된 제어 비트 또는 PLL 회로(1)로부터 LPF(3)를 통해 공급된 위상차 신호에 기초하여 VCO(2)에 값이 다른 제어 전압을 제공한다. 통상 동작 모드에 있어서, 상기 제어 회로(4)는 전술한 바와 같이 LPF(3)를 통해 PLL 회로(1)에서 공급되는 위상차 신호로부터 결정된 제어 전압을 제공한다. 그러나, 직렬 데이터에 포함된 제어 신호가 공급되면, 제어 회로(4)는 시험 동작 모드로 전환되어 상한치 또는 하한치를 갖는 제어 전압을 VCO(2)에 제공한다. 제어 회로(4)는 도 5에 도시한 바와 같이 제1 스위치(41)와 제2 스위치(42)를 포함한다. 제1 스위치(41)는 VCO(2)를 LPF(3) 또는 제2 스위치(42)에 접속한다. 다시 말해서, VCO(2)는 LPF(3)와 제2 스위치(42) 사이에서 전환된다. 제2 스위치(42)는 제1 스위치(41)를 제어 전압의 상한치의 전압(2.5 V)을 발생하는 전압원(α) 또는 제어 전압의 하한치의 전압(0.5 V)을 발생하는 전압원(β)에 접속한다. 다시 말해서, 제1 스위치(41)는 전압원(α)과 전압원(β) 사이에서 전환된다. 그러므로, 제어 회로(4)는 PLL 회로(1)에서 공급된 제어 비트에 따라 제1 스위치(41) 및 제2 스위치(42)를 전환시킨다. 특히, 도 6에 도시한 바와 같이, 제어 회로(4)는 제어 비트 A와 제어 비트 B의 값이 둘 다 0일 경우에 하한치를 갖는 제어 전압을 VCO(2)에 공급한다. 제어 회로(4)는 제어 비트 A 의 값이 0이고 제어 비트 B의 값이 1일 경우에 상한치를 갖는 제어 전압을 VCO(2)에 공급한다. 상기 2가지 경우는 제어 회로(4)가 시험 동작 모드에 있음을 표시한다. 제어 회로(4)는 전술한 경우 이외의 경우에 PLL 회로(1)로부터 공급되는 위상차 신호로부터 결정된 제어 전압을 제공한다. 이것은 제어 회로(4)가 통상 동작 모드에 있음을 표시한다.

제어 회로(4)의 구성은 상기 설명한 것에 제한되는 것이 아니다. 제어 비트 A, B를 결정하는 직렬 데이터는 시험 장치(20)의 프로브가 웨이퍼 프로빙 시험시에 단자(1a)에 접속될 때 제1 실시예에 따른 주파수 신디사이저 회로(10)의 단자(1a)를 통해 상기 PLL 회로(1)에 공급된다.

이하에서는 본 발명의 제1 실시예에 따른 주파수 신디사이저 회로(10)의 동작을 설명한다. 이 설명은 통상 동작 모드와 시험 동작 모드에 대하여 행할 것이다. 여기서, PLL 회로(1)로부터 제어 회로(4)에 공급되는 제어 비트 A, B의 디폴트 값은 모두 1로 설정한다. 즉, 직렬 데이터가 시험 장치(20)로부터 PLL 회로(1)에 공급되지 않는 한, 제어 비트 A, B는 각각 1의 값을 유지한다.

통상 동작 모드에서, VCO(2)는 제어 비트 A, B의 디폴트 값에 대응하는 발진 주파수를 가진 발진 신호를 외부로 공급할 뿐만 아니라 분기를 통해 PLL 회로(1)에 공급한다. 즉, PLL 회로(1)는 기준 신호원(REF)으로부터의 기준 신호와 VCO(2)로부터의 발진 신호 사이의 위상차를 검출하여, 그 위상차 성분을 펄스형의 위상차 신호로서 PLL 회로(1)에 접속된 LPF(3)에 공급한다. LPF(3)는 PLL 회로(1)로부터 수신된 위상차 신호의 고주파 성분을 차단하고, 고주파 성분이 제거된 위상차 신호를 제어 회로(4)에 공급한다. PLL 회로(1)로부터 수신된 제어 비트 A, B 각각의 값이 1이기 때문에, 제1 스위치(41)는 LPF(3)와 VCO(2)를 접속하도록 전환한다. 그러므로, LPF(3)를 통해 PLL 회로(1)에서 공급된 위상차 신호로부터 결정된 제어 전압이 VCO(2)에 공급된다. VCO(2)는 수신된 위상차 신호에 기초한 발진 신호를 제어 전압으로서 발생시킨다. 또한, 통상 동작 모드는 제어 비트 A의 값이 1이고 제어 비트 B의 값이 0일 때에 수행된다. 이 경우에, 전술한 바와 같이, 제1 스위치(41)는 LPF(3)를 VCO(2)에 접속하도록 전환되고, 따라서 LPF(3)를 통해 PLL 회로(1)에서 공급된 위상차 신호로부터 결정된 제어 전압이 VCO(2)에 공급된다. 통상 동작 모드는 제어 비트 A의 값이 변화하지 않는 한 계속된다.

시험 동작 모드로의 전환을 위해, 제어 비트 A, B를 결정하는 직렬 데이터가 시험 장치(20)로부터 PLL 회로(1)를 통해 공급된다. 이하에서는 제어 비트 A, B의 각 값이 1의 디폴트 값으로부터 0으로 변화된 경우에 관해서 설명한다. 이 경우에, 제어 회로(4)는 제1 스위치(41)를 전환하여 VCO(2)와 제2 스위치(42)가 접속되게 한다. 제어 회로(4)는 또한 제2 스위치(42)를 전환하여 제1 스위치(41)와 전압원(β)이 접속되게 한다. 따라서, 하한치(0.5 V)를 갖는 제어 전압이 VCO(2)에 공급된다. 여기서, 만일 VCO(2)가 하한치를 갖는 제어 전압에 따라 소정의 발진 주파수를 가진 발진 신호를 생성하면, VCO(2)는 정상 동작 중이라고 판단할 수 있다. 만일 VCO(2)가 하한치를 갖는 제어 전압에 따라 소정의 발진 주파수를 가진 발진 신호를 생성하지 못하면, VCO(2)는 고장이라고 판단할 수 있다.

다음에, 제어 비트 A, B를 결정하는 직렬 데이터가 시험 장치(20)로부터 공 급될 때, 제어 비트 A의 값은 동일한 값, 즉 0으로 유지될 수 있고, 제어 비트 B의 값은 0의 값으로부터 1로 변경될 수 있다. 이 경우, 제어 회로(4)는 VCO(2)를 제2 스위치(42)에 접속하도록 제1 스위치(41)를 전환시킨다. 제어 회로(4)는 또한 제1 스위치(41)를 전압원(α)에 접속하도록 제2 스위치(42)를 전환시킨다. 따라서, 상한치(2.5 V)를 갖는 제어 전압이 VCO(2)에 공급된다. 전술한 경우에 있어서와 마찬가지로, 여기에서, 만일 VCO(2)가 상기 상한치를 갖는 제어 전압에 따라 미리 정해진 발진 주파수의 발진 신호를 발생하면, VCO(2)는 정상 동작이라고 판단할 수 있다. 만일 VCO(2)가 상기 상한치를 갖는 제어 전압에 따라 미리 정해진 발진 주파수의 발진 신호를 발생할 수 없으면, VCO(2)는 고장이라고 판단할 수 있다.

본 발명의 제1 실시예에 따른 주파수 신디사이저 회로에 있어서, 제어 회로(4)는 제어 비트 A의 값이 1이고 따라서 제1 스위치(41)가 LPF(3)를 VCO(2)에 접속할 때에 통상 동작 모드에 있다. 그러므로, PLL 회로(1)로부터 공급된 위상차 신호가 LPF(3)를 통해 VCO(2)에 제어 전압으로서 공급되고, VCO(2)는 그 위상차 신호에 따라 미리 정해진 발진 주파수의 발진 신호를 생성한다. 제어 비트 A, B의 값이 디폴트 값으로부터 변경될 때, 제어 회로(4)는 시험 동작 모드로 되고, 이 때 웨이퍼 프로빙 시험에 의해 VCO(2)로부터 공급된 발진 주파수를 검사한다. 그러므로, 상한치 또는 하한치를 갖는 제어 전압은 VCO(2)가 제어 전압에 따른 적당한 발진 주파수의 발진 신호를 생성할 수 있는 지 여부를 판단하기 위하여 VCO(2)에 공급된다. 그러므로, 웨이퍼 프로빙 시험은 주파수 신디사이저 회로를 최종 제품에 조립하기 전에 용이하게 수행될 수 있다.

제1 실시예에 따른 주파수 신디사이저 회로에 있어서, 도 7에 도시한 바와 같이, 위상 비교기(11)와 유사하게 기준 신호원(REF)으로부터 공급된 기준 신호와 VCO(2)로부터 공급된 발진 신호를 수신하도록 PLL 회로(1) 내에 셀렉터(14)를 더 설치할 수 있다. 웨이퍼 프로빙 시험은 기준 신호 또는 발진 신호를 공급하도록 셀렉터(14)를 전환함으로써 또한 실시될 수 있다. 통상적으로, 발진 신호의 발진 주파수가 수 GHz 이상이 된 경우에는, 주파수 대역이 높기 때문에 VCO(2)로부터 공급된 발진 신호를 시험 장치(20)의 프로브에 의해 직접 판독하는 것은 문제를 일으킬 수 있다. 그러나, 발진 신호를 위상 비교기(11)에서 사용할 수 있도록 발진 신호의 주파수를 분주하는 제1 카운터(12)를 발진 신호가 통과하기 때문에, 시험 장치(20)의 프로브는 허용가능한 주파수 대역을 갖는 발진 신호를 판독할 수 있다. 그러므로, 웨이퍼 프로빙 시험이 용이하게 수행될 수 있다.

이하에서는 본 발명의 제2 실시예에 따른 주파수 신디사이저 회로에 관해서 도 8을 참조하여 설명한다. 도 8은 제2 실시예에 따른 주파수 신디사이저 회로에서의 제어 회로의 상세 블록도를 도시한 것이다.

제2 실시예에 따른 주파수 신디사이저 회로는 상기 제1 실시예에 따른 주파수 신디사이저 회로와 유사하게 구성된다. 제1 실시예의 구성에 더하여, 제2 실시예는 제1 실시예에서 2개의 제어 비트 A, B를 사용한 것에 비하여 3개의 제어 비트 A, B, C를 사용하도록 구성된다.

도 8에 도시된 바와 같이, 제어 회로(4)는, 도 5에 도시한 제1 실시예의 구성에 덧붙여, NOT 게이트 소자(43)와, 이 NOT 게이트 소자(43)를 통해 PLL 회로(1) 로부터의 제어 비트 A 및 PLL 회로(1)로부터의 제어 비트 C를 수신하는 AND 게이트 소자(44)와, 이 AND 게이트 소자(44)로부터 공급된 제어 비트를 수신하는 셀렉터(45)를 포함한다. 셀렉터(45)는 AND 게이트 소자(44)로부터 공급된 제어 비트에 따라서 채널 선택 신호(s1, s2)를 출력한다.

제2 실시예의 VCO(2)는, 도 5에 도시된 제1 실시예의 구성에 덧붙여, 도 9에 도시한 바와 같은 주파수 대역 ch1(2.05∼2.43 GHz) 또는 이 주파수 대역 ch1보다 더 높은 주파수 대역 ch2(2.43∼2.75 GHz)에 따른 발진 신호를 공급한다. VCO(2)는 셀렉터(45)로부터 공급된 채널 선택 신호(s1, s2)에 의존하여 발진 주파수 대역 ch1 또는 발진 주파수 대역 ch2에 따른 발진 신호를 생성한다. 도 10에 도시된 바와 같이, 제어 비트 A, C의 값이 각각 0인 경우에, 제어 회로(4)는 제어 비트 B의 값에 상관없이 채널 선택 신호 s1을 VCO(2)에 공급하여 VCO(2)가 발진 주파수 대역 ch1에 따른 발진 신호를 출력하게 한다. 또한, 제어 비트 A의 값이 0이고 제어 비트 C의 값이 1인 경우에, 제어 회로(4)는 제어 비트 B의 값에 상관없이 채널 선택 신호 s2를 VCO(2)에 공급하여 VCO(2)가 발진 주파수 대역 ch2에 따른 발진 신호를 출력하게 한다.

제2 실시예에 따른 주파수 신디사이저 회로는 본 발명의 제1 실시예와 유사하게 동작한다. 제1 실시예의 동작에 덧붙여, 제2 실시예에 따른 주파수 신디사이저 회로는 이하 설명하는 바와 같이 동작한다. 제어 회로(4)에 시험 장치(20)로부터 PLL 회로(1)를 통해 공급된 제어 비트 A, C 둘 다의 값이 0이고, 또한, 제어 회로(4)에 시험 장치(20)로부터 PLL 회로(1)를 통해 공급된 제어 비트 B의 값이 0일 때, VCO(2)에는 채널 선택 신호 s1이 공급되어 VCO(2)가 최저 주파수 대역 ch1의 하한치, 즉 2.05 GHz에 대응하는 발진 주파수를 가진 발진 신호를 출력하게 한다. 제어 비트 A, C 둘 다의 값이 0이고, 또한, 제어 비트 B의 값이 1일 때, VCO(2)에는 채널 선택 신호 s1이 공급되어 VCO(2)가 최저 주파수 대역 ch1의 상한치, 즉 2.43 GHz에 대응하는 발진 주파수를 가진 발진 신호를 출력하게 한다. 제어 비트 A의 값이 0이고 제어 비트 C의 값이 1이며, 또한 제어 비트 B의 값이 0일 때, VCO(2)에는 채널 선택 신호 s2가 공급되어 VCO(2)가 최고 주파수 대역 ch2의 하한치, 즉 2.43 GHz에 대응하는 발진 주파수를 가진 발진 신호를 출력하게 한다. 제어 비트 A의 값이 0이고 제어 비트 C의 값이 1이며, 또한 제어 비트 B의 값이 1일 때, VCO(2)에는 채널 선택 신호 s2가 공급되어 VCO(2)가 최고 주파수 대역 ch2의 상한치, 즉 2.75 GHz에 대응하는 발진 주파수를 가진 발진 신호를 출력하게 한다. 상기 이외의 경우에는 제어 회로(4)가 통상 동작 모드에 있고, 그 동안에는 PLL 회로(1)에서 검출된 위상차에 따라 미리 정해진 발진 주파수를 가진 발진 신호가 VCO(2)로부터 출력된다.

제2 실시예에 따른 주파수 신디사이저 회로에 있어서, VCO(2)에는 2개의 발진 주파수 대역이 공급된다. 제1 실시예에 따른 주파수 신디사이저 회로에서 사용된 제어 비트 A, B에 더하여 제어 비트 C를 추가로 사용하면 VCO(2)로부터 공급된 발진 주파수를 검사하기 위해 웨이퍼 프로빙 시험을 행할 수 있다. 제어 비트 A, B, C의 값들은 최저 주파수 대역 ch1의 하한치에 대응하는 발진 주파수를 갖는 발진 신호, 최저 주파수 대역 ch1의 상한치에 대응하는 발진 주파수를 갖는 발진 신 호, 최고 주파수 대역 ch2의 하한치에 대응하는 발진 주파수를 갖는 발진 신호, 및 최고 주파수 대역 ch2의 상한치에 대응하는 발진 주파수를 갖는 발진 신호를 제공하도록 변경된다. VCO(2)가 제어 회로(4)에서 공급된 제어 전압에 기초하여 상이한 주파수 대역에 따른 적당한 발진 주파수의 발진 신호를 제공하는지 여부를 판정함으로써 VCO(2)가 적절하게 동작하는지 여부를 판정할 수 있다. 따라서, 주파수 신디사이저 회로의 조립 전에 웨이퍼 프로빙 시험을 용이하게 수행할 수 있다.

제2 실시예에 따른 주파수 신디사이저 회로에 있어서는 사용하는 제어 비트의 수를 더욱 증가시켜 2개 이상의 주파수 대역을 이용할 수 있다는 것에 주목한다.

도 11은 본 발명의 다른 실시예에 따른 주파수 신디사이저 회로를 도시한 것이다. 도 11에 도시된 바와 같이, 이 다른 실시예에 따른 주파수 신디사이저 회로는 제1 실시예에 따른 주파수 신디사이저 회로와 유사하게 구성되지만, LPF(3)를 패시브형 필터로 구성하고 제어 회로(4)를 제1 실시예에 따른 주파수 신디사이저 회로에서와 같이 VCO(2)와 LPF(3) 사이에 배치하지 않고 PLL 회로(1) 내에 배치할 수 있다. 그러므로, 제어 전압은 제어 회로(4)를 VCO(2)에 직접 접속하는 일없이 LPF(3)를 구성하는 패시브형 필터를 통해 VCO(2)에 공급될 수 있다.

또한, 본 발명은 전술한 실시예에 한정되지 않고 본 발명의 범위에서 벗어남이 없이 여러 가지로 수정 및 변형이 가능하다.

본 출원은 2002년 출원한 일본 우선권 출원 제2002-145304호에 기초하고 있으며, 그 전체 내용은 인용에 의해 여기에 통합된다.

이상과 같이, 본 발명에 따르면, 이진값을 갖는 시험 전압을 VCO에 공급하는 시험 유닛이 VCO, PLL 회로 및 LPF와 함께 집적되어 설치될 수 있기 때문에, 주파수 신디사이저 회로의 이용성은, VCO의 입력 단자를 외부 시험 장치의 프로브에 접속하기 위해 외부로 노출시키지 않고, 상기 시험 유닛으로부터 공급된 이진값을 가진 시험 전압에 따라 출력 단자를 통해 VCO로부터 공급된 발진 신호에 기초하여 결정될 수 있다. 그러므로, 발진 주파수의 검사는 주파수 신디사이저 회로를 최종 제품에 조립하기 전에 시험 유닛에 의해 주파수 신디사이저 회로 상에서, 특히 전압 제어 발진기 상에서 수행할 수 있다.

또한, 본 발명에 따르면, 시험 유닛이 LPF와 VCO 사이에 설치되어 PLL 회로에서 공급된 직렬 데이터에 포함된 제어 신호에 기초하여 이진값을 갖는 시험 전압을 제공할 수 있기 때문에, 직렬 데이터에 포함된 제어 신호는 입력 단자로부터 PLL 회로를 통해 시험 유닛에 공급될 수 있고, 주파수 신디사이저 회로의 이용성은, 주파수 신디사이저 회로를 최종 제품에 조립하기 전에 VCO의 입력 단자를 외부 시험 장치의 프로브에 접속하기 위해 외부로 노출시키지 않고, 상기 시험 유닛으로부터 공급된 이진값을 가진 시험 전압에 따라 출력 단자를 통해 VCO로부터 공급된 발진 신호에 기초하여 결정될 수 있다.

또한, 본 발명에 따르면, 시험 유닛이 PLL 회로 내에 설치되고 LPF가 패시브 필터로서 구성될 수 있기 때문에, 시험 전압은, VCO에 시험 유닛을 직접 접속하지 않고, LPF를 구성하는 패시브 필터를 거쳐 VCO에 공급될 수 있다.

또한, 본 발명에 따르면, VCO가 복수 채널의 주파수 대역에 대응하는 발진 신호를 제공할 수 있을 때, 시험 유닛은 PLL 회로에서 공급된 채널 선택 신호에 기초하여 VCO의 채널을 전환할 수 있고, 그러므로, 주파수 신디사이저 회로의 이용성은 시험 유닛으로부터 공급된 이진값을 갖는 시험 전압에 따라 출력 단자를 통해 VCO로부터 공급된 발진 신호에 기초하여 결정될 수 있으며, 따라서 VCO가 채용되는 각 채널에 대하여 VCO로부터 공급된 발진 신호를 검사할 수 있다.

또한, 본 발명에 따르면, PLL 회로가 VCO로부터 공급된 발진 신호의 주파수를 분주하기 위한 분주기 카운터 및 출력 단자를 포함하기 때문에, 분주된 발진 신호는 출력 단자로부터 공급될 수 있다. 그러므로, 웨이퍼 프로빙 시험은 분주 전의 발진 신호보다 주파수가 더 낮은 분주된 발진 신호를 이용하여 행하여질 수 있다. 이것에 의해 웨이퍼 프로빙 시험의 실행이 현저하게 용이해진다.

Claims

주파수 신디사이저 회로에 있어서,

위상 동기 루프 회로와;

전압 제어 발진기와;

저역 통과 필터와;

외부에서 공급된 직렬 데이터를 상기 위상 동기 루프 회로에 공급하기 위한 입력 단자와;

상기 전압 제어 발진기에서 공급된 발진 신호를 공급하기 위한 출력 단자와;

이진값을 갖는 시험 전압을 상기 전압 제어 발진기에 공급하기 위한 시험 유닛을 포함하고,

상기 위상 동기 루프 회로, 상기 전압 제어 발진기, 상기 저역 통과 필터 및 상기 시험 유닛은 단일 칩에 설치되고,

상기 주파수 신디사이저 회로의 이용성은 상기 시험 유닛으로부터 공급된 이진값을 갖는 시험 전압에 따라 상기 출력 단자를 통해 상기 전압 제어 발진기에서 공급된 발진 신호에 기초하여 결정되는 것인 주파수 신디사이저 회로.
제1항에 있어서, 상기 시험 유닛은 상기 저역 통과 필터와 상기 전압 제어 발진기 사이에 설치되고,

상기 시험 유닛은 상기 위상 동기 루프 회로에서 공급된 직렬 데이터에 포함 되어 있는 제어 신호에 기초하여 이진값을 갖는 시험 전압을 제공하는 것인 주파수 신디사이저 회로.
제1항에 있어서, 상기 시험 유닛은 상기 위상 동기 루프 회로 내에 설치되고 상기 저역 통과 필터는 패시브 필터로서 구성되며,

상기 시험 유닛으로부터 공급된 이진값을 갖는 시험 전압은 상기 저역 통과 필터를 통해 상기 전압 제어 발진기에 공급되는 것인 주파수 신디사이저 회로.
제1항에 있어서, 상기 전압 제어 발진기는 복수 채널의 주파수 대역에 대응하는 발진 신호를 제공하고,

상기 시험 유닛은 상기 위상 동기 루프 회로에서 공급된 채널 선택 신호에 기초하여 상기 전압 제어 발진기의 채널을 전환하며,

상기 주파수 신디사이저 회로의 이용성은 상기 시험 유닛에서 공급된 이진값을 갖는 시험 전압에 따라 상기 출력 단자를 통해 상기 전압 제어 발진기로부터 공급된 발진 신호에 기초하여 결정되는 것인 주파수 신디사이저 회로.
제1항에 있어서, 상기 위상 동기 루프 회로는 발진 신호의 펄스를 카운트함으로써 상기 전압 제어 발진기로부터 공급된 발진 신호의 주파수를 분주하기 위한 분주기 카운터와 출력 단자를 포함하며,

상기 분주된 발진 신호는 상기 출력 단자로부터 공급되는 것인 주파수 신디 사이저 회로.
주파수 신디사이저 회로에 있어서,

전압 제어 발진기와;

상기 전압 제어 발진기로부터 공급된 발진 신호 및 정해진 신호를 수신하여 상기 발진 신호와 상기 정해진 신호 사이의 위상차를 검출함으로써 위상차 신호를 생성하는 위상 동기 루프 회로와;

상기 전압 제어 발진기에 미리 정해진 시험 전압을 제공하는 시험 유닛을 포함하고,

상기 위상 동기 루프 회로는 상기 시험 유닛에 제어 신호를 공급하기 위해 외부로부터 공급된 직렬 데이터를 더 수신하고,

상기 시험 유닛은 상기 위상 동기 루프 회로로부터 공급된 제어 신호에 따라 미리 정해진 시험 전압을 제공하며,

상기 전압 제어 발진기는 통상 동작 모드시에 상기 위상 동기 루프 회로에서 공급된 위상차 신호에 기초하여 발진 신호를 제공하고, 시험 동작 모드시에 상기 시험 유닛에서 공급된 미리 정해진 시험 전압에 기초하여 발진 신호를 제공하는 것인 주파수 신디사이저 회로.
제6항에 있어서, 상기 위상 동기 루프 회로와 상기 시험 유닛 사이에 삽입된 저역 통과 필터를 더 포함하는 주파수 신디사이저 회로.
제6항에 있어서, 상기 전압 제어 발진기는 복수의 주파수 대역 중 어느 하나에 대응하는 발진 주파수를 갖는 발진 신호를 제공하고,

상기 시험 유닛은 상기 위상 동기 루프 회로에서 공급된 제어 신호에 따라, 상이한 값을 갖는 시험 전압을 상기 전압 제어 발진기에 공급하며,

상기 전압 제어 발진기는 상기 시험 유닛에서 공급된 상이한 값을 갖는 시험 전압에 기초하여 복수의 주파수 대역 중 하나에 대응하는 발진 주파수를 갖는 발진 신호를 제공하는 것인 주파수 신디사이저 회로.