KR100197360B1 - 위상 동기 루프의 루프 대역폭을 제어하는 장치 및 방법 - Google Patents

위상 동기 루프의 루프 대역폭을 제어하는 장치 및 방법 Download PDF

Info

Publication number
KR100197360B1
KR100197360B1 KR1019950703387A KR19950703387A KR100197360B1 KR 100197360 B1 KR100197360 B1 KR 100197360B1 KR 1019950703387 A KR1019950703387 A KR 1019950703387A KR 19950703387 A KR19950703387 A KR 19950703387A KR 100197360 B1 KR100197360 B1 KR 100197360B1
Authority
KR
South Korea
Prior art keywords
frequency signal
pll
phase
loop bandwidth
loop
Prior art date
Application number
KR1019950703387A
Other languages
English (en)
Inventor
스티븐 프레드릭 질릭
지니 한 코섹
Original Assignee
롤랜드 알.핵버트
모토로라, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 롤랜드 알.핵버트, 모토로라, 인크 filed Critical 롤랜드 알.핵버트
Application granted granted Critical
Publication of KR100197360B1 publication Critical patent/KR100197360B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

위상 동기 루프(PLL)에서, 에지 근접 검출기(302)는 기준 주파수 신호(115)의 위상과 출력 주파수 신호(116 또는 117)의 위상 사이의 위상차를 나타내는 위상 에러가 바람직한지 또는 바람직하지 않은지를 식별한다. 위상 에러가 바람직한 것으로 식별되면, 카운터(301)은 기준 주파수 신호(206)의 주파수와 출력 주파수 신호(116 또는 117) 사이의 주파수 에러(306) 표시를 제공하기 위해 제1 선정된 주기(412) 상에서 위상 에러의 변화율을 결정하며; 루프 대역폭 조절기(310)은 주파수 에러(306) 표시에 응답하여 PLL(308)의 제1 루프 대역폭 상태와 제2 루프 대역폭 상태 사이의 전이를 제어한다. 위상 에러가 바람직하지 않은 것으로 식별되면, PLL(308)은 제2 루프 대역폭 상태에서 동작한다. 본 발명은 PLL(308)의 루프 대역폭을 변화시키는 때의 정확한 결정을 유리하게 제공한다.

Description

[발명의 명칭]
위상 동기 루프의 루프 대역폭을 제어하는 장치 및 방법
[발명의 분야]
본 발명은 무선 통신 송수신기에 관한 것으로, 특히 위상 동기 루프의 루프 대역폭을 제어하는 장치 및 방법에 관한 것이다.
[발명의 배경]
제1도는 예로서 무선 통신 송수신기(100; 이하, 송수신기라 함)의 블럭도를 도시하고 있다. 송수신기(100)은 이동가능하며 휴대가능한 가입자 유닛이 예를 들어, 무선 통신 시스템(도시되지 않음) 내의 무선 주파수(RF) 채널을 통해 기지국(도시되지 않음)과 통신하는 것을 가능하게 한다. 그 후에, 기지국은 지상선 전화 시스템(도시되지 않음) 및 다른 가입자 유닛과의 통신을 제공한다. 송수신기(100)를 갖춘 가입자 유닛의 일례가 셀룰러 무선 전화이다.
제1도의 송수신기(100)은 일반적으로 안테나(101), 이중 필터(102), 수신기(103), 송신기(105), 기준 주파수 신호 소스(107), 수신(Rx) 위상 동기 루프(PLL) 주파수 합성기(108), 송신(Tx) PLL 주파수 합성기(109), 처리기(110), 정보 소스(106), 및 정보 싱크(104)를 포함한다.
송수신기(100)의 블럭도의 상호 접속 및 그 동작에 대해 후술하겠다. 안테나(101)은 기지국으로부터 RF 신호(119)를 수신하여 라인(111)에서 RF 수신 신호를 생성하기 위해 이중 필터(102)로 필터링한다. 이중 필터(102)는 라인(111)에서의 RF 수신 신호 및 라인(113)에서의 RF 송신 신호를 분리하기 위해 주파수 선택도(selectivity)를 제공한다. 수신기(103)은 라인(111)에서의 RF 수신 신호를 수신하도록 결합되어 정보 싱크(104)용의 라인(112)에서 수신 베이스밴드 신호를 생성하도록 동작한다. RF 신호 소스(107)은 라인(115)에 기준 주파수 신호를 제공한다. Rx PLL 주파수 합성기(108)은 라인(115)에서의 RF 신호 및 데이타 버스(118) 상의 정보를 수신하도록 결합되어 특정 RF 채널로 수신기(103)을 동조시키기 위해 라인(116)에 수신기 동조 신호(receiver tune signal)를 생성하도록 동작한다. 이와 유사하게, Tx PLL 주파수 합성기(109)는 라인(115)에서의 RF 신호 및 데이타 버스(118) 상의 정보를 수신하도록 결합되어 특정 RF 채널로 송신기(105)을 동조시키기 위해 라인(117)에 송신기 동조 신호를 생성하도록 동작한다. 프로세서(110)은 데이타 버스(118)을 통해 Rx PLL 주파수 합성기(108), Tx PLL 주파수 합성기(109), 수신기(103), 및 송신기(105)의 동작을 제어한다. 정보 소스(106)은 라인(114)에서 베이스밴드 송신 신호를 생성한다. 송신기(105)는 라인(114)에서의 베이스밴드 송신 신호를 수신하도록 결합되어 라인(113)에 RF 송신 신호를 생성하도록 동작한다. 이중 필터(102)는 RF 신호(120)으로서 안테나(101)에 의한 방사를 위해 라인(113)에서의 RF 송신 신호를 필터링한다.
예를 들어, 셀룰러 무선 전화 시스템에서 RF 채널은 기지국과 가입자 유닛 사이에 정보를 송신 및 수신(이후, 송수신이라 칭함)하기 위한 음성 및 신호 채널을 포함한다. 음성 채널은 음성 정보를 송수신하기 위해 할당된다. 제어 채널이라고도 불리는 신호 채널은 데이타 및 신호 정보를 송수신하기 위해 할당된다. 이들 신호 채널들을 통해 가입자 유닛이 셀룰러 무선 전화 시스템에 액세스(access)하며 지상선 전화 시스템과 또 다른 통신을 하기 위해 음성 채널을 할당받는다. 신호 채널 상의 광대역 데이타를 송수신할 수 있는 셀룰러 무선 전화 시스템에서, 신호 채널들의 주파수 간격(spacing)은 음성 채널들의 주파수 간격의 배수일 수도 있다.
몇몇 셀룰러 무선 전화 시스템에서, 송수신기(100) 및 기지국은 신호 채널을 통해 그들 사이에 정보를 간헐적으로 송수신한다. 예를 들어, 하나의 그러한 시스템은 간헐적인 정보를 합성하기 위해 시분할 다원 접속(TDMA) 신호 방식을 이용한다. 이런 형태의 시스템에서, 송수신기(100)이 신호 채널에 동조되는 전체 시간 동안 전체 전력이 공급되면, 정보가 수신되지 않는 시간 동안 송수신기의 배터리가 불필요하게 소모된다. 그러므로, 송수신기가 정보를 송수신하고 있지 않을 때 배터리 수명을 연장하기 위해 송수신기(100)의 일부가 파워 오프될 수 있다. 더욱이, 동일한 정보의 반복이 불필요할 정도로 신호의 품질이 충분히 양호하면 배터리 수명을 연장하기 위해 송수신기(100)의 일부는 파워 오프될 수 있다. 간헐적으로 파워 온 및 파워 오프, 즉 인에이블 및 디스에이블되기 때문에, 수신 동작 동안의 송수신기(100)은 비연속적 수신(DRX) 동작 모드라 불린다. DRX 동작 모드에서, 송수신기(100)의 일부를 즉시 인에이블 및 디스에이블하는 것은 배터리 수명을 매우 축적하게 된다.
제2도는 예로서 제1도의 송수신기(100)에서 사용하기 위한 위상 동기 루프(PLL) 주파수 합성기의 블럭도를 도시하고 있다. 제2도의 PLL 주파수 합성기의 일반적인 구성은 Rx PLL 주파수 합성기(108) 및 Tx PLL 주파수 합성기(109) 양자 모두에 대해 동일하다.
일반적으로, 제2도의 PLL 주파수 합성기(108 또는 109)는 설명 목적의 기준 분주기(201) 및 PLL(212)를 포함한다. 일반적으로, PLL(212)는 위상 검출기(202), 루프 필터(203), 전압 제어 발진기(204) 및 루프 분주기(205)를 포함한다. 기준 분주기(201)은 라인(115) 상의 기준 주파수 신호를 수신한다.
PLL 주파수 합성기(108 또는 109)의 블럭의 상호 접속을 설명하면 다음과 같다. 위상 검출기(202)는 라인(206)에서의 분주된 기준 주파수 신호, 및 라인(209)에서의 피드백 신호를 수신하도록 결합되어, 라인(207)에 위상 에러 신호를 생성하도록 동작한다. 루프 필터(203)은 위상 에러 신호(207)을 수신하도록 결합되어, 라인(208)에 필터링된 신호를 생성하도록 동작한다. 전압 제어 발진기(204)는 라인(208)에서의 필터링된 신호를 수신하도록 결합되어, 라인(116 또는 117)에 출력 주파수 신호를 생성하기 위해 동작한다. 루프 분주기(205)는 라인(116 또는 117)에서의 출력 신호를 수신하도록 결합되어 라인(209)에 피드백 신호를 생성하도록 동작한다. 루프 분주기(205) 및 기준 분주기(201)은 데이타 버스(118)을 통해 프로그래밍 정보를 수신한다.
PLL 주파수 합성기(108 또는 109)의 동작을 설명하면 다음과 같다. PLL(212)는 라인(115)에서의 기준 주파수 신호에 동기화된 출력 주파수 신호를 라인(116 또는 117)에 생성하는 회로이다. 라인(116 또는 117)에서의 출력 주파수 신호의 주파수가 라인(115)에서의 기준 주파수 신호의 주파수와 선정된 주파수 관계를 가질 때, 라인(116 또는 117)에서의 출력 주파수 신호는 라인(115)에서의 기준 주파수 신호에 동기화되거나 또는 동기(locked)된다. 동기된 상태하에서, 통상적으로 PLL(212)는 라인(115)에서의 기준 주파수 신호와 라인(116 또는 117)에서의 출력 주파수 신호 사이의 일정한 위상차를 제공한다. 일정한 위상차는 제로를 포함한 소정의 원하는 값을 취할 수도 있다. 그러한 신호의 원하는 위상차에 편차가 발생하면, 즉 예를 들어 라인(115)에서의 기준 주파수 신호의 주파수의 변화 또는 데이타 버스(118)을 통한 PLL의 프로그램가능한 변수의 변화에 기인하여 라인(207)에서의 위상 에러가 발생하면, PLL은 라인(207)에서의 위상 에러를 제로로 만들기 위해 라인(116 또는 117)에서의 출력 주파수 신호의 주파수를 조절할 것이다.
PLL 주파수 합성기(108 또는 109)는 라인(115)에서의 기준 주파수 신호의 주파수에 대한 라인(116 또는 117)에서의 출력 신호 주파수의 선정된 주파수 관계에 기초하여 적어도 2개의 부류 중 하나에 속하는 것으로 분류될 수도 있다. 제1 부류는 정수 분주(integer division) PLL 주파수 합성기로서 분류되는데, 이 경우 라인(116 또는 117)에서의 출력 주파수 신호와 라인(115)에서의 기준 주파수 신호 사이의 관계는 정수이다. 제2 부류는 분수 분주(fractional division) PLL 주파수 합성기로서 분류되는데, 이 경우 라인(116 또는 117)에서의 출력 주파수 신호와 라인(115)에서의 기준 주파수 신호 사이의 관계가 정수 및 분수로 이루어진 비정수(non-integer number)인 유리수이다.
PLL은 루프 대역폭에 의해 특징된다. 몇몇 응용에서는, 예를 들어, 라인(115)에서의 기준 주파수 신호의 주파수가 변화하거나 또는 데이타 버스(118)을 통한 PLL의 프로그램가능한 변수가 변화할 때와 같은 소정의 조건하에서 PLL의 루프 대역폭을 변화시키는 것이 바람직하다. 루프 대역폭을 적당하게 변화시키면 유리하게도 동기 시간(locktime)이 단축되고, 잡음이 개선되고, 불요 신호(spurious signal)가 저하된다.
PLL(212)의 루프 대역폭을 변화시킴에 따른 문제점은 루프 대역폭을 변화시키는 때를 결정하는 것을 포함한다. 루프 대역폭을 변화시키는 때를 결정하는 것은 PLL(212)이 바람직한 동기 상태에 도달하는데 필요한 시간에 직접적으로 영향을 미친다. 일반적으로, PLL(212)이 그것의 동기 상태에 빨리 도달하는 것이 바람직하다. 만약 PLL(212)의 동기 상태가 빨리 도달되지 않으면, 잡음이 발생되거나, 또는 정보가 손실될 수도 있다.
PLL(212)의 루프 대역폭을 변화시키는 때를 결정하는 종래 기술의 한 해결책은 선정된 시간에 루프 대역폭을 변화시키는 것이다. 이런 방식의 단점은 선정된 시간이 PLL(212)의 상태와 관계가 없기 때문에, 그 선정된 시간이 PLL(212)이 그것의 바람직한 동기 상태에 도달하는 데 필요한 최적의 시간과 선정된 시간이 항상 상응하는 것은 아니라는 것이다.
PLL(212)의 루프 대역폭을 언제 변화시킬지를 결정하는 다른 종래 기술의 해결책은 라인(207)에서의 순간 위상 에러에 기초하여 루프 대역폭을 변화시키는 것이다. 이런 방식의 단점은 라인(207)에서의 순간 위상 에러가 모든 시간 동안 PLL(212)의 상태를 완전히 반영하지 않는다는 것이다.
따라서, PLL의 루프 대역폭을 변화시키는 때의 정확한 결정을 유리하게 제공하기 위해 PLL의 루프 대역폭을 제어하는 향상된 장치 및 방법이 필요하다.
[도면의 간단한 설명]
제1도는 종래의 무선 통신 송수신기의 블럭도이다.
제2도는 제1도의 무선 통신 송수신기에서 사용하기 위한 종래의 위상 동기 루프 주파수 합성기의 블럭도이다.
제3도는 본 발명에 따른 위상 동기 루프의 블럭도이다.
제4도는 본 발명에 따른 제3도의 위상 동기 루프의 루프 대역폭 제어기 내의 디지탈 신호를 도시한 타이밍도이다.
제5도는 본 발명에 따른 제3도의 위상 동기 루프의 카운터 값과 제3도의 위상 동기 루프의 루프 대역폭 값 사이의 관계를 나타내는 그래프이다.
제6도는 본 발명에 따른 제3도의 위상 동기 루프의 루프 대역폭을 제어하는 단계를 나타내는 플로우 차트이다.
[양호한 실시예에 대한 상세한 설명]
본 발명에 따르면, 상술한 필요성은 PLL의 루프 대역폭을 제어하는 향상된 장치 및 방법에 의해 충족된다. 본 발명에 따르면, 본 발명의 장치 및 방법은 PLL의 기준 주파수 신호의 위상과 출력 주파수 신호의 위상 사이의 위상차를 나타내는 위상 에러가 바람직한지 또는 바람직하지 않은지를 식별한다. 본 발명의 장치 및 방법이 위상 에러를 바람직한 것으로 식별하면, 본 발명의 장치 및 방법은 기준 주파수 신호의 주파수와 출력 주파수 신호의 주파수 사이의 주파수 에러의 표시를 제공하기 위해 제1 선정된 주기에 걸쳐서 위상 에러의 변화율을 결정하며; 주파수 에러 표시에 응답하여 PLL의 제1 루프 대역폭 상태와 제2 루프 대역폭 상태 사이의 전이(transition)를 제어한다. 본 발명의 장치 및 방법이 위상 에러를 바람직하지 않은 것으로 식별하면, PLL은 제2 루프 대역폭 상태에서 동작한다. 본 발명은 PLL의 루프 대역폭을 변화시키는 때의 정확한 결정을 유리하게 제공한다.
본 발명은 제3-6도를 참조하여 더 완전히 기술될 수 있으며, 제3도는 본 발명에 따른 위상 동기 루프(308)을 도시하고 있다. PLL(308)은 신규한 장치(300)및 그와 관련된 방법을 제외하고는 종래 기술의 PLL(212)와 동일한 구성을 가지며, 동일한 방식으로 동작한다. 그러므로, 본 발명의 양호한 실시예에 있어서, 신규한 PLL(308)은 송수신기(100) 내의 Rx PLL 주파수 합성기(108) 또는 Tx PLL 주파수 합성기(109)에서 사용하는 종래 기술의 PLL(212) 대용으로 쓰인다. PLL 설계 및 응용 기술에서 통상의 기술을 가진자는 무선 통신 분야 내외에서 신규한 PLL(308)의 다른 응용도 찾을 수 있는 것이다.
일반적으로, 신규한 PLL 회로(308)은 위상 검출기(202), 루프 필터(203), 전압 제어 발진기(VCO;204), 루프 분주기(205), 및 루프 대역폭 제어기(300)을 포함한다. 일반적으로, 위상 검출기(202), 루프 필터(203), VCO(204), 및 루프 분주기(205)는 각 각 본 기술에 공지되어 있다; 따라서, 본 발명의 이해를 용이하게 하기 위함을 제외하고는 더 이상의 논의는 하지 않을 것이다. 이하, 신규한 루프 대역폭 제어기(300)에 대하여 본 발명에 따른 제3-6도를 참조하여 설명하겠다.
신규한 루프 대역폭 제어기(300)을 제외한 신규한 PLL(308)은 예를 들어, Motorola MC145170 PLL 주파수 합성기 및 Motorola MC1648 전압 제어 발진기를 사용하여 구현될 수도 있다. 루프 필터(203)는 예를 들어, 공지된 필터 설계 기술에 따라 표준 저항 및 캐패시터로 구현될 수도 있다.
일반적으로, 신규한 PLL(308)은 다음과 같이 동작한다. 신규한 PLL(308)은 기준 주파수 신호에 응답하여 출력 주파수 신호를 발생한다. 출력 주파수 신호 및 기준 주파수 신호는 각각 주파수 및 위상에 의해 특징된다. 위상 에러는 기준 주파수 신호의 위상과 출력 주파수 신호의 위상 사이의 위상차를 나타낸다. PLL은 출력 주파수 신호를 실질적으로 기준 주파수 신호를 나타내는 주파수에 유지하기 위해 제1 루프 대역폭 상태에서 동작하며, 기준 주파수 신호를 나타내는 주파수로 출력 주파수 신호를 수렴시키기 위해 제2 루프 대역폭 상태에서 동작한다.
PLL(308)을 형성하기 위한 신규한 루프 대역폭 제어기(300)과 종래 PLL 루프(212) 사이의 상호 접속은 다음과 같다. 루프 대역폭 제어기(300)은 라인(206)에서의 분주된 기준 주파수 신호, 라인(209)에서의 피드백 신호, 및 라인(116 및 117)에서의 출력 주파수 신호를 수신하도록 결합되어 있다. 신규한 루프 대역폭 제어기(300)은 루프 필터(203)에 결합된 라인(309)에 루프 대역폭 조절 신호를 생성한다.
루프 대역폭 제어기(300)은 에지-근접 검출기(302), 카운터(301), PLL 루프 대역폭 조절기(310), 및 선택적인 홀드 회로(303)을 더 포함한다. 에지-근접 검출기(302), 카운터(301), PLL 루프 대역폭 조절기(310) 및 선택적인 홀드 회로(303)은 본 기술 분야에 공지되어 있다; 따라서, 본 발명의 이해를 용이하게 하기 위함을 제외하고는 더 이상의 설명은 필요치 않을 것이다. 이하, 제3도의 신규한 PLL(308)에서 사용된 에지-근접 검출기(302), 카운터(301), PLL 루프 대역폭 조절기(310) 및 선택적인 홀드 회로(303)에 대하여 상세히 설명하겠다.
에지-근접 검출기(302) 및 홀드 회로(303)은 예를 들어, 표준 논리 소자들을 사용하여 구현될 수도 있다. 그러한 논리 소자들은 예를 들어, 공지된 논리 설계기술에 따른 Motorola MC74HC00과 같은 NAND 게이트, MC74HC02와 같은 NOR 게이트, MC74HC74와 같은 D-형 플립-플롭을 포함할 수도 있다. 카운터(301)은 예를 들어, Motorola MC74HC173과 같은 종래 카운터를 사용하여 구현될 수도 있다. PLL 루프 대역폭 조절기(310)은 표준 저항 및 캐패시터, 및 공지된 설계 기술에 따른 Motorola MC74H4066과 같은 표준 아날로그 멀티플렉서를 사용하여 구현될 수도 있다.
신규한 루프 대역폭 제어기(300)의 블럭들 사이의 상호 접속은 다음과 같다. 에지-근접 검출기(302)는 라인(206)에서의 분주된 기준 주파수 신호, 라인(209)에서의 피드백 신호를 수신하도록 결합되어 라인(304)에 카운터 리셋 신호를 생성하도록 동작한다. 카운터(301)은 라인(206)에서의 분주된 기준 주파수 신호, 라인(304)에서의 카운터 리셋 신호를 수신하도록 결합되어 라인(306)에 카운트값 및 라인(307)에 카운트값의 표시를 생성하도록 동작한다. 선택적인 홀드 회로(303)은 라인(307)에서 카운트값의 표시 및 프로세서(110)에 의해 생성된 라인(311)에서의 홀드 인에이블 신호를 수신하도록 결합되어 카운터(301)에 대한 라인(305)에서의 홀드 신호를 생성하도록 동작한다.
신규한 루프 대역폭 제어기(300)의 동작은 다음과 같다. 본 발명에 따르면, 에지 근접 검출기 및 그와 관련된 방법은 분주된 기준 주파수 신호(206)의 위상과 PLL(308)의 출력 주파수 신호(116 또는 117)의 위상 사이의 위상차를 나타내는 위상 에러를 바람직한 것 또는 바람직하지 않은 것으로 식별한다. 에지-근접 검출기(302)가 위상 에러를 바람직한 것으로 식별하면, 카운터(301) 및 그와 관련된 방법은 분주된 기준 주파수 신호(206)의 주파수와 출력 주파수 신호(116 또는 117)의 주파수 사이의 주파수 에러의 표시를 제공하기 위해 제1 선정된 주기에 걸쳐서 위상 에러의 변화율을 결정하며; 루프 대역폭 조절기(310)은 주파수 에러의 표시에 응답하여 PLL의 제1 루프 대역폭 상태와 제2 루프 대역폭 상태 사이의 전이를 제어한다. 에지-근접 검출기(302)가 위상 에러를 바람직하지 않은 것으로 식별하면, 루프 대역폭 조절기(310)은 제2 루프 대역폭 상태에서 PLL을 동작시킨다.
신규한 루프 대역폭 제어기(300)의 목적은 루프가 동기화(lock)에 근접된 정도를 나타내는 것이다. 루프가 동기화에 근접함에 따라, 다른 루프 대역폭 상태가 라인(206)에서의 분주된 기준 주파수 신호로 라인(116 또는 117)에서의 출력 주파수 신호를 수렴시키기에 바람직할 수 있다.
신규한 루프 대역폭 제어기(300)은 종래 기술보다 나은 대역폭 제어를 제공한다. 왜냐하면, 이 루프 대역폭 제어기는 루프 대역폭을 제어하기 위해 더욱 정확한 주파수 에러 표시를 제공하기 때문이다.
본 발명의 범위 내에서, 신규한 PLL(308)을 형성하기 위해 신규한 루프 대역폭 제어기(300)과 종래의 PLL(212) 사이의 대안적인 상호 접속이 구현될 수도 있다. 대안으로는, 에지-근접 검출기(302)는 분주된 기준 주파수 신호(206) 및 루프 피드백 신호(209) 대신에 위상 검출기(202)로부터의 라인(207)에서의 위상 에러 신호를 수신하도록 결합될 수도 있다. 대안적으로, 카운터(301)은 기준 주파수 신호(206) 대신에 라인(209)에서의 피드백 신호를 수신하도록 결합될 수도 있다. 대안으로는, PLL 루프 대역폭 조절기 출력(309)는 공지된 설계 기술에 따라 루프 대역폭을 조절하기 위해 PLL(308)의 다른 소자들과 결합될 수도 있다.
본 발명의 양호한 실시예에 따르면, 위상 에러 식별기는 제2 선정된 주기와 관련하여 출력 주파수 신호의 위상 표시의 기준 주파수 신호의 위상 표시인 에지-근접을 검출하도록 동작하는 에지-근접 검출기에 의해 달성된다. 에지-근접 검출기에 의해 제공되는 이점은 루프 대역폭을 제어하기 위해 위상 에러의 정밀한 측정이 필요 없고, 위상 에러의 바람직함(desirability)을 표시하기만 하면 된다는 것이다. 더욱이, 라인(207)에서의 위상 에러가 작으면, 즉, PLL(308)이 동기화에 근접하면, 라인(207)에서의 위상 에러 신호의 디지탈 처리가 달성되기 어렵다.
본 발명의 양호한 실시예에 따르면, 제2 선정된 주기는 출력 주파수 신호(116 또는 117)의 주파수의 역수의 함수이다. 출력 주파수 신호(116 또는 117)의 주파수의 역수가 사용되는 이유는, 주파수 에러를 결정하기에 최상의 분해능이 생기게 되는 출력 주파수 신호의 주파수는 PLL(308)에서 사용가능한 최고 주파수이기 때문이다.
본 발명의 양호한 실시예에 따르면, 변화율 결정기(301)은 바람직한 것으로 식별된 위상 에러의 연속적인 발생수를 카운트하도록 동작하는 카운터(301)에 의해 달성된다. 카운터(301)가 사용되는 이유는, 위상 에러의 변화율을 결정하는 디지탈 수단을 편리하게 제공하기 때문이다. 더욱이, 카운터(301)의 길이를 변화시키면 루프 대역폭 제어기(300)의 분해능이 유리하게 변화된다.
본 발명의 양호한 실시예에 따르면, 제1 선정된 주기는 분주된 기준 주파수 신호(206) 또는 출력 주파수 신호(116 또는 117)의 주파수의 역수의 함수이다. 제1 선정된 주기가 분주된 기준 주파수 신호(206) 또는 출력 주파수 신호(116 또는 117)의 주파수의 역수의 함수인 이유는, 제1 선정된 주기가 제2 선정된 주기보다 길어야 하기 때문이다. 제1 선정된 주기와 제2 선정된 주기 사이의 비(ratio)가 더 커질수록 루프 대역폭 제어기(300)의 분해능이 더 양호해진다.
본 발명의 양호한 실시예에 따르면, 루프 대역폭 조절기(310)은 주파수 에러(306)의 표시에 응답하여 PLL(308)의 제1 루프 대역폭 상태와 제2 루프 대역폭 상태에서 양자택일로 선택함으로써 전이를 제어한다.
대안적으로, 루프 대역폭 조절기는 주파수 에러 표시에 응답하여 PLL의 제2 루프 대역폭 상태의 루프 대역폭 값을 변화시킴으로써 전이를 제어한다.
본 발명의 양호한 실시예에 따르면, 선택적인 홀드 회로(303)은 루프 대역폭이 스위칭될 때 원치 않는 과도 신호들이 생성될 수도 있는 응용의 경우에 제1 루프 대역폭 상태와 제2 루프 대역폭 상태 사이의 발진을 유리하게 방지한다.
제3도의 PLL(308)은 본 기술 분야에서 공지된 바와 같이, 차지 펌프(charge pump) 및 프리스캐일러(prescale, 도시되지 않음)를 또한 포함할 수도 있다. 프리스캐일러는, VCO(204)로부터 보다 높은 입력 주파수를 받아들이도록 루프 분주기(205)를 더 높게 허용하기 위해, 라인(116 또는 117)에서의 피드백 경로에서 VCO(204)와 루프 분주기(205) 사이에 사용될 것이다. 차지 펌프는 PLL(308)에 높은 DC 루프 이득을 제공하기 위해 위상 검출기(202)의 출력에서 사용될 것이다.
제4도는 본 발명에 따른 제3도의 위상 동기 루프(308)의 루프 대역폭 제어기(300) 내의 디지탈 신호를 도시하는 타이밍도이다. 이 타이밍도는 분주된 기준 신호(206), 피드백 신호(209), 출력 주파수 신호(116 또는 117), 및 카운터 리셋 신호(304)를 보여준다.
기준 신호(206)은 상승 에지들(402, 403, 404 및 405)을 가진다. 피드백 신호(209)는 상승 에지들(406, 407, 408, 및 409)을 가진다. 카운터 리셋 신호(304)는 제3도의 카운터(301)에 대한 리셋 신호를 정의한다. 카운터 리셋 신호(304)가 하이면, 카운터(301)은 리셋된다. VCO 출력 주파수 신호(116 또는 117)의 주기는 제2 선정된 주기(401)를 정의하는데, 이 선정된 주기 동안에, 분주된 기준 신호(206) 및 피드백 신호(209)의 상승 에지들의 에지-근접이 체크된다.
분주된 기준 신호(206) 및 피드백 신호(209)의 상승 에지들이 제2 선정된 주기(401) 내에 있다고 결정되면, 위상 에러는 바람직한 것으로 여겨진다. 분주된 기준 신호(206) 및 피드백 신호(209)의 상승 에지들 중 하나가 제2 선정된 주기(401) 내에 있지 않다고 결정되면, 위상 에러는 바람직하지 않은 것으로 여겨진다. 다시 말하면, 제2 선정된 주기(401)은 위상 에러의 바람직함이 비교되는 임계값을 제공한다.
시간 t1에서, 상승 에지들(402 및 406)이 제2 선정된 주기(401)내에 속하지 않기 때문에, 에지-근접 상태에 있다고 결정되지 않는다. 그 상태에서 카운터(301)은 카운터 리셋 신호(304)의 상승 에지(410)에서 리셋된다.
시간 t2에서, 상승 에지들(403 및 407)이 제2 선정된 주기(401)내에 속하기 때문에, 에지-근접 상태에 있다고 결정된다. 그러한 상태에서는, 카운터 리셋 신호(304)는 로우 상태를 유지하여 카운터(301)가 리셋되지 않으며, 카운터(301)는 상승 에지(403)에 의해 클럭(clock)된다.
시간 t3에서, 상승 에지들(404 및 408)은 제2 선정된 주기(401)내에 속하기 때문에, 또한 에지-근접 상태에 있다고 결정된다. 여기서 다시 카운터(301)은 상승 에지(404)에 의해 클럭된다. 카운터(301)의 값은 2개의 상승 에지들(403 및 404)에 의해 클럭됨으로써 2가 된다. 따라서, 카운터(301)은 분주된 기준 주파수 신호(206) 및 피드백 신호(209)의 상승 에지들이 에지-근접 상태에 있다고 여겨지는 연속적인 발생을 카운트한다. 카운터(301)은 제1 선정된 주기(412) 상에서 위상 에러의 변화율을 결정하여, 제3도의 라인(306)에서의 분주된 기준 주파수 신호(206)의 주파수와 출력 주파수 신호(116 또는 117)의 주파수 사이의 주파수 에러 표시를 제공한다.
시간 t4에서, 상승 에지들(405 및 409)가 제2 선정된 주기(401)내에 속하지 않기 때문에, 에지-근접 상태에 있다고 결정되지 않는다. 그러한 상태에서, 카운터(301)은 카운터 리셋 신호(304)의 상승 에지(411)에서 리셋된다.
제5도는 본 발명에 따른 곡선(502)으로 도시된 바와 같은 제3도의 루프 대역폭 제어기(300)의 카운터의 값과 곡선(501)으로 도시된 바와 같은 제3도의 위상 동기 루프의 루프 대역폭의 값 사이의 관계를 나타내는 그래프를 도시하고 있다.
시간 t0에서, 카운터(502)의 값은 0에서 시작하며, 루프 대역폭(501)의 값은 높은 루프 대역폭을 나타내는 4에서 시작한다. 분주된 기준 주파수 신호(206) 및 피드백 신호(209)의 에지-근접 상태에서, 제4도에서 도시된 바와 같이 t2에서 시작하는 제2 선정된 주기(401) 동안 제5도의 카운터(502)의 값은 t1에서 1의 값으로 증가한다. 카운터(301)은 분주된 기준 신호(206)에 의해 1/Fr의 비율로 클럭되기 때문에, 그 카운트는 t2, t3 등 내지 t7에서 1씩 계속해서 증가한다.
루프 대역폭(501)의 값은 루프 대역폭 제어기(300)의 카운터(502)의 값과 많은 대안적인 관계를 가질 수도 있지만, 여기서는 카운터(502)의 값이 증가함에 따라 루프 대역폭(501)의 값이 단조롭게 감소되는 것과 같이 도시되어 있다. 루프 대역폭의 값(501)은 시간 t3에서 3, 시간 t5에서 2, 시간 t7에서 1의 값으로 감소되며, t7 이후에는 1의 값을 유지하는 것을 도시하고 있다.
시간 t8 이후에, 카운터(502)의 값에 대한 다른 곡선은, 제4도에 도시된 바와 같이 t1에서 시작하는 것으로 도시된 제2 선정된 주기(401) 동안과 같은 비-에지-근접(non-edge-proximity)의 상태에 응답하여 카운터(504)의 값이 시간 t8에서 0으로 떨어지는 곡선(504)에 의해 도시된다. 제5도에서, 루프 대역폭(501)의 값에 대한 다른 곡선(503)은 다른 카운터 값의 곡선(504)에 대한 응답을 나타낸다. 이 응답에서, 분주된 기준 주파수 신호(206) 및 피드백 신호(209)가 더이상 에지-근접 상태에 있지 않기 때문에, 루프 대역폭 값은 시간 t8에서 4로 증가한다.
루프 대역폭 조절기(310)가 카운터가 클럭됨에 따라 루프 대역폭이 일반적으로 감소되도록 루프 대역폭 조절의 올바른 극성으로 카운트를 매핑하는 하는, 카운터(301)는 제5도에 도시된 바와 같이 업-카운터일 수도 있고 또는 다운-카운터일 수 있다는 것은 분명하다.
다음의 논의는 PLL의 개방 루프 상태하에서 본 발명을 사용하여 주파수 에러를 계산하는 방법을 설명하는 실시예를 제공한다. 출력 주파수 신호(116 또는 117)에서의 정상 상태 주파수 에러는 카운터(301)이 비-에지-근접(304)의 표시에 의해 리셋되기 전의 카운터(502)의 최대 값과 직접 관계될 수 있다.
출력 주파수 신호(116 또는 117)의 주기는 1/(N x Fv)이며, 여기서 N은 루프 분주기(205)의 값이다. 이 주기는 Fr 및 Fv 에지가 출력 주파수 신호(116 및 117)의 1/2 주기보다 서로에게 근접한 시간 내에 발생하는 상태 동안 에지-근접 검출기(302)의 총 시간 윈도우 폭(401)이다. 이 주기는 에지-근접 검출기(302)에 사용되는 시간 윈도우 폭들이지만, 다른 윈도우 폭들도 가능하다.
1/(N x Fv)인 윈도우 주기를 1/Fr인 기준 주파수 신호(206)의 주기에 의해 나누면 기준 주파수 신호(206)의 주파수에 대한 위상 검출기(202)에서의 주파수의 에러율이 제공된다. 이 결과에 Fr을 곱하면 주기 1/Fr에서 시간 증가 1/(N x Fv) 만큼 Fr 지난 Fv의 차이에 대한 위상 검출기(202)의 입력에서의 주파수 에러 Fr2/(N x Fv)를 제공한다.
카운터(301)가 카운트 종료 값, 예를 들면 C에 도달하기 위해, 위상 검출기(202)의 입력에서의 주파수 에러는 Fr/(C x N x Fv)이하이어야 한다. 이 주파수 에러를 위상 검출기(202)의 입력에서 루프 분주기(205)의 입력으로 변환하면, N과 관련이 없는 Fr2/(C x Fv)이 제공된다. 거의 동기화된 상태에서와 같은 Fv와 대략 동일한 Fr의 경우, 출력 주파수 신호(116 또는 117)에서의 주파수 에러는 대략 Fr/C일 것이다. 만약 P 값을 가진 선택적인 프리스캐일러가 출력 주파수 신호(116 또는 117)과 루프 분주기(205) 사이에서 사용되면, 출력 주파수 신호(116 또는 117)에서의 에러는 대략(Fr2x P)/(C x Fv)일 것이다.
MHz 및 C=250을 갖는 예의 경우, 카운터(301)이 카운트 종료에 도달될 때, 정상 상태에서 출력 주파수 신호(116 또는 117)이 1 MHz/250=4 KHz만큼의 에러가 있을 것이다.
제6도는 본 발명에 따른 제3도의 위상 동기 루프(308)의 루프 대역폭을 제어하는 단계를 설명하는 플로우 차트를 도시하고 있다. 플로우 차트는 단계(601)에서 시작한다. 단계(602)에서, 에지-근접 검출기(302)가 기준 주파수 신호(115)의 위상과 출력 주파수 신호(116 또는 117)의 위상 사이의 위상차를 나타내는 위상 에러가 바람직한지 또는 바람직하지 않은지를 식별한다. 단계(602)에서, 위상 에러가 바람직한 것으로 식별되면, 단계(604)에서, 카운터(301)은 분주된 기준 주파수 신호(206)의 주파수와 출력 주파수 신호(116 또는 117)의 주파수 사이의 주파수 에러(306) 표시를 제공하기 위해 제1 선정된 주기(412)에 걸쳐서 위상 에러의 변화율을 결정하며; 단계(605)에서, 루프 대역폭 조절기(310)은 주파수 에러(306) 표시에 응답하여 PLL(308)의 제1 루프 대역폭 상태와 제2 루프 대역폭 상태 사이의 전이를 제어한다. 단계(602)에서, 위상 에러가 바람직하지 않은 것으로 식별되면, 단계(603)에서, 제2 루프 대역폭 상태에서 PLL(308)이 동작한다.
따라서, 본 발명은 PLL(308)의 루프 대역폭이 변할 때를 정확히 결정하는 장치 및 방법(300)을 유리하게 제공한다. 일반적으로, 이러한 이점 및 다른 이점들은 PLL의 기준 주파수 신호의 위상과 출력 주파수 신호의 위상 사이의 위상차를 나타내는 위상 에러가 바람직한지 또는 바람직하지 않은지를 식별하는 장치 및 방법에 의해 제공된다. 본 발명의 장치 및 방법이 위상 에러를 바람직한 것으로 식별하면, 본 발명의 장치 및 방법은 기준 주파수 신호의 주파수와 출력 주파수 신호의 주파수 사이의 주파수 에러 표시를 제공하기 위해 제1 선정된 주기에 걸쳐서 위상 에러의 변화율을 결정하며; 주파수 에러 표시에 응답하여 PLL의 제1 루프 대역폭과 제2 루프 대역폭 사이의 전이를 제어한다. 본 발명의 장치 및 방법이 위상 에러를 바람직하지 않은 것으로 식별하면, PLL은 제2 루프 대역폭 상태에서 동작한다. 본 발명은 예를 들어, PLL의 루프 대역폭을 변화시키는 때를 부정확하게 결정함으로써 생기는 잡음 발생 또는 정보 손실의 종래 기술의 문제점을 극복한다.
본 발명은 기술된 실시예를 참조로 하여 설명되었지만, 이들 특정 실시예에 한정되는 것은 아니다. 본 기술 분야의 숙련자라면 첨부된 특허 청구 범위 내에서 본 발명의 사상 및 범위에서 벗어나지 않는 변형 및 변경이 가능할 것이다.

Claims (10)

  1. 기준 주파수 신호에 응답하여 출력 주파수 신호 -상기 출력 주파수 신호 및 상기 상기 기준 주파수 신호 각각은 주파수 및 위상 특성을 갖고, 위상 에러는 상기 기준 주파수 신호의 위상과 상기 출력 주파수 신호의 위상간의 차이를 나타냄- 를 발생시키는 위상 동기 루프(PLL)에서, 상기 PLL은 제1루프 대역폭 상태에서는 상기 출력 주파수 신호를 실질적으로 상기 기준 주파수 신호를 나타내는 주파수에 유지시키도록 동작하며, 제2 루프 대역폭 상태에서는 상기 출력 주파수 신호를 상기 기준 주파수 신호를 나타내는 주파수에 수렴시키도록 동작하는 경우, 상기 PLL의 루프 대역폭을 제어하는 방법에 있어서, 상기 위상 에러가 바람직한지 또는 바람직하지 않은지를 식별하는 단계; 상기 위상 에러가 바람직한 것으로 식별되면: 제1 선정된 주기에 걸쳐서 상기 위상 에러의 변화율을 결정하여 상기 기준 주파수 신호의 주파수와 상기 출력 주파수 신호의 주파수 사이의 주파수 에러의 표시를 제공하는 단계; 상기 주파수 에러 표시에 응답하여 상기 PLL의 제1 루프 대역폭과 제2 루프 대역폭 사이의 전이(transition)를 제어하는 단계; 및 상기 위상 에러가 바람직하지 않은 것으로 식별되면, 제2 루프 대역폭 상태에서 동작하는 단계를 포함하는 것을 특징으로 하는 PLL 루프 대역폭의 제어 방법.
  2. 제1항에 있어서, 상기 위상 에러가 바람직한지 또는 바람직하지 않은지를 식별하는 상기 단계는, 제2 선정된 주기와 관련하여, 상기 출력 주파수 신호의 위상 표시에 대한 상기 기준 주파수 신호의 위상 표시의 근접(proximity)을 검출하는 단계를 더 포함하는 것을 특징으로 하는 PLL 루프 대역폭의 제어 방법.
  3. 제2항에 있어서, 상기 제2 선정된 주기는 상기 출력 주파수 신호의 주파수의 역수의 함수인 것을 특징으로 하는 PLL 루프 대역폭의 제어 방법.
  4. 제1항에 있어서, 상기 위상 에러의 시간에 대한 변화율을 결정하는 상기 단계는, 상기 위상 에러를 바람직한 것으로 식별하는 상기 단계의 연속적인 발생수를 카운팅하는 단계를 더 포함하는 것을 특징으로 하는 PLL 루프 대역폭의 제어 방법.
  5. 제1항에 있어서, 상기 제1 선정된 주기는 상기 기준 주파수 신호 또는 상기 출력 주파수 신호의 주파수의 역수의 함수인 것을 특징으로 하는 PLL 루프 대역폭의 제어 방법.
  6. 제1항에 있어서, 상기 제어 단계는, 상기 주파수 에러의 표시에 응답하여 상기 PLL의 제1 루프 대역폭 상태와 제2 루프 대역폭의 상태 중에서 하나를 선택하는 단계를 더 포함하는 것을 특징으로 하는 PLL 루프 대역폭의 제어 방법.
  7. 제1항에 있어서, 상기 제어 단계는, 상기 주파수 에러 표시에 응답하여 상기 PLL의 제2 루프 대역폭 상태의 루프 대역폭 값을 변화시키는 단계를 더 포함하는 것을 특징으로 하는 PLL 루프 대역폭의 제어 방법.
  8. 기준 주파수 신호에 응답하여 출력 주파수 신호 -상기 출력 주파수 신호 및 상기 상기 기준 주파수 신호 각각은 주파수 및 위상 특성을 갖고, 위상 에러는 상기 기준 주파수 신호의 위상과 상기 출력 주파수 신호의 위상간의 차이를 나타냄- 를 발생시키는 위상 동기 루프(PLL)에서, 상기 PLL은 제1루프 대역폭 상태에서는 상기 출력 주파수 신호를 실질적으로 상기 기준 주파수 신호를 나타내는 주파수에 유지시키도록 동작하며, 제2 루프 대역폭 상태에서는 상기 출력 주파수 신호를 상기 기준 주파수 신호를 나타내는 주파수에 수렴시키도록 동작하는 경우, 상기 PLL의 루프 대역폭을 제어하는 장치에 있어서, 상기 위상 에러가 바람직한지 또는 바람직하지 않은지를 식별하도록 동작하는 위상 에러 식별기; 상기 위상 에러가 바람직한 것으로 식별되면, 상기 기준 주파수 신호의 주파수와 상기 출력 주파수 신호의 주파수 사이의 주파수 에러의 표시를 제공하기 위해 제1 선정된 주기에 걸쳐서 상기 위상 에러의 변화율을 결정하도록 동작하는 변화율 결정기; 및 상기 위상 에러가 바람직한 것으로 식별되면, 상기 주파수 에러 표시에 응답하여 상기 PLL의 제1 루프 대역폭과 제2 루프 대역폭 사이의 전이를 제어하도록 동작하며, 상기 위상 에러가 바람직하지 않은 것으로 식별되면, 상기 PLL을 제2 루프 대역폭 상태에서 동작시키도록 동작하는 루프 대역폭 조절기를 포함하는 것을 특징으로 하는 PLL의 루프 대역폭 제어 장치.
  9. 제8항에 있어서, 상기 위상 에러 식별기는, 제2 선정된 주기와 관련하여, 상기 출력 주파수 신호의 위상 표시에 대한 상기 기준 주파수 신호의 위상 표시의 근접(proximity)을 검출하도록 동작하는 에지 근접 검출기를 더 포함하는 것을 특징으로 하는 PLL의 루프 대역폭의 제어 장치.
  10. 제8항에 있어서, 상기 위상 에러의 시간에 대한 변화율을 결정하도록 동작하는 상기 변화율 결정기는, 바람직한 것으로 식별된 상기 위상 에러의 연속적인 발생수를 카운트하도록 동작하는 카운터를 더 포함하는 것을 특징으로 하는 PLL의 루프 대역폭 제어 장치.
KR1019950703387A 1993-12-17 1994-11-21 위상 동기 루프의 루프 대역폭을 제어하는 장치 및 방법 KR100197360B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/145,841 US5703539A (en) 1993-12-17 1993-12-17 Apparatus and method for controlling the loop bandwidth of a phase locked loop
US8/145841 1993-12-17
PCT/US1994/013339 WO1995017043A1 (en) 1993-12-17 1994-11-21 Apparatus and method for controlling the loop bandwidth of a phase locked loop

Publications (1)

Publication Number Publication Date
KR100197360B1 true KR100197360B1 (ko) 1999-06-15

Family

ID=22514794

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950703387A KR100197360B1 (ko) 1993-12-17 1994-11-21 위상 동기 루프의 루프 대역폭을 제어하는 장치 및 방법

Country Status (13)

Country Link
US (1) US5703539A (ko)
JP (1) JP3297052B2 (ko)
KR (1) KR100197360B1 (ko)
CN (1) CN1035584C (ko)
AU (1) AU1257795A (ko)
BR (1) BR9405762A (ko)
CA (1) CA2154489C (ko)
DE (2) DE4499899C2 (ko)
FR (1) FR2714241B1 (ko)
GB (1) GB2290186B (ko)
SE (1) SE9502844L (ko)
SG (1) SG43792A1 (ko)
WO (1) WO1995017043A1 (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2313001B (en) * 1996-05-07 2000-11-01 Nokia Mobile Phones Ltd Frequency modulation using a phase-locked loop
DE59702398D1 (de) * 1996-07-22 2000-11-02 Siemens Ag Phasenregelkreis mit Technologiekompensation
US5867536A (en) * 1997-02-11 1999-02-02 Hittite Microwave Corporation Digital synchronization of broadcast frequency
US6047170A (en) * 1997-07-29 2000-04-04 Honeywell Inc. Automatic squelch control for narrow band AM radio
US6049255A (en) * 1998-06-05 2000-04-11 Telefonaktiebolaget Lm Ericsson Tuning the bandwidth of a phase-locked loop
US6229991B1 (en) * 1998-10-13 2001-05-08 Motorola, Inc. Method of and apparatus for automatic frequency control range extension
US6961314B1 (en) * 1998-10-30 2005-11-01 Broadcom Corporation Burst receiver for cable modem system
US6760316B1 (en) * 1998-10-30 2004-07-06 Broadcom Corporation Method and apparatus for the synchronization of multiple cable modem termination system devices
US7103065B1 (en) * 1998-10-30 2006-09-05 Broadcom Corporation Data packet fragmentation in a cable modem system
EP1125398B1 (en) * 1998-10-30 2008-10-22 Broadcom Corporation Cable modem system
US6327319B1 (en) 1998-11-06 2001-12-04 Motorola, Inc. Phase detector with frequency steering
IT1303868B1 (it) * 1998-11-25 2001-03-01 Italtel Spa Metodo e circuito per trasferire la modulazione angolare di un segnalea frequenza intermedia ad una portante a microonde utilizzando un pll
US6225891B1 (en) 2000-01-07 2001-05-01 Hittite Microwave Corp. Wide-angle, static and positional anticipatory object detection system
US6459253B1 (en) * 2000-09-05 2002-10-01 Telefonaktiebolaget Lm Ericsson (Publ) Bandwidth calibration for frequency locked loop
US7304545B1 (en) 2000-11-30 2007-12-04 Marvell International Ltd. High latency timing circuit
US6732286B1 (en) 2000-11-30 2004-05-04 Marvell International, Ltd. High latency timing circuit
US6614403B1 (en) * 2002-04-01 2003-09-02 Bae Systems Information And Electronic Systems Integration, Inc. Radiation synthesizer receive and transmit systems
US6891441B2 (en) * 2002-11-15 2005-05-10 Zoran Corporation Edge synchronized phase-locked loop circuit
US7042972B2 (en) * 2003-04-09 2006-05-09 Qualcomm Inc Compact, low-power low-jitter digital phase-locked loop
GB2409383B (en) * 2003-12-17 2006-06-21 Wolfson Ltd Clock synchroniser
US20060285618A1 (en) * 2005-06-21 2006-12-21 Ehud Shoor Adaptive phase recovery
US7405633B2 (en) * 2005-07-18 2008-07-29 Tellabs Reston, Inc. Methods and apparatus for loop bandwidth control for a phase-locked loop
US7501900B2 (en) * 2006-05-31 2009-03-10 Intel Corporation Phase-locked loop bandwidth calibration
US7391271B2 (en) 2006-06-22 2008-06-24 International Business Machines Corporation Adjustment of PLL bandwidth for jitter control using feedback circuitry
FR2941113B1 (fr) * 2009-01-15 2011-03-11 St Microelectronics Grenoble 2 Procede de detection du verrouillage d'une boucle a verrouillage de phase et dispositif associe
WO2010113377A1 (ja) * 2009-04-01 2010-10-07 パナソニック株式会社 デジタル周波数／位相ロックドループ
US8433027B2 (en) * 2009-10-08 2013-04-30 Dialog Semiconductor Gmbh Digital controller for automatic rate detection and tracking of audio interface clocks
CN102655817B (zh) * 2009-10-23 2014-11-12 爱芙乐赛制药株式会社 骨紧固线缆用扎紧装置
CN103138753B (zh) * 2011-11-23 2016-08-10 联想(北京)有限公司 调节装置、锁相环、电子设备、带宽调整方法及装置
CN103312321A (zh) * 2012-03-09 2013-09-18 联想(北京)有限公司 带宽调整方法、调节装置、锁相环电路和电子设备
US9473157B2 (en) * 2014-07-24 2016-10-18 Mediatek Inc. Frequency synthesizer with injection pulling/pushing suppression/mitigation and related frequency synthesizing method thereof
CN104158541A (zh) * 2014-08-08 2014-11-19 上海凌阳科技有限公司 一种可调整环路带宽的数字锁相环及其调整方法
TWI605686B (zh) * 2016-12-01 2017-11-11 晨星半導體股份有限公司 鎖相迴路單元的頻寬調整方法與相關的頻寬調整單元及相位回復模組
CN108616274A (zh) * 2016-12-09 2018-10-02 晨星半导体股份有限公司 锁相回路单元的带宽调整方法与相关的带宽调整单元及相位回复模块

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156855A (en) * 1978-01-26 1979-05-29 Rca Corporation Phase-locked loop with variable gain and bandwidth
US4513429A (en) * 1981-12-03 1985-04-23 The United States Of America As Represented By The Secretary Of The Air Force Sample data phase locked loop for adaptive doppler tracker
US4535358A (en) * 1982-04-13 1985-08-13 U.S. Philips Corporation Line synchronizing circuit for a picture display devices and picture display device comprising such a circuit
US4745372A (en) * 1985-10-17 1988-05-17 Matsushita Electric Industrial Co., Ltd. Phase-locked-loop circuit having a charge pump
US4752748A (en) * 1987-04-16 1988-06-21 Amdahl Corporation Intelligent phase-locked loop
US4827225A (en) * 1988-06-13 1989-05-02 Unisys Corporation Fast locking phase-locked loop utilizing frequency estimation
US4901033A (en) * 1989-05-01 1990-02-13 Motorola, Inc. Frequency synthesizer with dynamically programmable frequency range of selected loop bandwith
US4926141A (en) * 1989-05-01 1990-05-15 Motorola, Inc. Frequency synthesizer with improved automatic control of loop bandwidth selection
US4987373A (en) * 1989-09-01 1991-01-22 Chrontel, Inc. Monolithic phase-locked loop
JP2841693B2 (ja) * 1990-04-19 1998-12-24 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
US5008635A (en) * 1990-06-25 1991-04-16 Motorola, Inc. Phase-lock-loop lock indicator circuit
US5151665A (en) * 1991-02-07 1992-09-29 Uniden America Corporation Phase-lock-loop system with variable bandwidth and charge pump parameters
US5128632A (en) * 1991-05-16 1992-07-07 Motorola, Inc. Adaptive lock time controller for a frequency synthesizer and method therefor
US5126690A (en) * 1991-08-08 1992-06-30 International Business Machines Corporation Phase locked loop lock detector including loss of lock and gain of lock detectors
US5208546A (en) * 1991-08-21 1993-05-04 At&T Bell Laboratories Adaptive charge pump for phase-locked loops

Also Published As

Publication number Publication date
US5703539A (en) 1997-12-30
GB2290186A (en) 1995-12-13
FR2714241A1 (fr) 1995-06-23
WO1995017043A1 (en) 1995-06-22
DE4499899C2 (de) 2000-11-02
JP3297052B2 (ja) 2002-07-02
GB2290186B (en) 1998-08-05
SE9502844L (sv) 1995-10-17
GB9516177D0 (en) 1995-10-11
SE9502844D0 (sv) 1995-08-16
CA2154489A1 (en) 1995-06-22
FR2714241B1 (fr) 1996-07-19
BR9405762A (pt) 1995-11-28
CN1035584C (zh) 1997-08-06
CA2154489C (en) 1999-08-10
AU1257795A (en) 1995-07-03
DE4499899T1 (de) 1995-12-21
CN1117775A (zh) 1996-02-28
SG43792A1 (en) 1997-11-14
JPH08510890A (ja) 1996-11-12

Similar Documents

Publication Publication Date Title
KR100197360B1 (ko) 위상 동기 루프의 루프 대역폭을 제어하는 장치 및 방법
US5497126A (en) Phase synchronization circuit and method therefor for a phase locked loop
US5448763A (en) Apparatus and method for operating a phase locked loop frequency synthesizer responsive to radio frequency channel spacing
US5424689A (en) Filtering device for use in a phase locked loop controller
KR100306671B1 (ko) Pll신디사이저및그제어방법
EP0984648B1 (en) Mobile assisted handoff for CDMA and wideband CDMA networks
KR100190149B1 (ko) 위상 동기 루프를 위한 에라 억압회로 및 그 방법
JPH0819028A (ja) Ｐｌｌシンセサイザ無線選択呼出受信機
US7292832B2 (en) Timing and frequency control method and circuit for digital wireless telephone system terminals
US6185411B1 (en) Apparatus and method for enabling elements of a phase locked loop
US20040023625A1 (en) Frequency synthesizer and a method for synthesizing a frequency
JP3203119B2 (ja) 周波数シンセサイザ回路
JPH05315949A (ja) Ｐｌｌ制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 16

EXPY Expiration of term