JP3297052B2 - 位相同期ループのループ帯域幅を制御するための装置および方法 - Google Patents

位相同期ループのループ帯域幅を制御するための装置および方法

Info

Publication number
JP3297052B2
JP3297052B2 JP51677195A JP51677195A JP3297052B2 JP 3297052 B2 JP3297052 B2 JP 3297052B2 JP 51677195 A JP51677195 A JP 51677195A JP 51677195 A JP51677195 A JP 51677195A JP 3297052 B2 JP3297052 B2 JP 3297052B2
Authority
JP
Japan
Prior art keywords
frequency signal
loop bandwidth
pll
phase
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP51677195A
Other languages
English (en)
Other versions
JPH08510890A (ja
Inventor
フレデリック ギリグ・スティーブン
ハン コシーク・ジェニー
Original Assignee
モトローラ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モトローラ・インコーポレーテッド filed Critical モトローラ・インコーポレーテッド
Publication of JPH08510890A publication Critical patent/JPH08510890A/ja
Application granted granted Critical
Publication of JP3297052B2 publication Critical patent/JP3297052B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S331/00—Oscillators
    • Y10S331/02—Phase locked loop having lock indicating or detecting means

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】 発明の分野 本発明は一般的には無線通信送受信機に関し、かつ、
より特定的には、位相同期ループのループ帯域幅を制御
するための装置および方法に関する。
発明の分野 図１は、例として、伝統的な無線通信送受信機100
（以後「送受信機」と称する）のブロック図を示す。該
送受信機100は、例えば、無線通信システム（図示せ
ず）における無線周波（RF）チャネルによって、ベース
ステーション（図示せず）と通信するために移動または
携帯用加入者ユニットを動作可能にする。ベースステー
ションはその後陸線電話システム（図示せず）および他
の加入者ユニットとの通信を可能にする。送受信機100
を有する加入者ユニットの１例はセルラ無線電話であ
る。
図１の送受信機100は概略的にアンテナ101、デュプレ
クスフィルタ102、受信機103、送信機105、基準周波数
信号源107、受信（Rx）位相同期ループ（PLL）周波数シ
ンセサイザ108、送信（Tx）PLL周波数シンセサイザ10
9、プロセッサ110、情報源または情報ソース（informat
ion source）106、および情報シンク（information s
ink）104を含む。
送受信機100の各ブロックの相互接続およびその動作
は次のように説明できる。アンテナ101はデュプレクス
フィルタ102によってろ波してライン11にRF受信信号を
生成するためにベースステーションからRF信号119を受
信する。デュプレクスフィルタ102はライン111における
RF受信信号とライン113におけるRF送信信号とを分離す
るための周波数選択性を与える。受信機103はライン111
におけるRF受信信号を受けるよう結合されかつ情報シン
ク104のためのライン112における受信ベースバンド信号
を生成するよう動作する。RF信号源107はライン115に基
準周波数信号を提供する。Rx PLL周波数シンセサイザ1
08はライン115におけるRF信号およびデータバス118にお
ける情報を受けるよう結合され、かつ受信機103を特定
のRFチャネルに同調するためにライン116に受信機同調
信号を生成するよう動作する。同様に、Tx PLL周波数
シンセサイザ109はライン115におけるRF信号およびデー
タバス118上の情報を受けるよう結合され、かつ送信機1
05を特定のRFチャネルに同調させるためにライン117に
送信機同調信号を生成するよう動作する、プロセッサ11
0はRx PLL周波数シンセサイザ108、Tx PLL周波数シン
セサイザ109、受信機103、および送信機105の動作をデ
ータバス118を介して制御する。情報源106はライン114
にベースバンド送信信号を生成する。送信機105はライ
ン114におけるベースバンド送信信号を受信するよう結
合され、かつライン113にRF送信信号を生成するよう動
作する。デュプレクスフィルタ102はアンテナ101によっ
てRF信号120として放射するためにライン113におけるRF
送信信号をろ波する。
例えば、セルラ無線電話システムにおけるRFチャネル
はベースステーションと加入者ユニットとの間で情報を
送信しかつ受信する（以後「送受信」と称する）ために
音声およびシグナリングチャネルを含む。音声チャネル
は音声情報を送受信するために割当てられる。シグナリ
ングチャネルは、制御チャネルとも称されるが、データ
およびシグナリング情報を送受信するために割当てられ
る。加入者ユニットがセルラ無線電話システムへのアク
セスを獲得しかつ陸線電話システムとのさらなる通信の
ために音声チャネルを割当てられるのはこれらのシグナ
リングチャネルを介して行われる。シグナリングチャネ
ルによって広帯域のデータを送受信可能なセルラ無線電
話システムにおいては、シグナリングチャネルの周波数
間隔は音声チャネルの周波数間隔の倍数とすることがで
きる。
いくつかのセルラ無線電話システムにおいては、送受
信機100およびベースステーションはシグナリングチャ
ネルによってそれらの間で情報を間欠的に送受信する。
例えば、１つのそのようなシステムは間欠的な情報と同
期するために時分割多元接続（TDMA）シグナリング方法
を使用する。この種のシステムにおいては、送受信機10
0がシグナリングチャネルに同調されている全時間中送
受信機100を完全に給電状態に保つことは情報が受信さ
れていない場合にこれらの時間の間に不必要に送受信機
のバッテリの電流を流出させる。従って、送受信機が情
報を送受信していないときに送受信機100の各部がパワ
ーオフされてバッテリ寿命を延長することができる。さ
らに、信号品質が十分に良好であり従って同じ情報をさ
らに反復する必要がない場合に送受信機100の各部をパ
ワーオフしてバッテリ寿命を延長することができる。そ
の受信動作の間に送受信機100を間欠的にパワーオンお
よびパワーオフすること、すなわち、送受信機100をイ
ネーブルおよびディスエーブルすることは不連続受信
（discontinuous receive:DRX）モードの動作と称され
る。DRXモードの動作においては、送受信機100の各部を
迅速にイネーブルおよびディスエーブルすることにより
バッテリ寿命の最大の節約が行われる。
図２は、１例として、図１の送受信機100において使
用するための伝統的な位相同期ループ（PLL）周波数シ
ンセサイザのブロック図を示す。図２のPLL周波数シン
セサイザの概略的な構造は前記Rx PLL周波数シンセサ
イザ108および前記Tx PLL周波数シンセサイザ109の双
方に対するものと同じである。
図２のPLL周波数シンセサイザ108または109は概略的
に、説明の目的で、基準分周器201、およびPLL212を含
む。PLLL212は概略的に位相検出器202、ループフィルタ
203、電圧制御発振器204、およびループ分周器205を含
む。基準分周器201はライン115上に基準周波数信号を受
信する。
PLL周波数シンセサイザ108または109の各ブロックの
相互接続は次のように説明される。位相検出器202はラ
イン206における分周された基準周波数信号およびライ
ン209におけるフィードバック信号を受けるよう結合さ
れ、かつライン207に位相誤差信号を生成するよう動作
する。ループフィルタ203は前記位相誤差信号207を受け
るよう結合され、かつライン208にろ波された信号を生
成するよう動作する。電圧制御発振器204はライン208に
おけるろ波された信号を受けるよう結合され、かつライ
ン116または117に出力周波数信号を生成するよう動作す
る。ループ分周器205はライン116または117における出
力周波数信号を受けるよう結合され、かつライン209に
フィードバック信号を生成するよう動作する。ループ分
周器205および基準分周器201はデータバス118を介して
プログラミング情報を受ける。
PLL周波数シンセサイザ108または109の動作は次のよ
うに説明される。PLL212はライン115における基準周波
数信号に同期した出力周波数信号をライン116または117
に生成する回路である。ライン116または117における出
力周波数信号は、ライン116または117における出力周波
数信号の周波数がライン115における基準周波数信号の
周波数に対し所定の周波数関係を有する場合にライン11
5における基準周波数信号に同期されまたは「ロックさ
れ」ている。ロックされた状態では、PLL212は典型的に
はライン115における基準周波数信号とライン116または
117における出力周波数信号との間に一定の位相差を与
える。この一定の位相差はゼロを含む任意の所望の値を
とることができる。そのような信号の所望の位相差に偏
移が生じると、すなわち、例えばライン115における基
準周波数信号の周波数またはデータバス118を介してのP
LLのプログラム可能なパラメータの変化によりライン20
7に位相誤差が生じると、PLLはライン207の位相誤差を
ゼロに向かってドライブするためにライン116または117
における出力周波数信号の周波数を調整しようと試み
る。
PLL周波数シンセサイザ108または109はライン115にお
ける基準周波数信号の周波数に対するライン116または1
17における出力信号周波数の所定の周波数関係に基づき
少なくとも２つのカテゴリの内の１つに属するものとし
て分類することができる。第１のカテゴリは「整数分周
（integer division）」PLL周波数シンセサイザとして
分類され、この場合ライン116または117における出力周
波数信号とライン115における基準周波数信号との間の
関係は整数である。第２のカテゴリは「分数分周（frac
tional division）」PLL周波数シンセサイザとして分
類され、この場合ライン116または117における出力周波
数信号とライン115における基準周波数信号との間の関
係は整数と分数からなる有理数の非整数（rational,non
−integer number）である。
PLLはループ帯域幅によって特徴付けられる。いくつ
かの用途においては、PLLのループ帯域幅を、例えば、
ライン115における基準周波数信号の周波数が変化した
場合あるいはデータバス118を介してのPLLのプログラム
可能なパラメータが変化した場合などにある条件の下で
変化させることが望ましい。ループ帯域幅を適切に変化
させることによってより短いロック時間、改善されたノ
イズ、およびより低いスプリアス信号を好適に提供でき
る。
PLL212のループ帯域幅を変えることに伴う問題はいつ
ループ帯域幅を変えるかを決定することを含む。ループ
帯域幅をいつ変更するかを決定することは直接PLL212が
所望のロック状態に到達するのに必要な時間に影響を与
える。一般に、PLL212はそのロック状態に迅速に到達す
ることが望ましい。もしPLL212のロック状態に迅速に到
達しなければ、ノイズが発生しまたは情報が失われる可
能性がある。
PLL212のループ帯域幅をいつ変更するかを決定するた
めの１つの従来技術の解決方法はループ帯域幅をあらか
じめ定められた時間に変更することである。この手法に
伴う不都合はこのあらかじめ定められた時間が常にはPL
L212がその所望のロック状態に到達するのに必要とされ
る最適の時間に対応しないことであり、それはこのあら
かじめ定められた時間はPLL212の状態に関連していない
からである。
PLL212のループ帯域幅をいつ変更するかを決定するた
めの他の従来技術の解決方法はライン207における瞬時
的な位相誤差に基づきループ帯域幅を変更することであ
る。この手法に伴う不都合はライン207における瞬時的
な位相誤差がPLL212の状態をすべての時間に対して完全
に表していないことである。
従って、PLLのループ帯域幅をいつ変更するかについ
ての正確な決定を好適に提供するPLLのループ帯域幅を
制御する改善された装置および方法の必要性が存在す
る。
図面の簡単な説明 図１は、伝統的な無線通信送受信機のブロック図であ
る。
図２は、図１の無線通信送受信機において使用するた
めの伝統的な位相同期ループ周波数シンセサイザのブロ
ック図を示す。
図３は、本発明に係わる位相同期ループのブロック図
を示す。
図４は、本発明に係わる図３の位相同期ループのルー
プ帯域幅コントローラにおけるデジタル信号を示すタイ
ミング図である。
図５は、本発明に係わる図３の位相同期ループのカウ
ンタの値と図３の位相同期ループのループ帯域幅の値と
の関係を示すグラフである。
図６は、本発明に係わる図３の位相同期ループのルー
プ帯域幅を制御するためのステップを記述するフローチ
ャートを示す。
好ましい実施例の詳細な説明 本発明によれば、前述の必要性はPLLのループ帯域幅
を制御する改善された装置および方法によって実質的に
満たされる。本発明によれば、前記装置および方法はPL
Lの基準周波数信号の位相と出力周波数信号の位相との
間の差を示す、位相誤差を望ましい（desirable）もの
であるか望ましくない（undesirable）ものであるかを
識別する。前記装置および方法が前記位相誤差を望まし
いものと識別した場合には、前記装置および方法は第１
の所定の期間にわたり前記位相誤差の変化レート（rate
of change）を判定し前記基準周波数信号の周波数と
前記出力周波数信号の周波数との間の周波数誤差の指示
（indication）を提供し、そして前記周波数誤差の指示
に応じてPLLのループ帯域幅を第１および第２のループ
帯域幅状態の間で変化させる。前記装置および方法が位
相誤差を望ましくないものと識別した場合は、PLLは前
記第２のループ帯域幅状態で動作する。本発明はPLLの
ループ帯域幅をいつ変更するかについての正確な決定を
好適に可能にする。
本発明は図３〜図６を参照してさらに完全に説明する
ことができ、この場合図３は本発明に係わる位相同期ル
ープ308のブロック図を示す。PLL308は新規な装置300お
よびそれに関連する方法の例外を除き従来技術のPLL212
と同じ構造を有しかつ同様に動作する。従って、本発明
の好ましい実施例においては、新規なPLL308は前記送受
信機100におけるRx PLL周波数シンセサイザ108におい
てあるいはTx PLL周波数シンセサイザ109において使用
するために従来技術のPLL212と置換えられる。PLLの設
計および応用の技術に習熟した者は無線通信分野の内側
および外側の双方において新規なPLL308の他の用途を見
つけることができるであろう。
新規なPLL回路308は概略的に位相検出器202、ループ
フィルタ203、電圧制御発振器（VCO）204、ループ分周
器205、およびループ帯域幅コントローラ300を含む。個
別的には、位相検出器202、ループフィルタ203、VCO20
4、およびループ分周器205は一般に技術上よく知られて
おり、従って本発明の理解を容易にする場合を除きこれ
以上の説明はしない。新規なループ帯域幅コントローラ
300は本発明に従って図３〜図６を参照して後に説明し
かつ図示する。
新規なPLL308は、新規なループ帯域幅コントローラ30
0を除き、例えば、モトローラのMC145170型PLL周波数シ
ンセサイザおよびモトローラのMC1648型電圧制御発振器
を使用して実施できる。ループフィルタ205は、例え
ば、よく知られたフィルタ設計技術に従って標準的な抵
抗および容量を用いて実施することができる。
一般に、新規なPLL308は次のように動作する。新規な
PLL308は基準周波数信号に応じて出力周波数信号を発生
する。該出力周波数信号および基準周波数信号はおのお
の周波数および位相によって特徴付けられる。位相誤差
は前記基準周波数信号の位相と前記出力周波数信号の位
相との間の差を示す。PLLは第１のループ帯域幅状態で
動作して出力周波数信号を実質的に前記基準周波数信号
を示す周波数に維持し、かつ第２のループ帯域幅状態で
動作して前記出力周波数信号を前記基準周波数信号を示
す周波数に収斂させる。
新規なPLL308を形成するための新規なループ帯域幅コ
ントローラ300と伝統的なPLLループ212との間の相互接
続は次のように行われる。ループ帯域幅コントローラ30
0はライン206における分周された基準周波数信号、ライ
ン209におけるフィードバック信号、およびライン116ま
たは117における出力周波数信号を受けるよう結合され
ている。新規なループ帯域幅コントローラ300はライン3
09にループ帯域幅調整信号を生成し、該ループ帯域幅調
整信号はループフィルタ203に結合されている。
前記ループ帯域幅コントローラ300はさらにエッジ近
接検出器（edge−proximity detector）302、カウンタ
301、PLLループ帯域幅調整器310、および任意選択的な
ホールド回路303を具備する。個別的には、エッジ近接
検出器302、カウンタ301、PLLループ帯域幅調整器310お
よび任意選択的なホールド回路303は技術的によく知ら
れており、従って本発明の理解を容易にするのに必要な
場合を除きここではこれ以上の説明は必要はない。図３
の新規なPLL308において使用されている、エッジ近接検
出器302、カウンタ301、PLLループ帯域幅調整器310、お
よび任意選択的なラッチ回路303の組合わせは新規なも
のと考えられ、かつ以下にさらに詳細に説明する。
前記エッジ近接検出器302およびホールド回路303は、
例えば、標準的な論理エレメントを使用して実施でき
る。そのような論理エレメントはよく知られた論理設計
技術に従って、例えば、モトローラのMC74HC00型のよう
なNANDゲート、MC74HC02型のようなNORゲート、およびM
C74HC74型のようなＤ型フリップフロップを含むことが
できる。カウンタ301は、例えば、モトローラのMC74HC1
73型のような伝統的なカウンタを使用して実施できる。
PLLループ帯域幅調整器310はよく知られた設計技術に従
って標準的な抵抗および容量、そしてモトローラのMC74
HC4066型のような標準的なアナログマルチプレクサを使
用して実施できる。
新規なループ帯域幅コントローラ300の各ブロックの
間の相互接続は次のとおりである。エッジ近接検出器30
2はライン206における分周された基準周波数信号および
ライン209におけるフィードバック信号を受けるよう結
合され、かつライン304にカウンタリセット信号を生成
するよう動作する。カウンタ301はライン206における分
周された基準周波数信号およびライン304におけるカウ
ンタリセット信号を受けるよう結合され、かつライン30
6にカウント値をかつライン307に該カウント値の指示を
生成するよう動作する。前記任意選択的なホールド回路
303はライン307におけるカウント値の指示およびプロセ
ッサ110によって生成されるライン311におけるホールド
イネーブル信号を受けるよう結合され、かつカウンタ30
1のためのホールド信号をライン305に生成するよう動作
する。
新規なループ帯域幅コントローラ300の動作は次のと
おりである。本発明によれば、前記エッジ近接検出器お
よびその関連する方法は、PLL308の分周された基準周波
数信号206の位相と出力周波数信号116または117の位相
との間の差を示す、位相誤差を望ましいものとしてある
いは望ましくないものとして識別する。エッジ近接検出
器302が前記位相誤差を望ましいものとして識別した場
合、カウンタ301およびその関連する方法は第１の所定
の期間にわたり前記位相誤差の変化率または変化レート
を決定し前記分周された基準周波数信号206の周波数と
前記出力周波数信号116または117の周波数との間の周波
数誤差の指示を提供し、かつループ帯域幅調整器310は
前記周波数誤差の指示に応じてPLLのループ帯域幅を第
１および第２のループ帯域幅状態の間で変化させる。エ
ッジ近接検出器302が位相誤差を望ましくないものと識
別した場合は、ループ帯域幅調整器310はPLLを第２のル
ープ帯域幅状態で動作させる。
新規なループ帯域幅コントローラ300の目的はループ
がロック状態にどれだけ近いかを指示することである。
ループがロックに近くなると、ライン116または117にお
ける出力周波数信号をライン206における分周された基
準周波数信号に収斂させるために異なるループ帯域幅状
態が望ましい。
新規なループ帯域幅コントローラ300は従来技術より
も良好な帯域幅制御を可能にし、それは新規なループ帯
域幅コントローラ300がループ帯域幅を制御するために
周波数誤差のより正確な指示を提供するからである。
本発明の範囲内で、新規なPLL308を形成するために新
規なループ帯域幅コントローラ300と伝統的なPLL212と
の間で代替的な相互接続を行うことができる。エッジ近
接検出器302は分周された基準周波数信号206およびルー
プフィードバック信号209に代えて位相検出器202からラ
イン207における位相誤差信号を受けるよう結合するこ
とができる。カウンタ301はあるいは基準周波数信号206
に代えてライン209におけるフィードバック信号を受け
るよう結合することができる。PLLループ帯域幅調整器
の出力309は代替的にPLL308の他の要素に結合してよく
知られた設計技術に従ってループ帯域幅を調整すること
ができる。
本発明の好ましい実施例によれば、位相誤差識別器は
エッジ近接検出器によって達成され、該エッジ近接検出
器は出力周波数信号の位相の指示に対する基準周波数信
号の位相の指示の、第２の所定の期間に関する、エッジ
近接度（edge−proximity）を検出するよう動作する。
エッジ近接検出器によって与えられる利点はループ帯域
幅を制御するために位相誤差の正確な測定が要求され
ず、位相誤差の望ましさ（desirability）の指示のみが
必要なことである。さらに、ライン207における位相誤
差信号のデジタル処理はライン207における位相誤差が
小さい場合、すなわち、PLL308がロックに近い場合には
達成するのが困難である。
本発明の好ましい実施例によれば、前記第２の所定の
期間は出力周波数信号116または117の周波数の逆数の関
数である。出力周波数信号116または117の周波数の逆数
が使用されるのは、該出力周波数信号の周波数がPLL308
において得られる最高の周波数でありその結果周波数誤
差を決定するための最善の分解能が得られるからであ
る。
本発明の好ましい実施例によれば、変化レート決定器
301は望ましいと識別された位相誤差の引続く発生をカ
ウントするよう動作するカウンタ301によって達成され
る。カウンタ301が使用されるのは、それが位相誤差の
変化レートを決定するデジタル手段を都合よく提供する
からである。さらに、カウンタ301の長さを変えること
はループ帯域幅コントローラ300の分解能を好適に変化
させる。
本発明の好ましい実施例によれば、第１の所定の期間
は前記分周された基準周波数信号206または出力周波数
信号116または117の周波数の逆数の関数である。前記第
１の所定の期間は前記分周された基準周波数信号206ま
たは前記出力周波数信号116または117の周波数の逆数の
関数であるが、その理由は前記第１の所定の期間は前記
第２の所定の期間よりも長くあるべきであるためであ
る。前記第１および第２の所定の期間の間の比率が大き
くなればなるほど、ループ帯域幅コントローラ300の分
解能は良好になる。
本発明の好ましい実施例によれば、ループ帯域幅調整
器310は前記周波数誤差の指示306に応じてPLL308のルー
プ帯域幅を第１および第２のループ帯域幅状態の間で交
代的に選択することによって変化させる。
あるいは、前記ループ帯域幅調整器は前記周波数誤差
の指示に応じてPLLの第２のループ帯域幅状態のループ
帯域幅値を変えることにより前記遷移を制御する。
本発明の好ましい実施例によれば、前記任意選択的な
ホールド回路303はループ帯域幅が切替えられたときに
望ましくない過渡的信号が生成され得る用途に対して前
記第１および第２のループ帯域幅状態の間での振動を好
適に防止する。
図３のPLL308はまた技術的によく知られているように
チャージポンプおよびプリスケーラ（両方とも図示され
ていない）を含むことができる。プリスケーラはライン
116または117におけるフィードバック経路においてVCO2
04とループ分周器205との間に使用されVCO204からより
高い入力周波数を受入れるためにループ分周器205をよ
り高くすることができる。チャージポンプは位相検出器
202の出力に使用されてPLL308のための高いDCループゲ
インを提供する。
図４は、本発明に係わる図３の位相同期ループ308の
ループ帯域幅コントローラ300におけるデジタル信号を
示すタイミング図である。このタイミング図は分周され
た基準信号206、フィードバック信号209、出力周波数信
号116または117、およびカウンタリセット信号304を示
している。
基準信号206は立上りエッジ402,403,404および405を
有する。フィードバック信号209は立上りエッジ406,40
7,408および409を有する。カウンタリセット信号304は
図３におけるカウンタ301へのリセット信号を規定す
る。カウンタリセット信号304がハイである場合、該カ
ウンタ301はリセットされる。VCO出力周波数信号116ま
たは117の周期は前記第２の所定の期間401を規定し、該
期間の間に前記分周された基準信号206およびフィード
バック信号209の立上りエッジがエッジの近接度につき
チェックされる。
分周された基準信号206およびフィードバック信号209
の立上りエッジが第２の所定の期間401内にあることが
判定されたとき、位相誤差は望ましいものであると考え
られる。分周された基準信号206およびフィードバック
信号209の立上りエッジの内の１つが第２の所定の期間4
01内にないものと判定された場合には、位相誤差は望ま
しくないものと考えられる。言い換えれば、前記第２の
所定の期間401は位相誤差の望ましさがそれに対して比
較されるしきい値を提供する。
時間t1において、立上りエッジ402および406はエッジ
近接していると考えられず、それは立上りエッジ402お
よび406は前記第２の所定の期間401内に入っていないか
らである。そのような状態では、カウンタ301はカウン
タリセット信号304の立上りエッジ410でリセットされ
る。
時間t2においては、立上りエッジ403および407はエッ
ジ近接していると判定され、それは立上りエッジ403お
よび407は前記第２の所定の期間401内に入っているから
である。そのような状態では、カウンタリセット信号30
4はロー状態に留まり、従ってカウンタ301はリセットさ
れず該カウンタ301は立上りエッジ403によってクロッキ
ングされる。
時間t3においては、立上りエッジ404および408はまた
エッジ近接していると判定され、それは立上りエッジ40
4および408は前記第２の所定の期間401内に入っている
からである。この場合は前と同様にカウンタ301は立上
りエッジ404によってクロッキングされる。カウンタ301
の値は今や２つの立上りエッジ403および404によってク
ロッキングされる結果として２（two）である。従っ
て、カウンタ301は分周された基準周波数信号206および
フィードバック信号209の立上りエッジがエッジ近接し
ていると考えられる状態の引続く発生をカウントする。
カウンタ301は第１の所定の期間412にわたり位相誤差の
変化レートを決定して分周された基準周波数信号206の
周波数と出力周波数信号116または117の周波数の間の図
３のライン306における周波数誤差の指示を提供する。
時間t4において、立上りエッジ405および409はエッジ
近接していると判定されず、それは立上りエッジ405お
よび409は前記第２の所定の期間401内に入っていないか
らである。そのような状態では、カウンタ301はカウン
タリセット信号304の立上りエッジ411によりリセットさ
れる。
図５は、本発明に従って、カーブ502で示される、図
３のループ帯域幅コントローラ300のカウンタの値と、
カーブ501で示される、図３の位相同期ループのループ
帯域幅の値との間の関係を示すグラフである。
時間t0において、カウンタ502の値は０でスタート
し、かつループ帯域幅501の値は４でスタートし、高い
（high）ループ帯域幅を表わしている。図４に示される
t4で始まる前記第２の所定の期間401の間における、分
周された基準周波数信号206とフィードバック信号209の
エッジ近接状態の下では、図５のカウンタ502の値は時
間t1において１の値に増分される。カウンタ301は1/Fr
のレートで分周された基準信号206によってクロッキン
グされるから、そのカウントはt2,t3他からt7まで１だ
け増分され続ける。
ループ帯域幅501の値はループ帯域幅コントローラ300
のカウンタ502の値に対して数多くの望ましい代りの関
係を持つことができるが、ここではカウンタ502の値が
増大するに応じて単調に減少するループ帯域幅501の値
を有するものとして示されている。ループ帯域幅の値50
1は時間t3において３の値まで減少し、さらに時間t5に
おいて２の値まで減少し、さらに時間t7において１の値
まで減少し、t7の後は１の値に留まるように示されてい
る。
時間t8の後は、カウンタ502の値に対する代替カーブ
がカーブ504で示されており、そのカーブではカウンタ5
04の値は時間t1で始まるものとして示された前記第２の
所定の期間401の間における図４に示されたような、エ
ッジ近接しない状態に応じて時間t8において０に低下す
る。図５において、ループ帯域幅501の値に対する代替
カーブ503は代替カウンタ値カーブ504に対する応答を示
す。これに応じて、ループ帯域幅値は時間t8において４
に増大するが、それは分周された基準周波数信号206お
よびフィードバック信号209はもはやエッジ近接してい
ないからである。
カウンタ301は図５に示されるようなアップカウンタ
であるか、あるいはループ帯域幅調整器310がカウント
をループ帯域幅調整の正しい極性にマッピングしてルー
プ帯域幅が概略的にカウンタがクロッキングされるに応
じて減少する限りダウンカウンタとすることもできるこ
とは明らかである。
以下の説明はPLLのオープンループ状態の下で本発明
を使用してどのようにして周波数誤差を計算するかを説
明する実際的な例を与える。出力周波数信号116または1
17における定常状態の周波数誤差は直接カウンタ301が
非エッジ近接の指示304によってリセットされる前のカ
ウンタ502の最大値に関係させ得る。
出力周波数信号116または117の時間周期は1/（Ｎ×F
v）であり、この場合Ｎはループ分周器205の値である。
これはFrおよびFvのエッジが時間的に出力周波数信号11
6または117の周期の1/2よりもお互いに近い状態に対す
るエッジ近接器302の全時間ウィンドウ幅401である。こ
れはエッジ近接検出器302に対して使用される時間ウィ
ンドウ幅であるが、他のウィンドウ幅も可能である。
ウィンドウ期間、1/（Ｎ×Fv）、を基準周波数信号20
6の周期、1/Fr、によって除算することにより基準周波
数信号206の周波数に対する位相検出器202におけるエラ
ー周波数の比率が得られる。この結果をFrによって乗算
することによりFr2/（Ｎ×Fv）、すなわち期間1/Frにお
ける時間増分1/（Ｎ×Fv）によるFrを通ったFvのずれ
（slippage）に対する位相検出器202への入力における
周波数誤差が与えられる。
カウンタ301がそのカウント終了値、すなわちＣ、に
到達するためには、位相検出器202への入力における周
波数誤差はFr2/（Ｃ×Ｎ×Fv）より小さくなければなら
ない。位相検出器202の入力からループ分周器202の入力
へのこの周波数誤差の変換によって、Ｎと独立に、Fr2/
（Ｃ×Fv）が得られる。ほとんどロックした状態の場合
のように、Fvにほぼ等しいFrに対しては、出力周波数信
号116または117における周波数エラーはほぼFr/Cとな
る。もし出力周波数信号116または117とループ分周器20
5との間でＰの値を有する任意選択的なプリスケーラが
使用されれば、出力周波数信号116または117における誤
差はほぼ（Fr2×Ｐ）／（Ｃ×Fv）となる。
一例として、Fr＝1MHzおよびＣ＝250であり、定常状
態においては、出力周波数信号116または117はカウンタ
301がカウント終了（end−of−count）に到達した時1MH
z/250＝4KHzだけ誤差を生じることになる。
図６は、本発明に係わる図３の位相同期ループ308の
ループ帯域幅を制御するための各ステップを示すフロー
チャートである。該フローチャートはステップ601で始
まる。ステップ602において、エッジ近接検出器302は、
基準周波数信号115の位相と出力周波数信号116または11
7の位相との間の差を示す、位相誤差が望ましいもので
あるか或いは望ましくないものであるかを識別する。前
記位相誤差がステップ602において望ましいものである
と識別された場合には、カウンタ301は、ステップ604に
おいて、第１の所定の期間412にわたる位相誤差の変化
レートを決定し分周された基準周波数信号206の周波数
と出力周波数信号116または117の周波数との間の周波数
誤差の指示306を提供し、かつループ帯域幅調整器310
は、ステップ605において、前記周波数誤差の指示306に
応じてPLL308のループ帯域幅を第１および第２のループ
帯域幅状態の間で変化させる。前記位相誤差がステップ
602において望ましくないものと識別された場合には、P
LL308は、ステップ603において、第２のループ帯域幅状
態で動作する。
したがって、本発明はPLL308のループ帯域幅をいつ変
更するかを正確に決定する装置および方法300を好適に
提供する。この利点および他のものはほぼPLLの、基準
周波数信号の位相と出力周波数信号の位相との間の差を
示す、位相誤差を望ましいものであるか或いは望ましく
ないものであるかを識別する装置および方法によって提
供される。前記装置および方法が前記位相誤差が望まし
いものであると識別した場合、前記装置および方法は第
１の所定の期間にわたり位相誤差の変化レートを決定し
基準周波数信号の周波数と出力周波数信号の周波数との
間の周波数誤差の指示を提供し、そして前記周波数誤差
の指示に応じてPLLのループ帯域幅を第１および第２の
ループ帯域幅状態の間で変化させる。前記装置および方
法が前記位相誤差が望ましくないものと識別した場合
は、PLLは第２のループ帯域幅状態で動作する。本発明
は従来技術における問題、例えば、PLLのループ帯域幅
をいつ変えるかを不正確に決定することによって生じ
る、ノイズまたは誤った情報の発生を克服する。
本発明がその例示的な実施例に関して説明されたが、
本発明はこれら特定の実施例に限定されないものと考え
ている。当業者は添付の請求の範囲に記載された本発明
の精神および範囲から離れることなく変更および修正を
行ない得ることを認識するであろう。
フロントページの続き (56)参考文献 特開 平１−215122（ＪＰ，Ａ) 特開 平２−203622（ＪＰ，Ａ) 特開 平３−190336（ＪＰ，Ａ) 特開 平５−268078（ＪＰ，Ａ) 特開 昭58−107728（ＪＰ，Ａ) 実開 平５−88037（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/093 H03L 7/107 H03L 7/18 H04B 1/40

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】基準周波数信号に応じて出力周波数信号を
    発生する位相同期ループ（PLL）における該PLLのループ
    帯域幅を制御する方法であって、前記出力周波数信号お
    よび前記基準周波数信号は各々周波数および位相によっ
    て特徴づけられ、位相誤差は前記基準周波数信号の位相
    と前記出力周波数信号の位相との間の差を示すものであ
    り、前記PLLは第１のループ帯域幅状態で動作して前記
    出力周波数信号を実質的に前記基準周波数信号を示す周
    波数に維持し、かつ第２のループ帯域幅状態で動作して
    前記出力周波数信号を前記基準周波数信号を示す前記周
    波数に収斂させ、前記PLLのループ帯域幅を制御する方
    法は、 前記位相誤差が望ましいものであるか或いは望ましくな
    いものであるかを識別する段階、 前記位相誤差が望ましいものと識別された場合に、 第１の所定の期間にわたり前記位相誤差の変化レートを
    決定し前記基準周波数信号の周波数と前記出力周波数信
    号の周波数との間の周波数誤差の指示を提供する段階、 そして 前記周波数誤差の指示に応じて前記PLLのループ帯域幅
    を第１および第２のループ帯域幅状態の間で変化させる
    段階、そして 前記位相誤差が望ましくないものと識別された場合に、
    前記PLLを前記第２のループ帯域幅状態で動作させる段
    階、 を具備するPLLのループ帯域幅を制御する方法。
  2. 【請求項２】前記位相誤差を望ましいものであるか或い
    は望ましくないものであるかを識別する段階はさらに、 前記出力周波数信号の位相の指示に対する前記基準周波
    数信号の位相の指示の、第２の所定の期間に関する近接
    度を検出する段階、 を具備する、請求項１に記載の方法。
  3. 【請求項３】前記第２の所定の期間は前記出力周波数信
    号の周波数の逆数の関数である、請求項２に記載の方
    法。
  4. 【請求項４】時間にわたり前記位相誤差の変化レートを
    決定する段階はさらに、 前記位相誤差が望ましいものであると識別した段階の引
    き続く発生をカウントする段階、 を具備する、請求項１に記載の方法。
  5. 【請求項５】前記第１の所定の期間は前記基準周波数信
    号または前記出力周波数信号の周波数の逆数の関数であ
    る、請求項１に記載の方法。
  6. 【請求項６】前記制御する段階はさらに、 前記周波数誤差の指示に応じて前記PLLの第１および第
    ２のループ帯域幅状態の間で交代的に選択する段階、 を具備する、請求項１に記載の方法。
  7. 【請求項７】前記制御する段階はさらに、 前記周波数誤差の指示に応じて前記PLLの前記第２のル
    ープ帯域幅状態のループ帯域幅値を変化させる段階、 を具備する、請求項１に記載の方法。
  8. 【請求項８】基準周波数信号に応じて出力周波数信号を
    発生する位相同期ループ（PLL）における該PLLのループ
    帯域幅を制御する装置であって、前記出力周波数信号お
    よび前記基準周波数信号は各々周波数および位相によっ
    て特徴づけられ、位相誤差は前記基準周波数信号の位相
    と前記出力周波数信号の位相との間の差を示すものであ
    り、前記PLLは第１のループ帯域幅状態で動作して前記
    周波数信号を実質的に前記基準周波数信号を示す周波数
    に維持し、かつ第２のループ帯域幅状態で動作して前記
    出力周波数信号を前記基準周波数信号を示す前記周波数
    に収斂させ、前記PLLのループ帯域幅を制御する装置
    は、 前記位相誤差が望ましいものであるか或いは望ましくな
    いものであるかを識別するよう動作する位相誤差識別
    器、 前記位相誤差が望ましいものと識別された場合に、第１
    の所定の期間にわたり位相誤差の変化レートを決定して
    前記基準周波数信号の周波数と前記出力周波数信号の周
    波数との間の周波数誤差の指示を提供するよう動作する
    変化レート決定器、そして 前記位相誤差が望ましいものとして識別された場合に、
    前記周波数誤差の指示に応じて前記PLLのループ帯域幅
    を第１および第２のループ帯域幅状態の間で変化させる
    よう動作し、かつ、前記位相誤差が望ましくないものと
    識別された場合に、前記PLLを第２のループ帯域幅状態
    で動作させるよう動作するループ帯域幅調整器、 を具備するPLLのループ帯域幅を制御する装置。
  9. 【請求項９】前記位相誤差識別器はさらに、 前記出力周波数信号の位相の指示に対する前記基準周波
    数信号の位相の指示の、第２の所定の期間に関する、近
    接度を決定するよう動作するエッジ近接検出器、 を具備する、請求項８に記載の装置。
  10. 【請求項１０】前記時間にわたり位相誤差の変化レート
    を決定するよう動作する変化レート決定器はさらに、 望ましいものと識別された位相誤差の引き続く発生をカ
    ウントするよう動作するカウンタ、 を具備する、請求項８に記載の装置。
JP51677195A 1993-12-17 1994-11-21 位相同期ループのループ帯域幅を制御するための装置および方法 Expired - Lifetime JP3297052B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/145,841 US5703539A (en) 1993-12-17 1993-12-17 Apparatus and method for controlling the loop bandwidth of a phase locked loop
US08/145,841 1993-12-17
PCT/US1994/013339 WO1995017043A1 (en) 1993-12-17 1994-11-21 Apparatus and method for controlling the loop bandwidth of a phase locked loop

Publications (2)

Publication Number Publication Date
JPH08510890A JPH08510890A (ja) 1996-11-12
JP3297052B2 true JP3297052B2 (ja) 2002-07-02

Family

ID=22514794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51677195A Expired - Lifetime JP3297052B2 (ja) 1993-12-17 1994-11-21 位相同期ループのループ帯域幅を制御するための装置および方法

Country Status (13)

Country Link
US (1) US5703539A (ja)
JP (1) JP3297052B2 (ja)
KR (1) KR100197360B1 (ja)
CN (1) CN1035584C (ja)
AU (1) AU1257795A (ja)
BR (1) BR9405762A (ja)
CA (1) CA2154489C (ja)
DE (2) DE4499899T1 (ja)
FR (1) FR2714241B1 (ja)
GB (1) GB2290186B (ja)
SE (1) SE9502844L (ja)
SG (1) SG43792A1 (ja)
WO (1) WO1995017043A1 (ja)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2313001B (en) * 1996-05-07 2000-11-01 Nokia Mobile Phones Ltd Frequency modulation using a phase-locked loop
DE59702398D1 (de) * 1996-07-22 2000-11-02 Siemens Ag Phasenregelkreis mit Technologiekompensation
US5867536A (en) * 1997-02-11 1999-02-02 Hittite Microwave Corporation Digital synchronization of broadcast frequency
US6047170A (en) * 1997-07-29 2000-04-04 Honeywell Inc. Automatic squelch control for narrow band AM radio
US6049255A (en) * 1998-06-05 2000-04-11 Telefonaktiebolaget Lm Ericsson Tuning the bandwidth of a phase-locked loop
US6229991B1 (en) * 1998-10-13 2001-05-08 Motorola, Inc. Method of and apparatus for automatic frequency control range extension
US7103065B1 (en) 1998-10-30 2006-09-05 Broadcom Corporation Data packet fragmentation in a cable modem system
US6961314B1 (en) 1998-10-30 2005-11-01 Broadcom Corporation Burst receiver for cable modem system
ATE412289T1 (de) * 1998-10-30 2008-11-15 Broadcom Corp Kabelmodemsystem
US6760316B1 (en) * 1998-10-30 2004-07-06 Broadcom Corporation Method and apparatus for the synchronization of multiple cable modem termination system devices
US6327319B1 (en) 1998-11-06 2001-12-04 Motorola, Inc. Phase detector with frequency steering
IT1303868B1 (it) * 1998-11-25 2001-03-01 Italtel Spa Metodo e circuito per trasferire la modulazione angolare di un segnalea frequenza intermedia ad una portante a microonde utilizzando un pll
US6225891B1 (en) 2000-01-07 2001-05-01 Hittite Microwave Corp. Wide-angle, static and positional anticipatory object detection system
US6459253B1 (en) * 2000-09-05 2002-10-01 Telefonaktiebolaget Lm Ericsson (Publ) Bandwidth calibration for frequency locked loop
US6732286B1 (en) 2000-11-30 2004-05-04 Marvell International, Ltd. High latency timing circuit
US7304545B1 (en) 2000-11-30 2007-12-04 Marvell International Ltd. High latency timing circuit
US6614403B1 (en) * 2002-04-01 2003-09-02 Bae Systems Information And Electronic Systems Integration, Inc. Radiation synthesizer receive and transmit systems
US6891441B2 (en) * 2002-11-15 2005-05-10 Zoran Corporation Edge synchronized phase-locked loop circuit
US7042972B2 (en) * 2003-04-09 2006-05-09 Qualcomm Inc Compact, low-power low-jitter digital phase-locked loop
GB2409383B (en) * 2003-12-17 2006-06-21 Wolfson Ltd Clock synchroniser
US20060285618A1 (en) * 2005-06-21 2006-12-21 Ehud Shoor Adaptive phase recovery
US7405633B2 (en) * 2005-07-18 2008-07-29 Tellabs Reston, Inc. Methods and apparatus for loop bandwidth control for a phase-locked loop
US7501900B2 (en) * 2006-05-31 2009-03-10 Intel Corporation Phase-locked loop bandwidth calibration
US7391271B2 (en) 2006-06-22 2008-06-24 International Business Machines Corporation Adjustment of PLL bandwidth for jitter control using feedback circuitry
FR2941113B1 (fr) * 2009-01-15 2011-03-11 St Microelectronics Grenoble 2 Procede de detection du verrouillage d'une boucle a verrouillage de phase et dispositif associe
JP5329646B2 (ja) * 2009-04-01 2013-10-30 パナソニック株式会社 デジタル周波数／位相ロックドループ
US8433027B2 (en) * 2009-10-08 2013-04-30 Dialog Semiconductor Gmbh Digital controller for automatic rate detection and tracking of audio interface clocks
ES2648906T3 (es) * 2009-10-23 2018-01-08 Alfresa Pharma Corporation Dispositivo de apriete para cable de fijación de huesos
CN103138753B (zh) * 2011-11-23 2016-08-10 联想(北京)有限公司 调节装置、锁相环、电子设备、带宽调整方法及装置
CN103312321A (zh) * 2012-03-09 2013-09-18 联想(北京)有限公司 带宽调整方法、调节装置、锁相环电路和电子设备
US9473157B2 (en) * 2014-07-24 2016-10-18 Mediatek Inc. Frequency synthesizer with injection pulling/pushing suppression/mitigation and related frequency synthesizing method thereof
CN104158541A (zh) * 2014-08-08 2014-11-19 上海凌阳科技有限公司 一种可调整环路带宽的数字锁相环及其调整方法
TWI605686B (zh) * 2016-12-01 2017-11-11 晨星半導體股份有限公司 鎖相迴路單元的頻寬調整方法與相關的頻寬調整單元及相位回復模組
CN108616274A (zh) * 2016-12-09 2018-10-02 晨星半导体股份有限公司 锁相回路单元的带宽调整方法与相关的带宽调整单元及相位回复模块

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156855A (en) * 1978-01-26 1979-05-29 Rca Corporation Phase-locked loop with variable gain and bandwidth
US4513429A (en) * 1981-12-03 1985-04-23 The United States Of America As Represented By The Secretary Of The Air Force Sample data phase locked loop for adaptive doppler tracker
US4535358A (en) * 1982-04-13 1985-08-13 U.S. Philips Corporation Line synchronizing circuit for a picture display devices and picture display device comprising such a circuit
US4745372A (en) * 1985-10-17 1988-05-17 Matsushita Electric Industrial Co., Ltd. Phase-locked-loop circuit having a charge pump
US4752748A (en) * 1987-04-16 1988-06-21 Amdahl Corporation Intelligent phase-locked loop
US4827225A (en) * 1988-06-13 1989-05-02 Unisys Corporation Fast locking phase-locked loop utilizing frequency estimation
US4901033A (en) * 1989-05-01 1990-02-13 Motorola, Inc. Frequency synthesizer with dynamically programmable frequency range of selected loop bandwith
US4926141A (en) * 1989-05-01 1990-05-15 Motorola, Inc. Frequency synthesizer with improved automatic control of loop bandwidth selection
US4987373A (en) * 1989-09-01 1991-01-22 Chrontel, Inc. Monolithic phase-locked loop
JP2841693B2 (ja) * 1990-04-19 1998-12-24 日本電気株式会社 Ｐｌｌ周波数シンセサイザ
US5008635A (en) * 1990-06-25 1991-04-16 Motorola, Inc. Phase-lock-loop lock indicator circuit
US5151665A (en) * 1991-02-07 1992-09-29 Uniden America Corporation Phase-lock-loop system with variable bandwidth and charge pump parameters
US5128632A (en) * 1991-05-16 1992-07-07 Motorola, Inc. Adaptive lock time controller for a frequency synthesizer and method therefor
US5126690A (en) * 1991-08-08 1992-06-30 International Business Machines Corporation Phase locked loop lock detector including loss of lock and gain of lock detectors
US5208546A (en) * 1991-08-21 1993-05-04 At&T Bell Laboratories Adaptive charge pump for phase-locked loops

Also Published As

Publication number Publication date
SG43792A1 (en) 1997-11-14
CN1035584C (zh) 1997-08-06
JPH08510890A (ja) 1996-11-12
WO1995017043A1 (en) 1995-06-22
GB2290186B (en) 1998-08-05
CA2154489A1 (en) 1995-06-22
CN1117775A (zh) 1996-02-28
AU1257795A (en) 1995-07-03
GB9516177D0 (en) 1995-10-11
GB2290186A (en) 1995-12-13
DE4499899C2 (de) 2000-11-02
FR2714241B1 (fr) 1996-07-19
FR2714241A1 (fr) 1995-06-23
CA2154489C (en) 1999-08-10
SE9502844L (sv) 1995-10-17
BR9405762A (pt) 1995-11-28
KR100197360B1 (ko) 1999-06-15
SE9502844D0 (sv) 1995-08-16
DE4499899T1 (de) 1995-12-21
US5703539A (en) 1997-12-30

Similar Documents

Publication Publication Date Title
JP3297052B2 (ja) 位相同期ループのループ帯域幅を制御するための装置および方法
US5497126A (en) Phase synchronization circuit and method therefor for a phase locked loop
US5424689A (en) Filtering device for use in a phase locked loop controller
US6441691B1 (en) PLL cycle slip compensation
US5448763A (en) Apparatus and method for operating a phase locked loop frequency synthesizer responsive to radio frequency channel spacing
KR100306671B1 (ko) Pll신디사이저및그제어방법
US5838202A (en) Error suppressing circuit and method therefor for a phase locked loop
EP1294100A2 (en) Method and apparatus for providing resampling function in a modulus prescaler of a frequency source
US7039380B2 (en) Automatic center frequency tuning of a voltage controlled oscillator
EP0731579A2 (en) Method and apparatus for controlling a digital phase lock loop within a cordless telephone
US6853224B2 (en) Method and device for improving efficiency of frequency synthesizer
US6185411B1 (en) Apparatus and method for enabling elements of a phase locked loop
JP3203119B2 (ja) 周波数シンセサイザ回路
JP3596172B2 (ja) Ｐｌｌ周波数シンセサイザ
JPH077454A (ja) 受信装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090412

Year of fee payment: 7

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100412

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110412

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130412

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140412

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term