JPH08510890A - 位相同期ループのループ帯域幅を制御するための装置および方法 - Google Patents

Abstract

(57)【要約】 位相同期ループ（ＰＬＬ）（３０８）において、エッジ近接検出器（３０２）は、基準周波数信号（１１５）の位相と出力周波数信号（１１６または１１７）の位相との間の差を示す位相誤差が望ましいものであるかまたは望ましくないものであるかを識別する。位相誤差が望ましいものと識別された場合は、カウンタ（３０１）は第１の所定の期間（４１２）にわたり前記位相誤差の変化レートを決定し前記基準周波数信号（２０６）の周波数と前記出力周波数信号（１１６または１１７）の周波数の間の周波数誤差の指示（３０６）を提供し、かつループ帯域幅調整器（３１０）は前記周波数誤差の指示（３０６）に応じてＰＬＬ（３０８）の第１および第２のループ帯域幅状態の間での遷移を制御する。位相誤差が望ましくないものと識別された場合には、ＰＬＬ（３０８）は第２のループ帯域幅状態で動作する。本発明はＰＬＬ（３０８）のループ帯域幅をいつ変更するかについての正確な決定を好適に可能にする。

Description

【発明の詳細な説明】 位相同期ループのループ帯域幅を制御するための 装置および方法 発明の分野 本発明は一般的には無線通信送受信機に関し、かつ、より特定的には、位相同 期ループのループ帯域幅を制御するための装置および方法に関する。 発明の分野 図１は、例として、伝統的な無線通信送受信機１００（以後「送受信機」と称 する）のブロック図を示す。該送受信機１００は、例えば、無線通信システム（ 図示せず）における無線周波（ＲＦ）チャネルによって、ベースステーション（ 図示せず）と通信するために移動または携帯用加入者ユニットを動作可能にする 。ベースステーションはその後陸線電話システム（図示せず）および他の加入者 ユニットとの通信を可能にする。送受信機１００を有する加入者ユニットの１例 はセルラ無線電話である。 図１の送受信機１００は概略的にアンテナ１０１、デュプレクスフィルタ１０ ２、受信機１０３、送信機１０５、基準周波数信号源１０７、受信（Ｒｘ）位相 同期ループ（ＰＬＬ）周波数シンセサイザ１０８、送信（Ｔｘ）ＰＬ Ｌ周波数シンセサイザ１０９、プロセッサ１１０、情報源または情報ソース（ｉ ｎｆｏｒｍａｔｉｏｎ ｓｏｕｒｃｅ）１０６、および情報シンク（ｉｎｆｏｒ ｍａｔｉｏｎ ｓｉｎｋ）１０４を含む。 送受信機１００の各ブロックの相互接続およびその動作は次のように説明でき る。アンテナ１０１はデュプレクスフィルタ１０２によってろ波してライン１１ １にＲＦ受信信号を生成するためにベースステーションからＲＦ信号１１９を受 信する。デュプレクスフィルタ１０２はライン１１１におけるＲＦ受信信号とラ イン１１３におけるＲＦ送信信号とを分離するための周波数選択性を与える。受 信機１０３はライン１１１におけるＲＦ受信信号を受けるよう結合されかつ情報 シンク１０４のためのライン１１２における受信ベースバンド信号を生成するよ う動作する。ＲＦ信号源１０７はライン１１５に基準周波数信号を提供する。Ｒ ｘ ＰＬＬ周波数シンセサイザ１０８はライン１１５におけるＲＦ信号およびデ ータバス１１８における情報を受けるよう結合され、かつ受信機１０３を特定の ＲＦチャネルに同調するためにライン１１６に受信機同調信号を生成するよう動 作する。同様に、Ｔｘ ＰＬＬ周波数シンセサイザ１０９はライン１１５におけ るＲＦ信号およびデータバス１１８上の情報を受けるよう結合され、かつ送信機 １０５を特定のＲＦチャネルに同調させるためにライン１１７に送信機同調信号 を生成するよう動作する。プロセッサ １１０はＲｘ ＰＬＬ周波数シンセサイザ１０８、Ｔｘ ＰＬＬ周波数シンセサ イザ１０９、受信機１０３、および送信機１０５の動作をデータバス１１８を介 して制御する。情報源１０６はライン１１４にベースバンド送信信号を生成する 。送信機１０５はライン１１４におけるベースバンド送信信号を受信するよう結 合され、かつライン１１３にＲＦ送信信号を生成するよう動作する。デュプレク スフィルタ１０２はアンテナ１０１によってＲＦ信号１２０として放射するため にライン１１３におけるＲＦ送信信号をろ波する。 例えば、セルラ無線電話システムにおけるＲＦチャネルはベースステーション と加入者ユニットとの間で情報を送信しかつ受信する（以後「送受信する」と称 する）ために音声およびシグナリングチャネルを含む。音声チャネルは音声情報 を送受信するために割当てられる。シグナリングチャネルは、制御チャネルとも 称されるが、データおよびシグナリング情報を送受信するために割当てられる。 加入者ユニットがセルラ無線電話システムへのアクセスを獲得しかつ陸線電話シ ステムとのさらなる通信のために音声チャネルを割当てられるのはこれらのシグ ナリングチャネルを介して行われる。シグナリングチャネルによって広帯域のデ ータを送受信可能なセルラ無線電話システムにおいては、シグナリングチャネル の周波数間隔は音声チャネルの周波数間隔の倍数とすることができる。 いくつかのセルラ無線電話システムにおいては、送受信機１００およびベース ステーションはシグナリングチャネルによってそれらの間で情報を間欠的に送受 信する。例えば、１つのそのようなシステムは間欠的な情報と同期するために時 分割多元接続（ＴＤＭＡ）シグナリング方法を使用する。この種のシステムにお いては、送受信機１００がシグナリングチャネルに同調されている全時間中送受 信機１００を完全に給電状態に保つことは情報が受信されていない場合にこれら の時間の間に不必要に送受信機のバッテリの電流を流出させる。従って、送受信 機が情報を送受信していないときに送受信機１００の各部がパワーオフされてバ ッテリ寿命を延長することができる。さらに、信号品質が十分に良好であり従っ て同じ情報をさらに反復する必要がない場合に送受信機１００の各部をパワーオ フしてバッテリ寿命を延長することができる。その受信動作の間に送受信機１０ ０を間欠的にパワーオンおよびパワーオフすること、すなわち、送受信機１００ をイネーブルおよびディスエーブルすることは不連続受信（ｄｉｓｃｏｎｔｉｎ ｕｏｕｓ ｒｅｃｅｉｖｅ：ＤＲＸ）モードの動作と称される。ＤＲＸモードの 動作においては、送受信機１００の各部を迅速にイネーブルおよびディスエーブ ルすることによりバッテリ寿命の最大の節約が行われる。 図２は、１例として、図１の送受信機１００において使用するための伝統的な 位相同期ループ（ＰＬＬ）周波数シ ンセサイザのブロック図を示す。図２のＰＬＬ周波数シンセサイザの概略的な構 造は前記Ｒｘ ＰＬＬ周波数シンセサイザ１０８および前記Ｔｘ ＰＬＬ周波数 シンセサイザ１０９の双方に対するものと同じである。 図２のＰＬＬ周波数シンセサイザ１０８または１０９は概略的に、説明の目的 で、基準分周器２０１、およびＰＬＬ２１２を含む。ＰＬＬ２１２は概略的に位 相検出器２０２、ループフィルタ２０３、電圧制御発振器２０４、およびループ 分周器２０５を含む。基準分周器２０１はライン１１５上に基準周波数信号を受 信する。 ＰＬＬ周波数シンセサイザ１０８または１０９の各ブロックの相互接続は次の ように説明される。位相検出器２０２はライン２０６における分周された基準周 波数信号およびライン２０９におけるフィードバック信号を受けるよう結合され 、かつライン２０７に位相誤差信号を生成するよう動作する。ループフィルタ２ ０３は前記位相誤差信号２０７を受けるよう結合され、かつライン２０８にろ波 された信号を生成するよう動作する。電圧制御発振器２０４はライン２０８にお けるろ波された信号を受けるよう結合され、かつライン１１６または１１７に出 力周波数信号を生成するよう動作する。ループ分周器２０５はライン１１６また は１１７における出力周波数信号を受けるよう結合され、かつライン２０９にフ ィードバック信号を生成するよう動作する。ループ分周器２０５および基準分周 器２０１ はデータバス１１８を介してプログラミング情報を受ける。 ＰＬＬ周波数シンセサイザ１０８または１０９の動作は次のように説明される 。ＰＬＬ２１２はライン１１５における基準周波数信号に同期した出力周波数信 号をライン１１６または１１７に生成する回路である。ライン１１６または１１ ７における出力周波数信号は、ライン１１６または１１７における出力周波数信 号の周波数がライン１１５における基準周波数信号の周波数に対し所定の周波数 関係を有する場合にライン１１５における基準周波数信号に同期されまたは「ロ ックされ」ている。ロックされた状態では、ＰＬＬ２１２は典型的にはライン１ １５における基準周波数信号とライン１１６または１１７における出力周波数信 号との間に一定の位相差を与える。この一定の位相差はゼロを含む任意の所望の 値をとることができる。そのような信号の所望の位相差に偏移が生じると、すな わち、例えばライン１１５における基準周波数信号の周波数またはデータバス１ １８を介してのＰＬＬのプログラム可能なパラメータの変化によりライン２０７ に位相誤差が生じると、ＰＬＬはライン２０７の位相誤差をゼロに向かってドラ イブするためにライン１１６または１１７における出力周波数信号の周波数を調 整しようと試みる。 ＰＬＬ周波数シンセサイザ１０８または１０９はライン１１５における基準周 波数信号の周波数に対するライン１ １６または１１７における出力信号周波数の所定の周波数関係に基づき少なくと も２つのカテゴリの内の１つに属するものとして分類することができる。第１の カテゴリは「整数分周（ｉｎｔｅｇｅｒ ｄｉｖｉｓｉｏｎ）」ＰＬＬ周波数シ ンセサイザとして分類され、この場合ライン１１６または１１７における出力周 波数信号とライン１１５における基準周波数信号との間の関係は整数である。第 ２のカテゴリは「分数分周（ｆｒａｃｔｉｏｎａｌ ｄｉｖｉｓｉｏｎ）」ＰＬ Ｌ周波数シンセサイザとして分類され、この場合ライン１１６または１１７にお ける出力周波数信号とライン１１５における基準周波数信号との間の関係は整数 と分数からなる有理数の非整数（ｒａｔｉｏｎａｌ，ｎｏｎ−ｉｎｔｅｇｅｒ ｎｕｍｂｅｒ）である。 ＰＬＬはループ帯域幅によって特徴付けられる。いくつかの用途においては、 ＰＬＬのループ帯域幅を、例えば、ライン１１５における基準周波数信号の周波 数が変化した場合あるいはデータバス１１８を介してのＰＬＬのプログラム可能 なパラメータが変化した場合などにある条件の下で変化させることが望ましい。 ループ帯域幅を適切に変化させることによってより短いロック時間、改善された ノイズ、およびより低いスプリアス信号を好適に提供できる。 ＰＬＬ２１２のループ帯域幅を変えることに伴う問題はいつループ帯域幅を変 えるかを決定することを含む。ループ帯域幅をいつ変更するかを決定することは 直接ＰＬＬ２ １２が所望のロック状態に到達するのに必要な時間に影響を与える。一般に、Ｐ ＬＬ２１２はそのロック状態に迅速に到達することが望ましい。もしＰＬＬ２１ ２のロック状態に迅速に到達しなければ、ノイズが発生しまたは情報が失われる 可能性がある。 ＰＬＬ２１２のループ帯域幅をいつ変更するかを決定するための１つの従来技 術の解決方法はループ帯域幅をあらかじめ定められた時間に変更することである 。この手法に伴う不都合はこのあらかじめ定められた時間が常にはＰＬＬ２１２ がその所望のロック状態に到達するのに必要とされる最適の時間に対応しないこ とであり、それはこのあらかじめ定められた時間はＰＬＬ２１２の状態に関連し ていないからである。 ＰＬＬ２１２のループ帯域幅をいつ変更するかを決定するための他の従来技術 の解決方法はライン２０７における瞬時的な位相誤差に基づきループ帯域幅を変 更することである。この手法に伴う不都合はライン２０７における瞬時的な位相 誤差がＰＬＬ２１２の状態をすべての時間に対して完全に表していないことであ る。 従って、ＰＬＬのループ帯域幅をいつ変更するかについての正確な決定を好適 に提供するＰＬＬのループ帯域幅を制御する改善された装置および方法の必要性 が存在する。 図面の簡単な説明 図１は、伝統的な無線通信送受信機のブロック図である。 図２は、図１の無線通信送受信機において使用するための伝統的な位相同期ル ープ周波数シンセサイザのブロック図を示す。 図３は、本発明に係わる位相同期ループのブロック図を示す。 図４は、本発明に係わる図３の位相同期ループのループ帯域幅コントローラに おけるデジタル信号を示すタイミング図である。 図５は、本発明に係わる図３の位相同期ループのカウンタの値と図３の位相同 期ループのループ帯域幅の値との関係を示すグラフである。 図６は、本発明に係わる図３の位相同期ループのループ帯域幅を制御するため のステップを記述するフローチャートを示す。 好ましい実施例の詳細な説明 本発明によれば、前述の必要性はＰＬＬのループ帯域幅を制御する改善された 装置および方法によって実質的に満たされる。本発明によれば、前記装置および 方法はＰＬＬの基準周波数信号の位相と出力周波数信号の位相との間の差を示す 、位相誤差を望ましい（ｄｅｓｉｒａｂｌｅ）ものであるか望ましくない（ｕｎ ｄｅｓｉｒａｂｌｅ）もの であるかを識別する。前記装置および方法が前記位相誤差を望ましいものと識別 した場合には、前記装置および方法は第１の所定の期間にわたり前記位相誤差の 変化レート（ｒａｔｅ ｏｆ ｃｈａｎｇｅ）を判定し前記基準周波数信号の周 波数と前記出力周波数信号の周波数との間の周波数誤差の指示（ｉｎｄｉｃａｔ ｉｏｎ）を提供し、そして前記周波数誤差の指示に応じてＰＬＬの第１および第 ２のループ帯域幅状態の間の遷移を制御する。前記装置および方法が位相誤差を 望ましくないものと識別した場合は、ＰＬＬは前記第２のループ帯域幅状態で動 作する。本発明はＰＬＬのループ帯域幅をいつ変更するかについての正確な決定 を好適に可能にする。 本発明は図３〜図６を参照してさらに完全に説明することができ、この場合図 ３は本発明に係わる位相同期ループ３０８のブロック図を示す。ＰＬＬ３０８は 新規な装置３００およびそれに関連する方法の例外を除き従来技術のＰＬＬ２１ ２と同じ構造を有しかつ同様に動作する。従って、本発明の好ましい実施例にお いては、新規なＰＬＬ３０８は前記送受信機１００におけるＲｘ ＰＬＬ周波数 シンセサイザ１０８においてあるいはＴｘ ＰＬＬ周波数シンセサイザ１０９に おいて使用するために従来技術のＰＬＬ２１２と置換えられる。ＰＬＬの設計お よび応用の技術に習熟した者は無線通信分野の内側および外側の双方において新 規なＰＬＬ３０８の他の用途を見つけることができるで あろう。 新規なＰＬＬ回路３０８は概略的に位相検出器２０２、ループフィルタ２０３ 、電圧制御発振器（ＶＣＯ）２０４、ループ分周器２０５、およびループ帯域幅 コントローラ３００を含む。個別的には、位相検出器２０２、ループフィルタ２ ０３、ＶＣＯ２０４、およびループ分周器２０５は一般に技術上よく知られてお り、従って本発明の理解を容易にする場合を除きこれ以上の説明はしない。新規 なループ帯域幅コントローラ３００は本発明に従って図３〜図６を参照して後に 説明しかつ図示する。 新規なＰＬＬ３０８は、新規なループ帯域幅コントローラ３００を除き、例え ば、モトローラのＭＣ１４５１７０型ＰＬＬ周波数シンセサイザおよびモトロー ラのＭＣ１６４８型電圧制御発振器を使用して実施できる。ループフィルタ２０ ５は、例えば、よく知られたフィルタ設計技術に従って標準的な抵抗および容量 を用いて実施することができる。 一般に、新規なＰＬＬ３０８は次のように動作する。新規なＰＬＬ３０８は基 準周波数信号に応じて出力周波数信号を発生する。該出力周波数信号および基準 周波数信号はおのおの周波数および位相によって特徴付けられる。位相誤差は前 記基準周波数信号の位相と前記出力周波数信号の位相との間の差を示す。ＰＬＬ は第１のループ帯域幅状態で動作して出力周波数信号を実質的に前記基準周波数 信号 を示す周波数に維持し、かつ第２のループ帯域幅状態で動作して前記出力周波数 信号を前記基準周波数信号を示す周波数に収斂させる。 新規なＰＬＬ３０８を形成するための新規なループ帯域幅コントローラ３００ と伝統的なＰＬＬループ２１２との間の相互接続は次のように行われる。ループ 帯域幅コントローラ３００はライン２０６における分周された基準周波数信号、 ライン２０９におけるフィードバック信号、およびライン１１６または１１７に おける出力周波数信号を受けるよう結合されている。新規なループ帯域幅コント ローラ３００はライン３０９にループ帯域幅調整信号を生成し、該ループ帯域幅 調整信号はループフィルタ２０３に結合されている。 前記ループ帯域幅コントローラ３００はさらにエッジ近接検出器（ｅｄｇｅ− ｐｒｏｘｉｍｉｔｙ ｄｅｔｅｃｔｏｒ）３０２、カウンタ３０１、ＰＬＬルー プ帯域幅調整器３１０、および任意選択的なホールド回路３０３を具備する。個 別的には、エッジ近接検出器３０２、カウンタ３０１、ＰＬＬループ帯域幅調整 器３１０および任意選択的なホールド回路３０３は技術的によく知られており、 従って本発明の理解を容易にするのに必要な場合を除きここではこれ以上の説明 は必要はない。図３の新規なＰＬＬ３０８において使用されている、エッジ近接 検出器３０２、カウンタ３０１、ＰＬＬループ帯域幅調整器３１０、および 任意選択的なラッチ回路３０３の組合わせは新規なものと考えられ、かつ以下に さらに詳細に説明する。 前記エッジ近接検出器３０２およびホールド回路３０３は、例えば、標準的な 論理エレメントを使用して実施できる。そのような論理エレメントはよく知られ た論理設計技術に従って、例えば、モトローラのＭＣ７４ＨＣ００型のようなＮ ＡＮＤゲート、ＭＣ７４ＨＣ０２型のようなＮＯＲゲート、およびＭＣ７４ＨＣ ７４型のようなＤ型フリップフロップを含むことができる。カウンタ３０１は、 例えば、モトローラのＭＣ７４ＨＣ１７３型のような伝統的なカウンタを使用し て実施できる。ＰＬＬループ帯域幅調整器３１０はよく知られた設計技術に従っ て標準的な抵抗および容量、そしてモトローラのＭＣ７４ＨＣ４０６６型のよう な標準的なアナログマルチプレクサを使用して実施できる。 新規なループ帯域幅コントローラ３００の各ブロックの間の相互接続は次のと おりである。エッジ近接検出器３０２はライン２０６における分周された基準周 波数信号およびライン２０９におけるフィードバック信号を受けるよう結合され 、かつライン３０４にカウンタリセット信号を生成するよう動作する。カウンタ ３０１はライン２０６における分周された基準周波数信号およびライン３０４に おけるカウンタリセット信号を受けるよう結合され、かつライン３０６にカウン ト値をかつライン３０７に該カウント値 の指示を生成するよう動作する。前記任意選択的なホールド回路３０３はライン ３０７におけるカウント値の指示およびプロセッサ１１０によって生成されるラ イン３１１におけるホールドイネーブル信号を受けるよう結合され、かつカウン タ３０１のためのホールド信号をライン３０５に生成するよう動作する。 新規なループ帯域幅コントローラ３００の動作は次のとおりである。本発明に よれば、前記エッジ近接検出器およびその関連する方法は、ＰＬＬ３０８の分周 された基準周波数信号２０６の位相と出力周波数信号１１６または１１７の位相 との間の差を示す、位相誤差を望ましいものとしてあるいは望ましくないものと して識別する。エッジ近接検出器３０２が前記位相誤差を望ましいものとして識 別した場合、カウンタ３０１およびその関連する方法は第１の所定の期間にわた り前記位相誤差の変化率または変化レートを決定し前記分周された基準周波数信 号２０６の周波数と前記出力周波数信号１１６または１１７の周波数との間の周 波数誤差の指示を提供し、かつループ帯域幅調整器３１０は前記周波数誤差の指 示に応じてＰＬＬの第１および第２のループ帯域幅状態の間の遷移を制御する。 エッジ近接検出器３０２が位相誤差を望ましくないものと識別した場合は、ルー プ帯域幅調整器３１０はＰＬＬを第２のループ帯域幅状態で動作させる。 新規なループ帯域幅コントローラ３００の目的はループ がロック状態にどれだけ近いかを指示することである。ループがロックに近くな ると、ライン１１６または１１７における出力周波数信号をライン２０６におけ る分周された基準周波数信号に収斂させるために異なるループ帯域幅状態が望ま しい。 新規なループ帯域幅コントローラ３００は従来技術よりも良好な帯域幅制御を 可能にし、それは新規なループ帯域幅コントローラ３００がループ帯域幅を制御 するために周波数誤差のより正確な指示を提供するからである。 本発明の範囲内で、新規なＰＬＬ３０８を形成するために新規なループ帯域幅 コントローラ３００と伝統的なＰＬＬ２１２との間で代替的な相互接続を行うこ とができる。エッジ近接検出器３０２は分周された基準周波数信号２０６および ループフィードバック信号２０９に代えて位相検出器２０２からライン２０７に おける位相誤差信号を受けるよう結合することができる。カウンタ３０１はある いは基準周波数信号２０６に代えてライン２０９におけるフィードバック信号を 受けるよう結合することができる。ＰＬＬループ帯域幅調整器の出力３０９は代 替的にＰＬＬ３０８の他の要素に結合してよく知られた設計技術に従ってループ 帯域幅を調整することができる。 本発明の好ましい実施例によれば、位相誤差識別器はエッジ近接検出器によっ て達成され、該エッジ近接検出器は出力周波数信号の位相の指示に対する基準周 波数信号の位 相の指示の、第２の所定の期間に関する、エッジ近接度（ｅｄｇｅ−ｐｒｏｘｉ ｍｉｔｙ）を検出するよう動作する。エッジ近接検出器によって与えられる利点 はループ帯域幅を制御するために位相誤差の正確な測定が要求されず、位相誤差 の望ましさ（ｄｅｓｉｒａｂｉｌｉｔｙ）の指示のみが必要なことである。さら に、ライン２０７における位相誤差信号のデジタル処理はライン２０７における 位相誤差が小さい場合、すなわち、ＰＬＬ３０８がロックに近い場合には達成す るのが困難である。 本発明の好ましい実施例によれば、前記第２の所定の期間は出力周波数信号１ １６または１１７の周波数の逆数の関数である。出力周波数信号１１６または１ １７の周波数の逆数が使用されるのは、該出力周波数信号の周波数がＰＬＬ３０ ８において得られる最高の周波数でありその結果周波数誤差を決定するための最 善の分解能が得られるからである。 本発明の好ましい実施例によれば、変化レート決定器３０１は望ましいと識別 された位相誤差の引続く発生をカウントするよう動作するカウンタ３０１によっ て達成される。カウンタ３０１が使用されるのは、それが位相誤差の変化レート を決定するデジタル手段を都合よく提供するからである。さらに、カウンタ３０ １の長さを変えることはループ帯域幅コントローラ３００の分解能を好適に変化 させる。 本発明の好ましい実施例によれば、第１の所定の期間は 前記分周された基準周波数信号２０６または出力周波数信号１１６または１１７ の周波数の逆数の関数である。前記第１の所定の期間は前記分周された基準周波 数信号２０６または前記出力周波数信号１１６または１１７の周波数の逆数の関 数であるが、その理由は前記第１の所定の期間は前記第２の所定の期間よりも長 くあるべきであるためである。前記第１および第２の所定の期間の間の比率が大 きくなればなるほど、ループ帯域幅コントローラ３００の分解能は良好になる。 本発明の好ましい実施例によれば、ループ帯域幅調整器３１０は前記周波数誤 差の指示３０６に応じてＰＬＬ３０８の第１および第２のループ帯域幅状態の間 で交代的に選択することによって前記遷移を制御する。 あるいは、前記ループ帯域幅調整器は前記周波数誤差の指示に応じてＰＬＬの 第２のループ帯域幅状態のループ帯域幅値を変えることにより前記遷移を制御す る。 本発明の好ましい実施例によれば、前記任意選択的なホールド回路３０３はル ープ帯域幅が切替えられたときに望ましくない過渡的信号が生成され得る用途に 対して前記第１および第２のループ帯域幅状態の間での振動を好適に防止する。 図３のＰＬＬ３０８はまた技術的によく知られているようにチャージポンプお よびプリスケーラ（両方とも図示されていない）を含むことができる。プリスケ ーラはライン １１６または１１７におけるフィードバック経路においてＶＣＯ２０４とループ 分周器２０５との間に使用されＶＣＯ２０４からより高い入力周波数を受入れる ためにループ分周器２０５をより高くすることができる。チャージポンプは位相 検出器２０２の出力に使用されてＰＬＬ３０８のための高いＤＣループゲインを 提供する。 図４は、本発明に係わる図３の位相同期ループ３０８のループ帯域幅コントロ ーラ３００におけるデジタル信号を示すタイミング図である。このタイミング図 は分周された基準信号２０６、フィードバック信号２０９、出力周波数信号１１ ６または１１７、およびカウンタリセット信号３０４を示している。 基準信号２０６は立上りエッジ４０２，４０３，４０４および４０５を有する 。フィードバック信号２０９は立上りエッジ４０６，４０７，４０８および４０ ９を有する。カウンタリセット信号３０４は図３におけるカウンタ３０１へのリ セット信号を規定する。カウンタリセット信号３０４がハイである場合、該カウ ンタ３０１はリセットされる。ＶＣＯ出力周波数信号１１６または１１７の周期 は前記第２の所定の期間４０１を規定し、該期間の間に前記分周された基準信号 ２０６およびフィードバック信号２０９の立上りエッジがエッジの近接度につき チェックされる。 分周された基準信号２０６およびフィードバック信号２０９の立上りエッジが 第２の所定の期間４０１内にあるこ とが判定されたとき、位相誤差は望ましいものであると考えられる。分周された 基準信号２０６およびフィードバック信号２０９の立上りエッジの内の１つが第 ２の所定の期間４０１内にないものと判定された場合には、位相誤差は望ましく ないものと考えられる。言い換えれば、前記第２の所定の期間４０１は位相誤差 の望ましさがそれに対して比較されるしきい値を提供する。 時間ｔ１において、立上りエッジ４０２および４０６はエッジ近接していると 考えられず、それは立上りエッジ４０２および４０６は前記第２の所定の期間４ ０１内に入っていないからである。そのような状態では、カウンタ３０１はカウ ンタリセット信号３０４の立上りエッジ４１０でリセットされる。 時間ｔ２においては、立上りエッジ４０３および４０７はエッジ近接している と判定され、それは立上りエッジ４０３および４０７は前記第２の所定の期間４ ０１内に入っているからである。そのような状態では、カウンタリセット信号３ ０４はロー状態に留まり、従ってカウンタ３０１はリセットされず該カウンタ３ ０１は立上りエッジ４０３によってクロッキングされる。 時間ｔ３においては、立上りエッジ４０４および４０８はまたエッジ近接して いると判定され、それは立上りエッジ４０４および４０８は前記第２の所定の期 間４０１内に入っているからである。この場合は前と同様にカウンタ３ ０１は立上りエッジ４０４によってクロッキングされる。カウンタ３０１の値は 今や２つの立上りエッジ４０３および４０４によってクロッキングされる結果と して２（ｔｗｏ）である。従って、カウンタ３０１は分周された基準周波数信号 ２０６およびフィードバック信号２０９の立上りエッジがエッジ近接していると 考えられる状態の引続く発生をカウントする。カウンタ３０１は第１の所定の期 間４１２にわたり位相誤差の変化レートを決定して分周された基準周波数信号２ ０６の周波数と出力周波数信号１１６または１１７の周波数の間の図３のライン ３０６における周波数誤差の指示を提供する。 時間ｔ４において、立上りエッジ４０５および４０９はエッジ近接していると 判定されず、それは立上りエッジ４０５および４０９は前記第２の所定の期間４ ０１内に入っていないからである。そのような状態では、カウンタ３０１はカウ ンタリセット信号３０４の立上りエッジ４１１によりリセットされる。 図５は、本発明に従って、カーブ５０２で示される、図３のループ帯域幅コン トローラ３００のカウンタの値と、カーブ５０１で示される、図３の位相同期ル ープのループ帯域幅の値との間の関係を示すグラフである。 時間ｔ０において、カウンタ５０２の値は０でスタートし、かつループ帯域幅 ５０１の値は４でスタートし、高い（ｈｉｇｈ）ループ帯域幅を表わしている。 図４に示され るｔ２で始まる前記第２の所定の期間４０１の間における、分周された基準周波 数信号２０６とフィードバック信号２０９のエッジ近接状態の下では、図５のカ ウンタ５０２の値は時間ｔ１において１の値に増分される。カウンタ３０１は１ ／Ｆｒのレートで分周された基準信号２０６によってクロッキングされるから、 そのカウントはｔ２，ｔ３他からｔ７まで１だけ増分され続ける。 ループ帯域幅５０１の値はループ帯域幅コントローラ３００のカウンタ５０２ の値に対して数多くの望ましい代りの関係を持つことができるが、ここではカウ ンタ５０２の値が増大するに応じて単調に減少するループ帯域幅５０１の値を有 するものとして示されている。ループ帯域幅の値５０１は時間ｔ３において３の 値まで減少し、さらに時間ｔ５において２の値まで減少し、さらに時間ｔ７にお いて１の値まで減少し、ｔ７の後は１の値に留まるように示されている。 時間ｔ８の後は、カウンタ５０２の値に対する代替カーブがカーブ５０４で示 されており、そのカーブではカウンタ５０４の値は時間ｔ１で始まるものとして 示された前記第２の所定の期間４０１の間における図４に示されたような、エッ ジ近接しない状態に応じて時間ｔ８において０に低下する。図５において、ルー プ帯域幅５０１の値に対する代替カーブ５０３は代替カウンタ値カーブ５０４に 対する応答を示す。これに応じて、ループ帯域幅値は時間ｔ８ において４に増大するが、それは分周された基準周波数信号２０６およびフィー ドバック信号２０９はもはやエッジ近接していないからである。 カウンタ３０１は図５に示されるようなアップカウンタであるか、あるいはル ープ帯域幅調整器３１０がカウントをループ帯域幅調整の正しい極性にマッピン グしてループ帯域幅が概略的にカウンタがクロッキングされるに応じて減少する 限りダウンカウンタとすることもできることは明らかである。 以下の説明はＰＬＬのオープンループ状態の下で本発明を使用してどのように して周波数誤差を計算するかを説明する実際的な例を与える。出力周波数信号１ １６または１１７における定常状態の周波数誤差は直接カウンタ３０１が非エッ ジ近接の指示３０４によってリセットされる前のカウンタ５０２の最大値に関係 させ得る。 出力周波数信号１１６または１１７の時間周期は１／（Ｎ×Ｆｖ）であり、こ の場合Ｎはループ分周器２０５の値である。これはＦｒおよびＦｖのエッジが時 間的に出力周波数信号１１６または１１７の周期の１／２よりもお互いに近い状 態に対するエッジ近接検出器３０２の全時間ウィンドウ幅４０１である。これは エッジ近接検出器３０２に対して使用される時間ウィンドウ幅であるが、他のウ ィンドウ幅も可能である。 ウィンドウ期間、１／（Ｎ×Ｆｖ）、を基準周波数信号 ２０６の周期、１／Ｆｒ、によって除算することにより基準周波数信号２０６の 周波数に対する位相検出器２０２におけるエラー周波数の比率が得られる。この 結果をＦｒによって乗算することによりＦｒ²／（Ｎ×Ｆｖ）、すなわち期間１ ／Ｆｒにおける時間増分１／（Ｎ×Ｆｖ）によるＦｒを通ったＦｖのずれ（ｓｌ ｉｐｐａｇｅ）に対する位相検出器２０２への入力における周波数誤差が与えら れる。 カウンタ３０１がそのカウント終了値、すなわちＣ、に到達するためには、位 相検出器２０２への入力における周波数誤差はＦｒ²／（Ｃ×Ｎ×Ｆｖ）より小 さくなければならない。位相検出器２０２の入力からループ分周器２０２の入力 へのこの周波数誤差の変換によって、Ｎと独立に、Ｆｒ²／（Ｃ×Ｆｖ）が得ら れる。ほとんどロックした状態の場合のように、Ｆｖにほぼ等しいＦｒに対して は、出力周波数信号１１６または１１７における周波数エラーはほぼＦｒ／Ｃと なる。もし出力周波数信号１１６または１１７とループ分周器２０５との間でＰ の値を有する任意選択的なプリスケーラが使用されれば、出力周波数信号１１６ または１１７における誤差はほぼ（Ｆｒ²×Ｐ）／（Ｃ×Ｆｖ）となる。 一例として、Ｆｒ＝１ＭＨｚおよびＣ＝２５０であり、定常状態においては、 出力周波数信号１１６または１１７はカウンタ３０１がカウント終了（ｅｎｄ− ｏｆ−ｃｏｕｎｔ）に到達した時１ＭＨｚ／２５０＝４ＫＫＨｚだけ誤差 を生じることになる。 図６は、本発明に係わる図３の位相同期ループ３０８のループ帯域幅を制御す るための各ステップを示すフローチャートである。該フローチャートはステップ ６０１で始まる。ステップ６０２において、エッジ近接検出器３０２は、基準周 波数信号１１５の位相と出力周波数信号１１６または１１７の位相との間の差を 示す、位相誤差が望ましいものであるか或いは望ましくないものであるかを識別 する。前記位相誤差がステップ６０２において望ましいものであると識別された 場合には、カウンタ３０１は、ステップ６０４において、第１の所定の期間４１ ２にわたる位相誤差の変化レートを決定し分周された基準周波数信号２０６の周 波数と出力周波数信号１１６または１１７の周波数との間の周波数誤差の指示３ ０６を提供し、かつループ帯域幅調整器３１０は、ステップ６０５において、前 記周波数誤差の指示３０６に応じてＰＬＬ３０８の第１および第２のループ帯域 幅状態の間の遷移を制御する。前記位相誤差がステップ６０２において望ましく ないものと識別された場合には、ＰＬＬ３０８は、ステップ６０３において、第 ２のループ帯域幅状態で動作する。 したがって、本発明はＰＬＬ３０８のループ帯域幅をいつ変更するかを正確に 決定する装置および方法３００を好適に提供する。この利点および他のものはほ ぼＰＬＬの、基準周波数信号の位相と出力周波数信号の位相との間の差 を示す、位相誤差を望ましいものであるか或いは望ましくないものであるかを識 別する装置および方法によって提供される。前記装置および方法が前記位相誤差 が望ましいものであると識別した場合、前記装置および方法は第１の所定の期間 にわたり位相誤差の変化レートを決定し基準周波数信号の周波数と出力周波数信 号の周波数との間の周波数誤差の指示を提供し、そして前記周波数誤差の指示に 応じてＰＬＬの第１および第２のループ帯域幅状態の間の遷移を制御する。前記 装置および方法が前記位相誤差が望ましくないものと識別した場合は、ＰＬＬは 第２のループ帯域幅状態で動作する。本発明は従来技術における問題、例えば、 ＰＬＬのループ帯域幅をいつ変えるかを不正確に決定することによって生じる、 ノイズまたは誤った情報の発生を克服する。 本発明がその例示的な実施例に関して説明されたが、本発明はこれら特定の実 施例に限定されないものと考えている。当業者は添付の請求の範囲に記載された 本発明の精神および範囲から離れることなく変更および修正を行ない得ることを 認識するであろう。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ， ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，Ｇ Ｂ，ＨＵ，ＪＰ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＵ，ＬＶ ，ＭＧ，ＭＮ，ＭＷ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ， ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＫ，ＵＡ，ＵＺ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．基準周波数信号に応じて出力周波数信号を発生する位相同期ループ（ＰＬ Ｌ）における該ＰＬＬのループ帯域幅を制御する方法であって、前記出力周波数 信号および前記基準周波数信号は各々周波数および位相によって特徴づけられ、 位相誤差は前記基準周波数信号の位相と前記出力周波数信号の位相との間の差を 示すものであり、前記ＰＬＬは第１のループ帯域幅状態で動作して前記出力周波 数信号を実質的に前記基準周波数信号を示す周波数に維持し、かつ第２のループ 帯域幅状態で動作して前記出力周波数信号を前記基準周波数信号を示す前記周波 数に収斂させ、前記ＰＬＬのループ帯域幅を制御する方法は、 前記位相誤差が望ましいものであるか或いは望ましくないものであるかを識別 する段階、 前記位相誤差が望ましいものと識別された場合に、 第１の所定の期間にわたり前記位相誤差の変化レートを決定し前記基準周 波数信号の周波数と前記出力周波数信号の周波数との間の周波数誤差の指示を提 供する段階、そして 前記周波数誤差の指示に応じて前記ＰＬＬの第１および第２のループ帯域 幅状態の間の遷移を制御する段階、そして 前記位相誤差が望ましくないものと識別された場合に、 前記ＰＬＬを前記第２のループ帯域幅状態で動作させる段階、 を具備するＰＬＬのループ帯域幅を制御する方法。 ２．前記位相誤差を望ましいものであるか或いは望ましくないものであるかを 識別する段階はさらに、 前記出力周波数信号の位相の指示に対する前記基準周波数信号の位相の指示の 、第２の所定の期間に関する近接度を検出する段階、 を具備する、請求項１に記載の方法。 ３．前記第２の所定の期間は前記出力周波数信号の周波数の逆数の関数である 、請求項２に記載の方法。 ４．時間にわたり前記位相誤差の変化レートを決定する段階はさらに、 前記位相誤差が望ましいものであると識別した段階の引き続く発生をカウント する段階、 を具備する、請求項１に記載の方法。 ５．前記第１の所定の期間は前記基準周波数信号または前記出力周波数信号の 周波数の逆数の関数である、請求項１に記載の方法。 ６．前記制御する段階はさらに、 前記周波数誤差の指示に応じて前記ＰＬＬの第１および第２のループ帯域幅状 態の間で交代的に選択する段階、 を具備する、請求項１に記載の方法。 ７．前記制御する段階はさらに、 前記周波数誤差の指示に応じて前記ＰＬＬの前記第２のループ帯域幅状態のル ープ帯域幅値を変化させる段階、 を具備する、請求項１に記載の方法。 ８．基準周波数信号に応じて出力周波数信号を発生する位相同期ループ（ＰＬ Ｌ）における該ＰＬＬのループ帯域幅を制御する装置であって、前記出力周波数 信号および前記基準周波数信号は各々周波数および位相によって特徴づけられ、 位相誤差は前記基準周波数信号の位相と前記出力周波数信号の位相との間の差を 示すものであり、前記ＰＬＬは第１のループ帯域幅状態で動作して前記周波数信 号を実質的に前記基準周波数信号を示す周波数に維持し、かつ第２のループ帯域 幅状態で動作して前記出力周波数信号を前記基準周波数信号を示す前記周波数に 収斂させ、前記ＰＬＬのループ帯域幅を制御する装置は、 前記位相誤差が望ましいものであるか或いは望ましくないものであるかを識別 するよう動作する位相誤差識別器、 前記位相誤差が望ましいものと識別された場合に、第１の所定の期間にわたり 位相誤差の変化レートを決定して前記基準周波数信号の周波数と前記出力周波数 信号の周波数との間の周波数誤差の指示を提供するよう動作する変化レート決定 器、そして 前記位相誤差が望ましいものとして識別された場合に、前記周波数誤差の指示 に応じて前記ＰＬＬの第１および第２のループ帯域幅状態の間の遷移を制御する よう動作し、 かつ、前記位相誤差が望ましくないものと識別された場合に、前記ＰＬＬを第２ のループ帯域幅状態で動作させるよう動作するループ帯域幅調整器、 を具備するＰＬＬのループ帯域幅を制御する装置。 ９．前記位相誤差識別器はさらに、 前記出力周波数信号の位相の指示に対する前記基準周波数信号の位相の指示の 、第２の所定の期間に関する、近接度を決定するよう動作するエッジ近接検出器 、 を具備する、請求項８に記載の装置。 １０．前記時間にわたり位相誤差の変化レートを決定するよう動作する変化レ ート決定器はさらに、 望ましいものと識別された位相誤差の引き続く発生をカウントするよう動作す るカウンタ、 を具備する、請求項８に記載の装置。