JPH05315949A - Ｐｌｌ制御方式 - Google Patents
Ｐｌｌ制御方式Info
- Publication number
- JPH05315949A JPH05315949A JP4121593A JP12159392A JPH05315949A JP H05315949 A JPH05315949 A JP H05315949A JP 4121593 A JP4121593 A JP 4121593A JP 12159392 A JP12159392 A JP 12159392A JP H05315949 A JPH05315949 A JP H05315949A
- Authority
- JP
- Japan
- Prior art keywords
- vco
- phase
- pll
- signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】
【目的】位相同期ループ（ＰＬＬ）の制御を行う方式に
関し、逆位相変調方式によってＰＬＬのロック時間を短
縮することができる、ＰＬＬ制御方式を提供することを
目的とする。 【構成】電圧制御発振器（ＶＣＯ）１の出力と基準信号
とを位相比較手段２に加えて得られた制御信号に応じて
ＶＣＯ１の発振周波数を制御することによって、ＶＣＯ
１の出力周波数を基準信号に追従させる位相同期ループ
（ＰＬＬ）において、位相反転手段３を設けて、ＶＣＯ
１の出力信号を位相反転し、この位相反転した信号をＶ
ＣＯ１に変調入力として加えることによって、ＰＬＬの
位相同期過程におけるＶＣＯ１の発振周波数の振動を抑
圧することで構成する。
関し、逆位相変調方式によってＰＬＬのロック時間を短
縮することができる、ＰＬＬ制御方式を提供することを
目的とする。 【構成】電圧制御発振器（ＶＣＯ）１の出力と基準信号
とを位相比較手段２に加えて得られた制御信号に応じて
ＶＣＯ１の発振周波数を制御することによって、ＶＣＯ
１の出力周波数を基準信号に追従させる位相同期ループ
（ＰＬＬ）において、位相反転手段３を設けて、ＶＣＯ
１の出力信号を位相反転し、この位相反転した信号をＶ
ＣＯ１に変調入力として加えることによって、ＰＬＬの
位相同期過程におけるＶＣＯ１の発振周波数の振動を抑
圧することで構成する。
Description
【０００１】
【産業上の利用分野】本発明は、位相同期ループ（ＰＬ
Ｌ）の制御を行う方式に関し、特に逆位相変調方式によ
ってＰＬＬのロック時間を短縮するようにした、ＰＬＬ
制御方式に関するものである。
Ｌ）の制御を行う方式に関し、特に逆位相変調方式によ
ってＰＬＬのロック時間を短縮するようにした、ＰＬＬ
制御方式に関するものである。
【０００２】近年において、ディジタル通信の発展に伴
って、同一ゾーン内で、より多くの人が電波を使用でき
るようにするために、多チャネル化が進められている。
って、同一ゾーン内で、より多くの人が電波を使用でき
るようにするために、多チャネル化が進められている。
【０００３】ゾーンの利用効率を向上させるためには、
一つの方法として、基地局間の距離を狭めて、一つの基
地局のゾーンをできるだけ小さくして、同じ周波数を重
複して使用できるようにすることによって実現できる
が、またもう一つの方法として、同じ基地局内で使用で
きるチャネル数をできるだけ多くすることによっても実
現できる。
一つの方法として、基地局間の距離を狭めて、一つの基
地局のゾーンをできるだけ小さくして、同じ周波数を重
複して使用できるようにすることによって実現できる
が、またもう一つの方法として、同じ基地局内で使用で
きるチャネル数をできるだけ多くすることによっても実
現できる。
【０００４】しかしながら周波数の有効利用の見地から
は、後者の方法が有利である。また、電波障害の対策と
して、使用不能になったチャネルを、使用可のチャネル
に切り換えるという操作を行う場合があり、この点から
も、やはりチャネル数を増加できることが望ましいが、
反面、チャネル数を増加することによって、送受信の周
波数を設定するＰＬＬが、時間的なずれがなく切り換え
られる周波数範囲を広くすることが必要となる。
は、後者の方法が有利である。また、電波障害の対策と
して、使用不能になったチャネルを、使用可のチャネル
に切り換えるという操作を行う場合があり、この点から
も、やはりチャネル数を増加できることが望ましいが、
反面、チャネル数を増加することによって、送受信の周
波数を設定するＰＬＬが、時間的なずれがなく切り換え
られる周波数範囲を広くすることが必要となる。
【０００５】そこで、ＰＬＬのロック時間を短縮し、よ
り高速にチャネル切り換えを行うことができるようにし
て、チャネル数の増加に対応できるようにする、ＰＬＬ
制御方式が要望される。
り高速にチャネル切り換えを行うことができるようにし
て、チャネル数の増加に対応できるようにする、ＰＬＬ
制御方式が要望される。
【０００６】
【従来の技術】従来のＰＬＬにおいては、ロック時に、
指定した周波数に安定するまでに長時間を必要とした。
その原因の一つに、キャリアの周波数が位相同期状態に
入るまでの捕獲過程動作時において、内部の電圧制御発
振器（ＶＣＯ）の発振周波数が、上下に振動する現象を
生じることが挙げられる。この現象は、ＰＬＬの早期安
定化の妨げともなっているものである。
指定した周波数に安定するまでに長時間を必要とした。
その原因の一つに、キャリアの周波数が位相同期状態に
入るまでの捕獲過程動作時において、内部の電圧制御発
振器（ＶＣＯ）の発振周波数が、上下に振動する現象を
生じることが挙げられる。この現象は、ＰＬＬの早期安
定化の妨げともなっているものである。
【０００７】
【発明が解決しようとする課題】本発明は、このような
従来技術の問題点を解決しようとするものであって、Ｐ
ＬＬにおけるＶＣＯの発振周波数の振動を軽減すること
によって、ＰＬＬのロック時間の短縮と、指定周波数へ
の早期安定化とを可能にすることを目的としている。
従来技術の問題点を解決しようとするものであって、Ｐ
ＬＬにおけるＶＣＯの発振周波数の振動を軽減すること
によって、ＰＬＬのロック時間の短縮と、指定周波数へ
の早期安定化とを可能にすることを目的としている。
【０００８】
【課題を解決するための手段】(1) 図１は、本発明の原
理的構成を示したものである。本発明は、電圧制御発振
器（ＶＣＯ）１の出力と基準信号とを位相比較手段２に
加えて得られた制御信号に応じて、ＶＣＯ１の発振周波
数を制御することによって、ＶＣＯ１の出力周波数を基
準信号に追従させる位相同期ループ（ＰＬＬ）におい
て、位相反転手段３を設けて、ＶＣＯ１の出力信号を位
相反転し、この位相反転した信号をＶＣＯ１に変調入力
として加えることによって、ＰＬＬの位相同期過程にお
けるＶＣＯ１の発振周波数の振動を抑圧するようにした
ものである。
理的構成を示したものである。本発明は、電圧制御発振
器（ＶＣＯ）１の出力と基準信号とを位相比較手段２に
加えて得られた制御信号に応じて、ＶＣＯ１の発振周波
数を制御することによって、ＶＣＯ１の出力周波数を基
準信号に追従させる位相同期ループ（ＰＬＬ）におい
て、位相反転手段３を設けて、ＶＣＯ１の出力信号を位
相反転し、この位相反転した信号をＶＣＯ１に変調入力
として加えることによって、ＰＬＬの位相同期過程にお
けるＶＣＯ１の発振周波数の振動を抑圧するようにした
ものである。
【０００９】(2) また本発明は(1) の場合に、位相反転
手段３の出力とＶＣＯ１の変調端子との間にスイッチ部
４を設けて、位相比較手段２におけるＰＬＬのロックを
検出した信号に応じて、ＰＬＬの同期過程においてスイ
ッチ部４をオンにするとともに、ＰＬＬがロックしたと
きは、スイッチ部４をオフにするように制御するもので
ある。
手段３の出力とＶＣＯ１の変調端子との間にスイッチ部
４を設けて、位相比較手段２におけるＰＬＬのロックを
検出した信号に応じて、ＰＬＬの同期過程においてスイ
ッチ部４をオンにするとともに、ＰＬＬがロックしたと
きは、スイッチ部４をオフにするように制御するもので
ある。
【００１０】
【作用】図２は、本発明の作用を説明するための図であ
る。図中、１１は位相比較器であって、基準周波数ｆR
の信号と、分周器１２からのＶＣＯの分周信号ｆV とを
比較して、位相差に応じて大きさが変化する出力信号を
発生する。１３はループフィルタを構成するローパスフ
ィルタ（ＬＰＦ）であって、位相比較器１１の位相差に
応じた出力信号によって、直流電圧からなるＶＣＯの周
波数制御電圧を発生する。
る。図中、１１は位相比較器であって、基準周波数ｆR
の信号と、分周器１２からのＶＣＯの分周信号ｆV とを
比較して、位相差に応じて大きさが変化する出力信号を
発生する。１３はループフィルタを構成するローパスフ
ィルタ（ＬＰＦ）であって、位相比較器１１の位相差に
応じた出力信号によって、直流電圧からなるＶＣＯの周
波数制御電圧を発生する。
【００１１】１４は電圧制御発振器（ＶＣＯ）であっ
て、制御端子Ｃに与えられる周波数制御電圧に応じて変
化する周波数の信号を発振して、出力端子Ｏに出力す
る。１５はプリスケーラであって、チャネル切り換え
時、外部入力に応じて、分周器１２における分周比を制
御することによって、分周信号ｆV の周波数を位相比較
器１１において比較可能にする。位相比較器１１，分周
器１２，プリスケーラ１５は、ＩＣ化されていて、ＰＬ
ＬＩＣ１０を構成する。
て、制御端子Ｃに与えられる周波数制御電圧に応じて変
化する周波数の信号を発振して、出力端子Ｏに出力す
る。１５はプリスケーラであって、チャネル切り換え
時、外部入力に応じて、分周器１２における分周比を制
御することによって、分周信号ｆV の周波数を位相比較
器１１において比較可能にする。位相比較器１１，分周
器１２，プリスケーラ１５は、ＩＣ化されていて、ＰＬ
ＬＩＣ１０を構成する。
【００１２】１６は位相反転回路であって、ＶＣＯ出力
を位相反転して出力する。１７は変調入力スイッチ（Ｓ
Ｗ）であって、位相反転回路１６の位相反転出力をＶＣ
Ｏ１４の変調端子Ｍに対して入力するか否かの切り換え
を行う。
を位相反転して出力する。１７は変調入力スイッチ（Ｓ
Ｗ）であって、位相反転回路１６の位相反転出力をＶＣ
Ｏ１４の変調端子Ｍに対して入力するか否かの切り換え
を行う。
【００１３】図３は、ＶＣＯを示したものであって、Ｉ
Ｃからなり、電源を印加する電源端子ＶCCと、前述の制
御端子Ｃ，変調端子Ｍ，出力端子Ｏとを有することが示
されている。
Ｃからなり、電源を印加する電源端子ＶCCと、前述の制
御端子Ｃ，変調端子Ｍ，出力端子Ｏとを有することが示
されている。
【００１４】図２の回路においては、ＶＣＯ１４の出力
を位相反転回路１６を経て位相反転して、ＶＣＯ１４の
変調端子に入力することによって、ＶＣＯ１４に逆位相
の変調をかけることができる。
を位相反転回路１６を経て位相反転して、ＶＣＯ１４の
変調端子に入力することによって、ＶＣＯ１４に逆位相
の変調をかけることができる。
【００１５】ＶＣＯ１４は、チャネル切り換え時、過渡
現象によってその発振周波数が目的周波数の上下に何回
か振動的に変化してから、目的周波数に落ちつく。そこ
で本発明においては、ＶＣＯ出力を位相反転回路を経て
位相反転して、位相反転した信号をＶＣＯの変調端子に
入力することによって、ＶＣＯの発振周波数の不安定な
振動を抑圧するようにする。
現象によってその発振周波数が目的周波数の上下に何回
か振動的に変化してから、目的周波数に落ちつく。そこ
で本発明においては、ＶＣＯ出力を位相反転回路を経て
位相反転して、位相反転した信号をＶＣＯの変調端子に
入力することによって、ＶＣＯの発振周波数の不安定な
振動を抑圧するようにする。
【００１６】位相反転回路１６の出力は、ＰＬＬの位相
同期が定常状態になった時点で、ＳＷ１７をオフにする
ことによって遮断され、定常状態では、ＶＣＯ１４に不
要な操作が行われないようにしている。
同期が定常状態になった時点で、ＳＷ１７をオフにする
ことによって遮断され、定常状態では、ＶＣＯ１４に不
要な操作が行われないようにしている。
【００１７】図４は、変調入力スイッチの動作を説明す
るための図であって、図２におけると同じものを同じ番
号で示している。また、図５はＰＬＬの動作フローチャ
ートを示したものである。
るための図であって、図２におけると同じものを同じ番
号で示している。また、図５はＰＬＬの動作フローチャ
ートを示したものである。
【００１８】ＰＬＬＩＣ１０は、その内部に図示されな
いロック・デテクタを有し、位相同期過程ではローレベ
ルとなり、ＰＬＬがロックしたときハイレベルとなる同
期指示信号を発生する。変調入力スイッチ１７は、同期
指示信号がローレベルのときオンとなって、位相反転回
路１６の位相反転出力をＶＣＯ１４の変調端子Ｍに入力
し、同期指示信号がハイレベルのときはオフとなって、
位相反転回路１６の位相反転出力をＶＣＯ１４の変調端
子Ｍに入力しないようにする。
いロック・デテクタを有し、位相同期過程ではローレベ
ルとなり、ＰＬＬがロックしたときハイレベルとなる同
期指示信号を発生する。変調入力スイッチ１７は、同期
指示信号がローレベルのときオンとなって、位相反転回
路１６の位相反転出力をＶＣＯ１４の変調端子Ｍに入力
し、同期指示信号がハイレベルのときはオフとなって、
位相反転回路１６の位相反転出力をＶＣＯ１４の変調端
子Ｍに入力しないようにする。
【００１９】このように、本発明のＰＬＬ制御方式にお
いては、ＰＬＬのロック・デテクタの同期指示信号の状
態を監視して、位相同期過程においては、変調入力スイ
ッチをオンにして、ＶＣＯの出力信号を位相反転回路を
経て位相反転した出力を、ＶＣＯの変調端子に帰還する
ことによって、ＶＣＯの発振出力の周波数変動を抑圧
し、発振周波数の振動をより早く安定化させるようにす
る。
いては、ＰＬＬのロック・デテクタの同期指示信号の状
態を監視して、位相同期過程においては、変調入力スイ
ッチをオンにして、ＶＣＯの出力信号を位相反転回路を
経て位相反転した出力を、ＶＣＯの変調端子に帰還する
ことによって、ＶＣＯの発振出力の周波数変動を抑圧
し、発振周波数の振動をより早く安定化させるようにす
る。
【００２０】一方、ＰＬＬがロックしたときは、変調入
力スイッチをオフにして、ＶＣＯの変調端子が制御され
ないようにして、ＰＬＬに必要以上の操作を加えないよ
うにしている。
力スイッチをオフにして、ＶＣＯの変調端子が制御され
ないようにして、ＰＬＬに必要以上の操作を加えないよ
うにしている。
【００２１】このように本発明によれば、ＰＬＬの位相
同期過程におけるＶＣＯの発振周波数の振動が軽減され
るので、ＰＬＬのロック時間を短縮することができるよ
うになる。
同期過程におけるＶＣＯの発振周波数の振動が軽減され
るので、ＰＬＬのロック時間を短縮することができるよ
うになる。
【００２２】
【実施例】図６は、本発明の一実施例を示したものであ
って、コードレス電話機の送受信部を例示している。図
中、２１は送信系のＰＬＬ，２２は受信系のＰＬＬであ
って、図２におけると同じものを同じ番号で示してい
る。２３は基準発振器（ＴＣＸＯ）、２４はＴＤＭＡ
部、２５は変調部、２６はアンテナ、２７は１ｓｔミキ
サ、２８は２ｎｄミキサ、２９は復調部（ＤＥＭ）であ
る。
って、コードレス電話機の送受信部を例示している。図
中、２１は送信系のＰＬＬ，２２は受信系のＰＬＬであ
って、図２におけると同じものを同じ番号で示してい
る。２３は基準発振器（ＴＣＸＯ）、２４はＴＤＭＡ
部、２５は変調部、２６はアンテナ、２７は１ｓｔミキ
サ、２８は２ｎｄミキサ、２９は復調部（ＤＥＭ）であ
る。
【００２３】図６において、両ＰＬＬ２１，２２は同一
の基準発振器２３からの基準周波数の信号を基準信号ｆ
V として使用し、ＴＤＭＡ部２４からの制御信号に応じ
て、使用チャネルにおける送信周波数の信号と、受信第
１局発周波数の信号とを発生する。
の基準発振器２３からの基準周波数の信号を基準信号ｆ
V として使用し、ＴＤＭＡ部２４からの制御信号に応じ
て、使用チャネルにおける送信周波数の信号と、受信第
１局発周波数の信号とを発生する。
【００２４】送信時には、ＰＬＬ２１はＴＤＭＡ部２４
からの制御信号に応じて、基準発振器２３の基準信号を
使用して、送信周波数の信号を発生する。変調部２５で
は、この信号を送信音声で変調することによって送信信
号を発生し、送信信号はアンテナ２６を経て送出され
る。
からの制御信号に応じて、基準発振器２３の基準信号を
使用して、送信周波数の信号を発生する。変調部２５で
は、この信号を送信音声で変調することによって送信信
号を発生し、送信信号はアンテナ２６を経て送出され
る。
【００２５】受信時には、ＰＬＬ２１はＴＤＭＡ部２４
からの制御信号に応じて、基準発振器２３の基準信号を
使用して、第１局発周波数の信号を発生する。１ｓｔミ
キサ１７は、アンテナ２６からの受信信号を、受信第１
局発信号によって周波数変換して、第１中間周波数の信
号を発生する。２ｎｄミキサ２８は、第１中間周波数の
信号を周波数変換して、第２中間周波数の信号を発生す
る。復調部２９は第２中間周波数の信号を復調して、受
信音声を出力する。
からの制御信号に応じて、基準発振器２３の基準信号を
使用して、第１局発周波数の信号を発生する。１ｓｔミ
キサ１７は、アンテナ２６からの受信信号を、受信第１
局発信号によって周波数変換して、第１中間周波数の信
号を発生する。２ｎｄミキサ２８は、第１中間周波数の
信号を周波数変換して、第２中間周波数の信号を発生す
る。復調部２９は第２中間周波数の信号を復調して、受
信音声を出力する。
【００２６】
【発明の効果】以上説明したように本発明によれば、デ
ィジタル通信等に使用するＰＬＬにおいて、ＶＣＯの出
力信号を位相反転した信号をＶＣＯの変調端子に入力す
ることによって、ＰＬＬの位相同期過程におけるＶＣＯ
の発振周波数の振動を防止することができるので、ＰＬ
Ｌのロック時間を短縮することができるようになる。
ィジタル通信等に使用するＰＬＬにおいて、ＶＣＯの出
力信号を位相反転した信号をＶＣＯの変調端子に入力す
ることによって、ＰＬＬの位相同期過程におけるＶＣＯ
の発振周波数の振動を防止することができるので、ＰＬ
Ｌのロック時間を短縮することができるようになる。
【００２７】本発明によれば、ＰＬＬのチャネル切り換
えをより一層高速化することができるので、同一基地局
内において使用可能なチャネル数を増加することがで
き、従って同一ゾーン内においてより多くの人が通信を
行うことが可能となる。
えをより一層高速化することができるので、同一基地局
内において使用可能なチャネル数を増加することがで
き、従って同一ゾーン内においてより多くの人が通信を
行うことが可能となる。
【図１】本発明の原理的構成を示す図である。
【図２】本発明の作用を説明するための図である。
【図３】ＶＣＯを示す図である。
【図４】変調入力スイッチの動作を説明するための図で
ある。
ある。
【図５】ＰＬＬの動作フローチャートを示す図である。
【図６】本発明の一実施例を示す図である。
【符号の説明】 １ 電圧制御発振器（ＶＣＯ） ２ 位相比較手段 ３ 位相反転手段 ４ スイッチ部
Claims (2)
- 【請求項１】 電圧制御発振器（以下ＶＣＯと略す）
（１）の出力と基準信号とを位相比較手段（２）に加え
て得られた制御信号に応じて該ＶＣＯ（１）の発振周波
数を制御することによって該ＶＣＯ（１）の出力周波数
を前記基準信号に追従させる位相同期ループ（以下ＰＬ
Ｌと略す）において、 該ＶＣＯ（１）の出力信号を位相反転する位相反転手段
（３）を設け、 該位相反転した信号を該ＶＣＯ（１）に変調入力として
加えることによって、該ＰＬＬの位相同期過程における
ＶＣＯ（１）の発振周波数の振動を抑圧することを特徴
とするＰＬＬ制御方式。 - 【請求項２】 請求項１に記載のＰＬＬ制御方式におい
て、 前記位相反転手段（３）の出力とＶＣＯ（１）の変調端
子との間にスイッチ部（４）を設け、 前記位相比較手段（２）におけるＰＬＬのロックを検出
した信号に応じて、ＰＬＬの同期過程において該スイッ
チ部（４）をオンにするとともに、ＰＬＬがロックした
ときは、該スイッチ部（４）をオフにするように制御す
ることを特徴とするＰＬＬ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4121593A JPH05315949A (ja) | 1992-05-14 | 1992-05-14 | Ｐｌｌ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4121593A JPH05315949A (ja) | 1992-05-14 | 1992-05-14 | Ｐｌｌ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05315949A true JPH05315949A (ja) | 1993-11-26 |
Family
ID=14815097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4121593A Withdrawn JPH05315949A (ja) | 1992-05-14 | 1992-05-14 | Ｐｌｌ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05315949A (ja) |
-
1992
- 1992-05-14 JP JP4121593A patent/JPH05315949A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5270669A (en) | Local oscillating frequency synthesizer for use in a TDMA system | |
| EP0729238B1 (en) | Transmitter and transceiver | |
| JPH10505981A (ja) | 周波数合成器を備えるデュアルモード衛星／セルラ電話機 | |
| JPS623621B2 (ja) | ||
| JPH06334559A (ja) | ディジタル方式無線電話機 | |
| KR960700578A (ko) | 자동 주파수 제어 장치(Automatic Frequency Control Apparatus) | |
| US5448763A (en) | Apparatus and method for operating a phase locked loop frequency synthesizer responsive to radio frequency channel spacing | |
| US7295824B2 (en) | Frequency multiplier pre-stage for fractional-N phase-locked loops | |
| JPH04260219A (ja) | 位相同期ループシンセサイザ | |
| JPH05227234A (ja) | 受信装置 | |
| KR20010093099A (ko) | 위상 동기 루프 주파수 생성 회로 및 그 회로를 사용하는수신기 | |
| US20020090917A1 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
| JPH05315949A (ja) | Ｐｌｌ制御方式 | |
| JP3203119B2 (ja) | 周波数シンセサイザ回路 | |
| JP2752850B2 (ja) | 受信機 | |
| JP3248453B2 (ja) | 発振装置 | |
| JPH1093431A (ja) | Ｐｌｌ回路 | |
| JP3302301B2 (ja) | Ｐｌｌ発振器 | |
| JP2796969B2 (ja) | 移動無線装置 | |
| JPS5845860B2 (ja) | 変調回路 | |
| JPH09284132A (ja) | Ｐｌｌ回路 | |
| JP2000013256A (ja) | 送信回路 | |
| JP2004064098A (ja) | 自動周波数制御方式 | |
| JP2002353837A (ja) | 受信装置 | |
| JPH0728256B2 (ja) | 信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |