JPH11205137A - Ｐｌｌ周波数シンセサイザ回路 - Google Patents

Abstract

(57)【要約】 【課題】 短時間で希望周波数にロックし、かつ希望周
波数チャンネルを設定することが可能なＰＬＬ周波数シ
ンセサイザ回路を提供することを目的とする。 【解決手段】 基準信号発生器からの信号を第１、第２
分周数で分周する第１、第２基準信号分周器と、第１、
第２基準信号分周器からの出力信号を第１の入力信号と
して持つ第１、第２位相比較器と、第１、第２位相比較
器からの信号を入力信号とする第１、第２ループフィル
タと、第１、第２ループフィルタからの信号を入力制御
信号として持つ第１、第２電圧制御発振器と、第２電圧
制御発振器からの信号を第２比較分周数で分周して第２
位相比較器の第２入力信号とする第２比較分周器と、第
１、第２電圧制御発振器からの信号を第１、第２入力信
号とする周波数混合器と、周波数混合器からの信号を第
１比較分周数で分周して第１位相比較器の第２入力信号
とする第１の比較分周器とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、無線通信機器に使
用される周波数チャンネル設定用のＰＬＬ周波数シンセ
サイザ回路に関する。

【０００２】

【従来の技術】近年、ＰＬＬ（Phase Locked Loop）周
波数シンセサイザ回路は携帯電話、コードレス電話など
の無線通信機器において周波数チャンネルの設定用とし
て活用されている。

【０００３】以下、図面を参照しながら従来のＰＬＬ周
波数シンセサイザ回路について説明を行う。

【０００４】図３は従来のＰＬＬ周波数シンセサイザ回
路を示すブロック図である。図３において、１０１はＰ
ＬＬ周波数シンセサイザの周波数の基準となる基準信号
発生器、１０２は分周数Ｒ（正の整数）の基準信号分周
器、１０３は位相比較器、１０４はループフィルタ、１
０５は電圧制御発振器、１０６は電圧制御発振器１０５
の出力信号を２方向に分岐する分岐点、１０７は分周数
Ｍ（正の整数）の比較分周器である。

【０００５】基準信号発生器１０１は基準信号周波数Ｆ
ｏｓｃを出力し、基準信号分周器１０２は基準信号周波
数Ｆｏｓｃを分周して基準参照周波数Ｆｒｅｆ１を得
る。位相比較器１０３は出力電圧Ｖｐｄを出力し、ルー
プフィルタ１０４は出力電圧Ｖｐｄを入力して電圧制御
発振器１０５の制御電圧Ｖｃｏｎｔを出力する。電圧制
御発振器１０５はループフィルタ１０４から制御電圧Ｖ
ｃｏｎｔを入力して発振周波数Ｆ１の発振信号を出力
し、比較分周器１０７は発振周波数Ｆ１を分周して比較
周波数Ｆｃを得る。

【０００６】以上のように構成された従来のＰＬＬ周波
数シンセサイザ回路について、以下その動作を説明す
る。

【０００７】位相比較器１０３は基準参照周波数Ｆｒｅ
ｆ１と比較周波数Ｆｃの２つの入力信号の位相差を検出
して、その位相差に比例した出力電圧Ｖｐｄを出力す
る。出力電圧Ｖｐｄの符号は、基準参照周波数Ｆｒｅｆ
１を基準とした場合、比較周波数Ｆｃの信号の位相が遅
れている場合に正であり、比較周波数Ｆｃの信号の位相
が進んでいる場合に負となる。位相差がない場合には位
相比較器１０３の出力はハイインピーダンス状態とな
る。ループフィルタ１０４は位相比較器１０３の出力電
圧Ｖｐｄを平滑化し、電圧制御発振器１０５の制御電圧
Ｖｃｏｎｔを生成する。電圧制御発振器１０５は制御電
圧Ｖｃｏｎｔに比例した発振周波数Ｆ１の発振信号を出
力する。この発振周波数Ｆ１の発振信号は分岐点１０６
から比較分周器１０７に入力される。比較分周器１０７
では発振周波数Ｆ１を分周した比較周波数Ｆｃが生成さ
れ、位相比較器１０３へ入力される。従って、位相比較
器１０３、ループフィルタ１０４、電圧制御発振器１０
５、分岐点１０６、比較分周器１０７でフィードバック
ループが形成される。このフィードバックループが安定
に収束した場合には、基準参照周波数Ｆｒｅｆ１と比較
周波数Ｆｃは同一周波数、同一位相となり、式（１０
１）が成り立つ。

【０００８】Ｆｒｅｆ１＝Ｆｃ………（１０１） ここで、比較周波数Ｆｃと電圧制御発振器１０５の発振
周波数Ｆ１との間には式（１０２）の関係がある。

【０００９】Ｆｃ＝Ｆ１／Ｍ…………（１０２） 従って、式（１０１）と式（１０２）から、発振周波数
Ｆ１と基準参照周波数Ｆｒｅｆ１との間には式（１０
３）の関係が成り立つ。

【００１０】Ｆ１＝Ｍ×Ｆｒｅｆ１…………（１０３） ここで、比較分周器１０７の分周数Ｍの値を１つ増や
す、すなわち分周数（Ｍ＋１）を用いると式（１０３）
から、 Ｆ１＝（Ｍ＋１）×Ｆｒｅｆ１………（１０４） 式（１０３）と式（１０４）とを比べると比較分周器１
０７の分周数Ｍの値を１だけ増やすことで電圧制御発振
器１０５の発振周波数Ｆ１は基準参照周波数Ｆｒｅｆ１
だけ上方にシフトした周波数に設定することができる。
従って、基準参照周波数Ｆｒｅｆ１を無線システムの周
波数チャンネル間隔に設定すれば、無線システムで使用
される複数の周波数チャンネルを設定することができ
る。

【００１１】次に、この従来のＰＬＬ周波数シンセサイ
ザ回路を用いてＴＤＭＡ方式の複数子機と接続する親機
の動作を説明する。

【００１２】図４はＴＤＭＡ方式の複数子機と接続する
親機の時間フレーム、スロットを示すデータ構成図であ
る。図４において、１０８は送受信フレーム（4ms）で
あり、１０９は送信フレーム（2ms）、１１０は受信フ
レーム（2ms）、１１１は通信Ａで使用される送信時間
スロット（500μs）、１１２は通信Ａで使用される受信
時間スロット（500μs）、１１３は通信Ｂで使用される
送信時間スロット（500μs）、１１４は通信Ｂで使用さ
れる受信時間スロット（500μs）、１１５は各スロット
間のガードタイム（40μs）である。

【００１３】ＴＤＭＡ方式に用いられる親機で複数の子
機と同時に通信する場合、図４のように、それぞれの通
信Ａ、通信Ｂで同一時間フレーム内の、異なる時間スロ
ットを使用して通信を行う。まず、通信Ａにおいては、
親機送信として送信スロット１１１を、親機受信として
受信スロット１１２を使用する。その場合、送信スロッ
ト１１１、受信スロット１１２での周波数チャンネルは
Ｆ１である。次に、通信Ｂにおいては、親機送信として
送信スロット１１３を、親機受信として受信スロット１
１４を使用する。その場合、送信スロット１１３、受信
スロット１１４での周波数チャンネルはＦ２である。こ
こで、図３で構成された従来のＰＬＬ周波数シンセサイ
ザ回路は通信Ａ、通信Ｂの両方に使用されるため発振周
波数を周波数Ｆ１から周波数Ｆ２に切り替える必要があ
る。そこで送信スロット１１１と送信スロット１１３と
の間の空きスロット時間Ｔ１０１（500μs）及び、受信
スロット１１２と受信スロット１１４との間の空きスロ
ット時間Ｔ１０２（500μs）で周波数切替を行う。

【００１４】

【発明が解決しようとする課題】しかしながら、上記従
来のＰＬＬ周波数シンセサイザ回路では、必要な周波数
チャンネルを確保し、かつロックアップタイムを短縮し
ようとした場合にループゲインの低下などによる限界が
あるため、ＴＤＭＡ方式の全ての時間スロットを効率よ
く使用できないという問題点を有している。

【００１５】このＰＬＬ周波数シンセサイザ回路では、
短時間で希望周波数にロックすることができ、かつ希望
周波数チャンネルを設定することができることが要求さ
れている。

【００１６】本発明は、短時間で希望周波数にロックす
ることが可能で、かつ希望周波数チャンネルを設定する
ことが可能なＰＬＬ周波数シンセサイザ回路を提供する
ことを目的とする。

【００１７】

【課題を解決するための手段】この課題を解決するため
に本発明は、基準信号発生器と、基準信号発生器からの
出力信号を第１の分周数で分周する第１の基準信号分周
器と、第１の基準信号分周器からの出力信号を第１の入
力信号として持つ第１の位相比較器と、第１の位相比較
器からの出力信号を入力信号とする第１のループフィル
タと、第１のループフィルタからの出力信号を入力制御
信号として持つ第１の電圧制御発振器と、基準信号発生
器からの出力信号を第２の分周数で分周する第２の基準
信号分周器と、第２の基準信号分周器からの出力信号を
第１の入力信号として持つ第２の位相比較器と、第２の
位相比較器からの出力信号を入力信号とする第２のルー
プフィルタと、第２のループフィルタからの出力信号を
入力制御信号として持つ第２の電圧制御発振器と、第２
の電圧制御発振器からの出力信号を第２の比較分周数で
分周し、分周後の出力信号を第２の位相比較器の第２の
入力信号とする第２の比較分周器と、第１の電圧制御発
振器からの出力信号をを第１の入力信号とし、第２の電
圧制御発振器からの出力信号を第２の入力信号とする周
波数混合器と、周波数混合器からの出力信号を第１の比
較分周数で分周し、分周後の出力信号を第１の位相比較
器の第２の入力信号とする第１の比較分周器とを有する
構成を備えている。

【００１８】これにより、短時間で希望周波数にロック
することが可能で、かつ希望周波数チャンネルを設定す
ることが可能なＰＬＬ周波数シンセサイザ回路が得られ
る。

【００１９】

【発明の実施の形態】本発明の請求項１に記載の発明
は、基準信号発生器と、基準信号発生器からの出力信号
を第１の分周数で分周する第１の基準信号分周器と、第
１の基準信号分周器からの出力信号を第１の入力信号と
して持つ第１の位相比較器と、第１の位相比較器からの
出力信号を入力信号とする第１のループフィルタと、第
１のループフィルタからの出力信号を入力制御信号とし
て持つ第１の電圧制御発振器と、基準信号発生器からの
出力信号を第２の分周数で分周する第２の基準信号分周
器と、第２の基準信号分周器からの出力信号を第１の入
力信号として持つ第２の位相比較器と、第２の位相比較
器からの出力信号を入力信号とする第２のループフィル
タと、第２のループフィルタからの出力信号を入力制御
信号として持つ第２の電圧制御発振器と、第２の電圧制
御発振器からの出力信号を第２の比較分周数で分周し、
分周後の出力信号を第２の位相比較器の第２の入力信号
とする第２の比較分周器と、第１の電圧制御発振器から
の出力信号をを第１の入力信号とし、第２の電圧制御発
振器からの出力信号を第２の入力信号とする周波数混合
器と、周波数混合器からの出力信号を第１の比較分周数
で分周し、分周後の出力信号を第１の位相比較器の第２
の入力信号とする第１の比較分周器とを有することとし
たものであり、第１の位相比較器等から成るメインルー
プの分周比を増加させることなく、すなわちメインルー
プのループ利得の低下を抑えて、ロックアップタイムが
短縮されるという作用を有する。

【００２０】請求項２に記載の発明は、請求項１に記載
の発明において、周波数混合器の出力側と第１の比較分
周器の入力側との間に挿入された低域通過フィルタを有
することとしたものであり、周波数混合器の出力に含ま
れる不要周波数成分が除去され、第１の電圧制御発振器
出力の不要スプリアス成分の発生が防止されるという作
用を有する。

【００２１】請求項３に記載の発明は、請求項１に記載
の発明において、周波数混合器の出力側と第１の比較分
周器の入力側との間に挿入された帯域通過フィルタを有
することとしたものであり、周波数混合器の出力に含ま
れる不要周波数成分が除去され、第１の電圧制御発振器
出力の不要スプリアス成分の発生が防止されるという作
用を有する。

【００２２】請求項４に記載の発明は、請求項１乃至３
のいずれか１に記載の発明において、第１の電圧制御発
振器の出力側と周波数混合器の第１の入力側との間に挿
入された緩衝増幅器を有することとしたものであり、周
波数混合器から第１の電圧制御発振器へ漏洩する不要周
波数成分が除去され、第１の電圧制御発振器出力の不要
スプリアス成分の発生が防止されるという作用を有す
る。

【００２３】請求項５に記載の発明は、請求項１乃至４
のいずれか１に記載の発明において、第１の基準信号分
周器と第２の基準信号分周器とは、第１の基準信号分周
器からの出力周波数と第２の基準信号分周器からの出力
周波数との差分周波数を周波数チャンネル間隔に等しく
することとしたものであり、無線チャンネルに割り当て
られた複数の周波数チャンネルを設定できるという作用
を有する。

【００２４】請求項６に記載の発明は、請求項１乃至５
のいずれか１に記載の発明において、第１の基準信号分
周器は、その分周数を分数分周にすることとしたもので
あり、第１の基準信号分周器の出力周波数と第２の基準
信号分周器の出力周波数との差成分を周波数チャンネル
間隔と等しくし、無線チャンネルに割り当てられた複数
の周波数チャンネルを設定できるという作用を有する。

【００２５】請求項７に記載の発明は、請求項１乃至６
のいずれか１に記載の発明において、第２の基準信号分
周器は、その分周数を分数分周にすることとしたもので
あり、第１の基準信号分周器の出力周波数と第２の基準
信号分周器の出力周波数との差成分を周波数チャンネル
間隔と等しくし、無線チャンネルに割り当てられた複数
の周波数チャンネルを設定できるという作用を有する。

【００２６】請求項８に記載の発明は、請求項１乃至７
のいずれか１に記載の発明において、第２の基準信号分
周器は、その出力周波数を周波数チャンネル間隔より高
い周波数に設定することとしたものであり、周波数混合
器で信号純度が劣化する分を第２の電圧制御発振器の信
号純度を向上させることにより補うことができるという
作用を有する。

【００２７】以下、本発明の実施の形態について、図
１、図２を参照しながら説明する。 （実施の形態１）図１は本発明の実施の形態１によるＰ
ＬＬ周波数シンセサイザ回路を示すブロック図である。

【００２８】図１において、１はＰＬＬ周波数シンセサ
イザ回路の周波数の基準となる基準信号発生器、２は分
周数（S／R：S、Rは正の整数）の第１の基準分周器、３
は第１の位相比較器、４は第１のループフィルタ、５は
第１の電圧制御発振器、６は第１の電圧制御発振器５の
出力を２方向に分岐する分岐点、７は周波数混合器、８
は分周数Ｍ（正の整数）の第１の比較分周器、９は基準
信号発生器１の出力を２方向に分岐する分岐点、１０は
分周数（Q／P：Q、Pは正の整数）の第２の基準分周器、
１１は第２の位相比較器、１２は第２のループフィル
タ、１３は第２の電圧制御発振器、１４は第２の電圧制
御発振器１３の出力を２方向に分岐する分岐点、１５は
分周数Ｎ（正の整数）の第２の比較分周器、１６は第１
の位相比較器３、第１のループフィルタ４、第１の電圧
制御発振器５、分岐点６、周波数混合器７、第１の比較
分周器８で構成されるメインループ、１７は第２の位相
比較器１１、第２のループフィルタ１２、第２の電圧制
御発振器１３、分岐点１４、第２の比較分周器１５で構
成されるサブループである。

【００２９】次に、図１のＰＬＬ周波数シンセサイザ回
路における各信号について説明する。

【００３０】基準信号発生器１は基準信号周波数Ｆｏｓ
ｃを出力し、基準信号分周器２は基準信号周波数Ｆｏｓ
ｃを分周して第１基準参照周波数Ｆｒｅｆ１を得る。位
相比較器３は出力電圧Ｖｐｄ１を出力し、第１のループ
フィルタ４は出力電圧Ｖｐｄ１を入力して第１の電圧制
御発振器５の制御電圧Ｖｃｏｎｔ１を出力し、電圧制御
発振器５は制御電圧Ｖｃｏｎｔ１を入力して第１発振周
波数Ｆｖｃｏ１の発振信号を出力する。さらに、基準信
号分周器１０は基準信号周波数Ｆｏｓｃを分周して第２
基準参照周波数Ｆｒｅｆ２を得る。第２の位相比較器１
１は出力電圧Ｖｐｄ２を出力し、第２のループフィルタ
１２は出力電圧Ｖｐｄ２を入力して第２の電圧制御発振
器１３の制御電圧Ｖｃｏｎｔ２を出力し、電圧制御発振
器１３は制御電圧Ｖｃｏｎｔ２を入力して第２発振周波
数Ｆｖｃｏ２を出力する。第２の比較分周器１５は第２
発振周波数Ｆｖｃｏ２を分周して第２比較周波数Ｆｃ２
を得る。

【００３１】周波数混合器７は、第１発振周波数Ｆｖｃ
ｏ１と第２発振周波数Ｆｖｃｏ２との差成分周波数Ｆ３
の差成分信号を出力する。第１の比較分周器８は差成分
周波数Ｆ３を分周して第１比較周波数Ｆｃ１を得る。

【００３２】以上のように構成されたＰＬＬ周波数シン
セサイザ回路について、以下その動作を説明する。

【００３３】サブループ１７において、位相比較器１１
は基準参照周波数Ｆｒｅｆ２と比較周波数Ｆｃ２の２つ
の入力信号の位相差を検出し、その位相差に比例した出
力電圧Ｖｐｄ２を出力する。第２のループフィルタ１２
は第２の位相比較器１１の出力電圧Ｖｐｄ２を平滑化
し、第２の電圧制御発振器１３の制御電圧Ｖｃｏｎｔ２
を生成する。第２の電圧制御発振器１３は制御電圧Ｖｃ
ｏｎｔ２に比例した発振周波数Ｆｖｃｏ２の発振信号を
出力する。この発振周波数Ｆｖｃｏ２の発振信号は分岐
点１４から比較分周器１５に入力される。比較分周器１
５では発振周波数Ｆｖｃｏ２を分周した比較周波数Ｆｃ
２が生成され、位相比較器１１へ入力される。従って、
位相比較器１１、ループフィルタ１２、電圧制御発振器
１３、分岐点１４、比較分周器１５でフィードバックル
ープが形成される。このフィードバックループが安定に
収束した場合には、基準参照周波数Ｆｒｅｆ２と比較周
波数Ｆｃ２は同一周波数、同一位相となり、式（１）が
成り立つ。

【００３４】Ｆｒｅｆ２＝Ｆｃ２…………（１） ここで、比較周波数Ｆｃ２と発振周波数Ｆｖｃｏ２との
間には式（２）の関係がある。

【００３５】Ｆｃ２＝Ｆｖｃｏ２／Ｎ…………（２） 従って、式（１）と式（２）から、発振周波数Ｆｖｃｏ
２と基準参照周波数Ｆｒｅｆ２との間には式（３）の関
係が成り立つ。

【００３６】 Ｆｖｃｏ２＝Ｎ×Ｆｒｅｆ２…………（３） 同様の考え方で、メインループ１６では、位相比較器３
は基準参照周波数Ｆｒｅｆ１と比較周波数Ｆｃ１の２つ
の入力信号の位相差を検出し、その位相差に比例した出
力電圧Ｖｐｄ１を出力する。ループフィルタ４は位相比
較器３の出力電圧Ｖｐｄ１を平滑化し、電圧制御発振器
５の制御電圧Ｖｃｏｎｔ１を生成する。

【００３７】電圧制御発振器５は制御電圧Ｖｃｏｎｔ１
に比例した発振周波数Ｆｖｃｏ１の発振信号を出力す
る。この発振周波数Ｆｖｃｏ１の発振信号は分岐点６か
ら周波数混合器７に入力される。周波数混合器７では発
振周波数Ｆｖｃｏ１と発振周波数Ｆｖｃｏ２との差成分
の周波数Ｆ３が生成される。差成分の周波数Ｆ３は比較
分周器８で分周されることにより比較周波数Ｆｃ１が生
成され、位相比較器３へ入力される。従って、位相比較
器３、ループフィルタ４、電圧制御発振器５、分岐点
６、周波数混合器７、比較分周器８でフィードバックル
ープが形成される。このフィードバックループが安定に
収束した場合には、基準参照周波数Ｆｒｅｆ１と比較周
波数Ｆｃ１は同一周波数、同一位相となり、式（４）が
成り立つ。

【００３８】Ｆｒｅｆ１＝Ｆｃ１…………（４） ここで、比較周波数Ｆｃ１と差分周波数Ｆ３との間には
式（５）の関係がある。

【００３９】Ｆｃ１＝Ｆ３／Ｍ…………（５） また、発信周波数Ｆｖｃｏ１、発信周波数Ｆｖｃｏ２と
差成分周波数Ｆ３との間には式（６）の関係がある。

【００４０】 Ｆ３＝Ｆｖｃｏ１−Ｆｖｃｏ２…………（６） 従って、式（３）、式（４）、式（５）と式（６）か
ら、発振周波数Ｆｖｃｏ１と基準参照周波数Ｆｒｅｆ
１、基準参照周波数Ｆｒｅｆ２との間には式（７）の関
係が成り立つ。

【００４１】 Ｆｖｃｏ１＝Ｍ×Ｆｒｅｆ１＋Ｎ×Ｆｒｅｆ２…………（７） ここで、例えば、比較分周器８の比較分周数Ｍを可変
し、比較分周器１５の比較分周数Ｎを4500に固定し、基
準参照周波数Ｆｒｅｆ１、基準参照周波数Ｆｒｅｆ２を
周波数チャンネル間隔（200kHz）に設定すれば、発振周
波数Ｆｖｃｏ１をチャンネル間隔で変化させることがで
きる。このとき、発振周波数Ｆｖｃｏ１を1000MHz、発
振周波数Ｆｖｃｏ２を900MHzとすると、差分周波数Ｆ３
は100MHzとなり、比較分周器８の比較分周比Ｍは500（1
00MHz／200kHz）となり、従来の5000（1000MHz／200kH
z）に比べて10分の1という小さい値に設定することがで
き、式（８）で与えられるメインループ１６のループゲ
インＧの低下を防止することができる。

【００４２】Ｇ＝（Kpd1×Kvco1）／Ｍ…………（８） ここで、Kpd1は位相比較器３のゲイン、Kvco1は電圧制
御発振器５のゲインである。ループの収束速度、すなわ
ちＰＬＬ周波数シンセサイザ回路のロックアップ時間は
ループゲインＧの大きさに反比例して短くなるため、ロ
ックアップ時間を大幅に短縮することができる。

【００４３】次に、本実施の形態によるＰＬＬ周波数シ
ンセサイザ回路を用いてＴＤＭＡ方式の複数子機と接続
する親機の動作を説明する。

【００４４】図２はＴＤＭＡ方式の複数子機と接続する
親機の時間フレーム、スロットを示すデータ構成図であ
る。図２において、１８は送受信フレーム（4ms）であ
り、１９は送信フレーム（2ms）、２０は受信フレーム
（2ms）、２１は通信Ａで使用される送信時間スロット
（500μs）、２２は通信Ａで使用される受信時間スロッ
ト（500μs）、２３は通信Ｂで使用される送信時間スロ
ット（500μs）、２４は通信Ｂで使用される受信時間ス
ロット（500μs）、２５は各スロット間のガードタイム
（40μs）である。

【００４５】ＴＤＭＡ方式に用いられる親機で複数の子
機と同時に通信する場合、図２のように、それぞれの通
信Ａ、通信Ｂで同一時間フレーム内の、異なる時間スロ
ットを使用して通信を行う。まず、通信Ａにおいては、
親機送信として送信スロット２１を、親機受信として受
信スロット２２を使用する。その場合、送信スロット２
１、受信スロット２２での周波数チャンネルはＦ１であ
る。次に、通信Ｂにおいては、親機送信として送信スロ
ット２３を、親機受信として受信スロット２４を使用す
る。その場合、送信スロット２３、受信スロット２４で
の周波数チャンネルはＦ２である。ここで、図１で構成
されたＰＬＬ周波数シンセサイザ回路は通信Ａ、通信Ｂ
の両方に使用されるため発振周波数を周波数Ｆ１から周
波数Ｆ２に切り替える必要がある。図１のＰＬＬ周波数
シンセサイザ回路では十分にロックアップタイムを速く
することができるため、送信スロット２１と送信スロッ
ト２３との間のガードタイム（40μs）及び受信スロッ
ト２２と受信スロット２４との間のガードタイム（40μ
s）で周波数切替を行うことができる。

【００４６】以上のように本実施の形態によれば、第１
の比較分周数（比較分周比）Ｍを抑制することができる
ので、第１の位相比較器３等から成るメインループ１６
の比較分周比Ｍを増加させることなく、すなわちメイン
ループのループ利得Ｇの低下を抑えて、ロックアップタ
イムを短縮することができ、短時間で希望周波数にロッ
クすることが可能となり、またガードタイムは短時間で
良く希望周波数チャンネルを設定することが可能とな
る。

【００４７】（実施の形態２）図１において、周波数混
合器７の出力には差分周波数Ｆ３の他に発振周波数Ｆｖ
ｃｏ１と発振周波数Ｆｖｃｏ２との和分周波数（Fvco1+
Fvco2）も発生する。また発振周波数Ｆｖｃｏ１、発振
周波数Ｆｖｃｏ２の漏れ成分も現れる。つまり、発振周
波数Ｆｖｃｏ１を1000MHz、発振周波数Ｆｖｃｏ２を900
MHzとすると、周波数混合器７の出力には、差分周波数
Ｆ３の100MHzと、その他に和分周波数の1900MHz、発振
周波数Ｆｖｃｏ１の漏れ成分1000MHz、発振周波数Ｆｖ
ｃｏ２の漏れ成分900MHzが現れる。これらの不要周波数
成分は最終的に電圧制御発振器５の出力に不要スプリア
スとして現れることになるが、周波数混合器７と比較分
周器８との間に、差分周波数Ｆ３を通しそれより高い周
波数成分は遮断するような低域通過フィルタ（例えばカ
ットオフ周波数200MHz）を挿入し、不要周波数成分を除
去することができる。

【００４８】以上のように本実施の形態によれば、周波
数混合器７の出力側と第１の比較分周器８の入力側との
間に低域通過フィルタを挿入することにより、周波数混
合器７の出力に含まれる不要周波数成分を除去して、第
１の電圧制御発振器５出力の不要スプリアス成分の発生
を防止することができる。

【００４９】（実施の形態３）図１において、周波数混
合器７の出力には差分周波数Ｆ３の他に発振周波数Ｆｖ
ｃｏ１と発振周波数Ｆｖｃｏ２との和分周波数（Fvco1+
Fvco2）も発生する。また発振周波数Ｆｖｃｏ１、発振
周波数Ｆｖｃｏ２の漏れ成分も現れる。つまり、発振周
波数Ｆｖｃｏ１を1000MHz、発振周波数Ｆｖｃｏ２を900
MHzとすると、周波数混合器７の出力には、差分周波数
Ｆ３の100MHzと、その他に和分周波数の1900MHz、発振
周波数Ｆｖｃｏ１の漏れ成分1000MHz、発振周波数Ｆｖ
ｃｏ２の漏れ成分900MHzが現れる。また、これらの不要
周波数成分の組み合わせから予想できないような別の不
要周波数成分が発生することがある。これらの不要周波
数成分は最終的に電圧制御発振器５の出力に不要スプリ
アスとして現れることになるが、周波数混合器７と比較
分周器８の間に、差分周波数Ｆ３を通しそれ以外の周波
数成分は遮断するような帯域通過フィルタ（例えば中心
周波数100MHz、3dB帯域幅50MHz）を挿入し、不要周波数
成分を除去することができる。

【００５０】以上のように本実施の形態によれば、周波
数混合器７の出力側と第１の比較分周器８の入力側との
間に帯域通過フィルタを挿入することにより、周波数混
合器７の出力に含まれる不要周波数成分を除去して、第
１の電圧制御発振器５出力の不要スプリアス成分の発生
を防止することができる。

【００５１】（実施の形態４）図１において、周波数混
合器７では各端子のアイソレーションが取れていないと
入力端子への他の端子からの周波数の漏れがある場合が
ある。つまり、発振周波数Ｆｖｃｏ１を1000MHz、発振
周波数Ｆｖｃｏ２を900MHzとすると、周波数混合器７の
分岐点６側の入力端子に発振周波数Ｆｖｃｏ２の漏れ成
分900MHzが現れる。この成分はそのまま電圧制御発振器
５の出力に不要スプリアスとして現れることになるが、
周波数混合器７と分岐点６の間に緩衝増幅器を挿入し、
発振周波数Ｆｖｃｏ２の漏洩を防止することができる。

【００５２】以上のように本実施の形態によれば、第１
の電圧制御発振器５の出力側と周波数混合器７の第１の
入力側との間に緩衝増幅器を挿入することにより、周波
数混合器７から第１の電圧制御発振器５へ漏洩する不要
周波数成分を除去して、第１の電圧制御発振器５出力の
不要スプリアス成分の発生を防止することができる。

【００５３】（実施の形態５）式（８）で与えられるル
ープゲインをさらに大きくしようとした場合に、比較分
周数Ｍを小さくする必要があるが、方法としては基準参
照周波数Ｆｒｅｆ１及び比較周波数Ｆｃ１を大きな値に
設定することが考えられる。ここで例として基準参照周
波数Ｆｒｅｆ１及び比較周波数Ｆｃ１を周波数チャンネ
ル間隔（Fch）の10倍に設定する。さらに、基準参照周
波数Ｆｒｅｆ２及び比較周波数Ｆｃ２を周波数チャンネ
ル間隔（Fch）の11倍に設定する。すなわち、基準参照
周波数Ｆｒｅｆ１と基準参照周波数Ｆｒｅｆ２との周波
数の差分を周波数チャンネル間隔（Fch）に等しく設定
する。これは式（９）、式（１０）で表される。

【００５４】Ｆｒｅｆ１＝１０×Ｆｃｈ…………（９） Ｆｒｅｆ２＝１１×Ｆｃｈ…………（１０） 式（９）、式（１０）を式（７）に代入すると、 Ｆｖｃｏ１＝Ｍ’×（１０×Ｆｃｈ）＋Ｎ’×（１１×Ｆｃｈ）……（１１） 式（１１）でＮ’を固定値とすると、Ｍ’を正の整数値
で変化させた場合、発振周波数Ｆｖｃｏ１は周波数チャ
ンネル間隔（Fch）の10倍の間隔で変化することにな
り、全ての周波数チャンネルを設定することができない
が、式（１１）を変形した。

【００５５】 Ｆｖｃｏ１＝（Ｍ’×１０＋Ｎ’×１１）×Ｆｃｈ…………（１２） でＮ’、Ｍ’をともに正の整数値で変化させてFchだけ
高い周波数を設定する場合、Ｎ’を+1するときに、Ｍ’
を-1するという取り決めを用いると、 Ｆｖｃｏ１＝（Ｍ’×１０＋Ｎ’×１１＋１）×Ｆｃｈ…………（１３） となり、Ｆｃｈだけ高い周波数を設定することができ
る。同様に、Ｎ’、Ｍ’をともに正の整数値で変化させ
てFchの整数倍だけ高い周波数を設定する場合、Ｎ’と
Ｍ’を適切に差し引きできる取り決めを用いることで、
全ての周波数チャンネルを設定することができる。

【００５６】以上のように本実施の形態によれば、第１
の基準信号分周器２からの出力周波数Ｆｒｅｆ１と第２
の基準信号分周器１０からの出力周波数Ｆｒｅｆ２との
差分周波数を周波数チャンネル間隔Ｆｃｈに等しくする
ことにより、無線チャンネルに割り当てられた全ての周
波数チャンネルを設定することができる。

【００５７】（実施の形態６）基準信号周波数Ｆｏｓｃ
と基準参照周波数Ｆｒｅｆ１、基準参照周波数Ｆｒｅｆ
１２との間には式（１４）、式（１５）の関係がある。

【００５８】 Ｆｒｅｆ１＝Ｆｏｓｃ／（Ｓ／Ｒ）…………（１４） Ｆｒｅｆ２＝Ｆｏｓｃ／（Ｑ／Ｐ）…………（１５） 通常、式（１４）、式（１５）においてＳ、Ｑは１に設
定されるが、実施の形態５において基準参照周波数Ｆｒ
ｅｆ１と基準参照周波数Ｆｒｅｆ２との周波数の差分を
周波数チャンネル間隔（Fch）に等しく設定する場合を
考えると、Ｓ、Ｑが１に設定された場合、基準分周器
２、基準分周器１０がともに整数分周では実現できな
い。例として、Fosc=10MHz、Ferf1=5.2MHz、Ferf２=5.0
MHz、Fch=200kHzとすると、式（１４）、式（１５）か
ら、S=13、R=25、Q=1、P=2となる。従って、基準分周器
２の分周数を分数分周にすることにより、基準参照周波
数Ｆｒｅｆ１と基準参照周波数Ｆｒｅｆ２との周波数の
差分を周波数チャンネル間隔（Fch）に等しく設定する
ことができる。

【００５９】以上のように本実施の形態によれば、第１
の基準信号分周器２の分周数を分数分周にすることによ
り、基準信号分周器２の出力周波数Ｆｒｅｆ１と第２の
基準信号分周器１０の出力周波数Ｆｒｅｆ２との差成分
を周波数チャンネル間隔Ｆｃｈと等しくし、無線チャン
ネルに割り当てられた複数の周波数チャンネルを設定す
ることができる。

【００６０】（実施の形態７）式（１４）、式（１５）
においてＳ、Ｑは１に設定されるが、実施の形態５にお
いて基準参照周波数Ｆｒｅｆ１と基準参照周波数Ｆｒｅ
ｆ２との周波数の差分を周波数チャンネル間隔（Fch）
に等しく設定する場合を考えると、Ｓ、Ｑが１に設定さ
れた場合、基準分周器２、基準分周器１０がともに整数
分周では実現できない。例として、Fosc=10MHz、Ferf1=
5.0MHz、Ferf２=4.8MHz、Fch=200kHzとすると、式（１
４）、式（１５）から、S=1、R=2、Q=12、P=25となる。
従って、基準分周器１０の分周数を分数分周にすること
により、基準参照周波数Ｆｒｅｆ１と基準参照周波数Ｆ
ｒｅｆ２との周波数の差分を周波数チャンネル間隔（Fc
h）に等しく設定することができる。

【００６１】以上のように本実施の形態によれば、第２
の基準信号分周器１０の分周数を分数分周にすることに
より、第１の基準信号分周器２の出力周波数Ｆｒｅｆ１
と第２の基準信号分周器１０の出力周波数Ｆｒｅｆ２と
の差成分を周波数チャンネル間隔Ｆｃｈと等しくして、
無線チャンネルに割り当てられた複数の周波数チャンネ
ルを設定することができる。

【００６２】（実施の形態８）図１において、周波数混
合器７で、発振周波数Ｆｖｃｏ１と発振周波数Ｆｖｃｏ
２との差分周波数Ｆ３を得る場合に、周波数混合器７の
ノイズファクターが大きいため、差分周波数Ｆ３の信号
純度が劣化するが、サブループ１７の基準参照周波数Ｆ
ｒｅｆ２を周波数チャンネル間隔よりも大きく取ること
により、ループフィルタ１２のカットオフ周波数を高く
設定し、電圧制御発振器１３の発振周波数Ｆｖｃｏ２の
近傍での信号純度を向上させ、周波数混合器７での劣化
分を補うことができる。

【００６３】以上のように本実施の形態によれば、第２
の基準信号分周器１０の出力周波数Ｆｒｅｆ２を周波数
チャンネル間隔より高い周波数に設定するようにしたの
で、周波数混合器７で信号純度が劣化する分を第２の電
圧制御発振器１３の信号純度を向上させることにより行
うことができる。

【００６４】

【発明の効果】以上のように本発明の請求項１に記載の
ＰＬＬ周波数シンセサイザ回路によれば、基準信号発生
器と、基準信号発生器からの出力信号を第１の分周数で
分周する第１の基準信号分周器と、第１の基準信号分周
器からの出力信号を第１の入力信号として持つ第１の位
相比較器と、第１の位相比較器からの出力信号を入力信
号とする第１のループフィルタと、第１のループフィル
タからの出力信号を入力制御信号として持つ第１の電圧
制御発振器と、基準信号発生器からの出力信号を第２の
分周数で分周する第２の基準信号分周器と、第２の基準
信号分周器からの出力信号を第１の入力信号として持つ
第２の位相比較器と、第２の位相比較器からの出力信号
を入力信号とする第２のループフィルタと、第２のルー
プフィルタからの出力信号を入力制御信号として持つ第
２の電圧制御発振器と、第２の電圧制御発振器からの出
力信号を第２の比較分周数で分周し、分周後の出力信号
を第２の位相比較器の第２の入力信号とする第２の比較
分周器と、第１の電圧制御発振器からの出力信号をを第
１の入力信号とし、第２の電圧制御発振器からの出力信
号を第２の入力信号とする周波数混合器と、周波数混合
器からの出力信号を第１の比較分周数で分周し、分周後
の出力信号を第１の位相比較器の第２の入力信号とする
第１の比較分周器とを有することにより、第１の比較分
周数を抑制することができるので、第１の位相比較器等
から成るメインループの比較分周数を増加させることな
く、すなわちメインループのループ利得の低下を抑え
て、ロックアップタイムを短縮することができ、短時間
で希望周波数にロックすることが可能となり、また、複
数子機との通信において設定されるスロット間のガード
タイムは短時間で良く、希望周波数チャンネルを設定す
ることが可能となるという有利な効果が得られる。

【００６５】請求項２に記載の発明によれば、請求項１
に記載の発明において、周波数混合器の出力側と第１の
比較分周器の入力側との間に挿入された低域通過フィル
タを有することにより、周波数混合器の出力に含まれる
不要周波数成分を除去して、第１の電圧制御発振器出力
の不要スプリアス成分の発生を防止することができると
いう有利な効果が得られる。

【００６６】請求項３に記載の発明によれば、請求項１
に記載の発明において、周波数混合器の出力側と第１の
比較分周器の入力側との間に挿入された帯域通過フィル
タを有することにより、周波数混合器の出力に含まれる
不要周波数成分を除去して、第１の電圧制御発振器出力
の不要スプリアス成分の発生を防止することができると
いう有利な効果が得られる。

【００６７】請求項４に記載の発明によれば、請求項１
乃至３のいずれか１に記載の発明において、第１の電圧
制御発振器の出力側と周波数混合器の第１の入力側との
間に挿入された緩衝増幅器を有することにより、周波数
混合器から第１の電圧制御発振器へ漏洩する不要周波数
成分を除去して、第１の電圧制御発振器出力の不要スプ
リアス成分の発生を防止することができるという有利な
効果が得られる。

【００６８】請求項５に記載の発明によれば、請求項１
乃至４のいずれか１に記載の発明において、第１の基準
信号分周器と第２の基準信号分周器とは、第１の基準信
号分周器からの出力周波数と第２の基準信号分周器から
の出力周波数との差分周波数を周波数チャンネル間隔に
等しくすることにより、無線チャンネルに割り当てられ
た複数の周波数チャンネルを設定できるという有利な効
果が得られる。

【００６９】請求項６に記載の発明によれば、請求項１
乃至５のいずれか１に記載の発明において、第１の基準
信号分周器は、その分周数を分数分周にすることによ
り、第１の基準信号分周器の出力周波数と第２の基準信
号分周器の出力周波数との差成分を周波数チャンネル間
隔と等しくして、無線チャンネルに割り当てられた複数
の周波数チャンネルを設定できるという有利な効果が得
られる。

【００７０】請求項７に記載の発明によれば、請求項１
乃至６のいずれか１に記載の発明において、第２の基準
信号分周器は、その分周数を分数分周にすることによ
り、第１の基準信号分周器の出力周波数と第２の基準信
号分周器の出力周波数との差成分を周波数チャンネル間
隔と等しくして、無線チャンネルに割り当てられた複数
の周波数チャンネルを設定することができるという有利
な効果が得られる。

【００７１】請求項８に記載の発明によれば、請求項１
乃至７のいずれか１に記載の発明において、第２の基準
信号分周器は、その出力周波数を周波数チャンネル間隔
より高い周波数に設定することにより、周波数混合器で
信号純度が劣化する分を第２の電圧制御発振器の信号純
度を向上させることにより補うことができるという有利
な効果が得られる。

【図面の簡単な説明】

【図１】本発明の実施の形態１によるＰＬＬ周波数シン
セサイザ回路を示すのブロック図

【図２】ＴＤＭＡ方式の複数子機と接続する親機の時間
フレーム、スロットを示すデータ構成図

【図３】従来のＰＬＬ周波数シンセサイザ回路を示すロ
ック図

【図４】ＴＤＭＡ方式の複数子機と接続する親機の時間
フレーム、スロットを示すデータ構成図

【符号の説明】

１ 基準信号発生器 ２ 第１の基準分周器 ３ 第１の位相比較器 ４ 第１のループフィルタ ５ 第１の電圧制御発振器 ６、９ 分岐点 ７ 周波数混合器 ８ 第１の比較分周器 １０ 第２の基準分周器 １１ 第２の位相比較器 １２ 第２のループフィルタ １３ 第２の電圧制御発振器 １５ 第２の比較分周器 １６ メインループ １７ サブループ

Claims (8)

【特許請求の範囲】
1. 【請求項１】基準信号発生器と、前記基準信号発生器か
   らの出力信号を第１の分周数で分周する第１の基準信号
   分周器と、前記第１の基準信号分周器からの出力信号を
   第１の入力信号として持つ第１の位相比較器と、前記第
   １の位相比較器からの出力信号を入力信号とする第１の
   ループフィルタと、前記第１のループフィルタからの出
   力信号を入力制御信号として持つ第１の電圧制御発振器
   と、前記基準信号発生器からの出力信号を第２の分周数
   で分周する第２の基準信号分周器と、前記第２の基準信
   号分周器からの出力信号を第１の入力信号として持つ第
   ２の位相比較器と、前記第２の位相比較器からの出力信
   号を入力信号とする第２のループフィルタと、前記第２
   のループフィルタからの出力信号を入力制御信号として
   持つ第２の電圧制御発振器と、前記第２の電圧制御発振
   器からの出力信号を第２の比較分周数で分周し、分周後
   の出力信号を第２の位相比較器の第２の入力信号とする
   第２の比較分周器と、前記第１の電圧制御発振器からの
   出力信号をを第１の入力信号とし、前記第２の電圧制御
   発振器からの出力信号を第２の入力信号とする周波数混
   合器と、前記周波数混合器からの出力信号を第１の比較
   分周数で分周し、分周後の出力信号を第１の位相比較器
   の第２の入力信号とする第１の比較分周器とを有するこ
   とを特徴とするＰＬＬ周波数シンセサイザ回路。
2. 【請求項２】前記周波数混合器の出力側と前記第１の比
   較分周器の入力側との間に挿入された低域通過フィルタ
   を有することを特徴とする請求項１に記載のＰＬＬ周波
   数シンセサイザ回路。
3. 【請求項３】前記周波数混合器の出力側と前記第１の比
   較分周器の入力側との間に挿入された帯域通過フィルタ
   を有することを特徴とする請求項１に記載のＰＬＬ周波
   数シンセサイザ回路。
4. 【請求項４】前記第１の電圧制御発振器の出力側と前記
   周波数混合器の第１の入力側との間に挿入された緩衝増
   幅器を有することを特徴とする請求項１乃至３のいずれ
   か１に記載のＰＬＬ周波数シンセサイザ回路。
5. 【請求項５】前記第１の基準信号分周器と前記第２の基
   準信号分周器とは、前記第１の基準信号分周器からの出
   力周波数と前記第２の基準信号分周器からの出力周波数
   との差分周波数を周波数チャンネル間隔に等しくするこ
   とを特徴とする請求項１乃至４のいずれか１に記載のＰ
   ＬＬ周波数シンセサイザ回路。
6. 【請求項６】前記第１の基準信号分周器は、その分周数
   を分数分周にすることを特徴とする請求項１乃至５のい
   ずれか１に記載のＰＬＬ周波数シンセサイザ回路。
7. 【請求項７】前記第２の基準信号分周器は、その分周数
   を分数分周にすることを特徴とする請求項１乃至６のい
   ずれか１に記載のＰＬＬ周波数シンセサイザ回路。
8. 【請求項８】前記第２の基準信号分周器は、その出力周
   波数を周波数チャンネル間隔より高い周波数に設定する
   ことを特徴とする請求項１乃至７のいずれか１に記載の
   ＰＬＬ周波数シンセサイザ回路。