JPH11330962A - Ｐｌｌシンセサイザ発振器 - Google Patents
Ｐｌｌシンセサイザ発振器Info
- Publication number
- JPH11330962A JPH11330962A JP10128967A JP12896798A JPH11330962A JP H11330962 A JPH11330962 A JP H11330962A JP 10128967 A JP10128967 A JP 10128967A JP 12896798 A JP12896798 A JP 12896798A JP H11330962 A JPH11330962 A JP H11330962A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- phase
- divider
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 位相雑音の少ないＰＬＬシンセサイザ発振器
を提供することを目的とする。 【解決手段】 電圧制御発振器と、前記電圧制御発振器
の信号を可変分周する可変分周器と、前記可変分周器か
らの信号と基準信号のそれぞれの位相を比較する位相比
較器と、前記位相比較器の出力の低周波成分を前記電圧
制御発振器に帰還させるループフィルターとからなり位
相同期を行うＰＬＬシンセサイザにおいて、前記可変分
周器のタップ出力信号と基準信号とで位相比較を行うＰ
ＬＬシンセサイザ発振器とした。
を提供することを目的とする。 【解決手段】 電圧制御発振器と、前記電圧制御発振器
の信号を可変分周する可変分周器と、前記可変分周器か
らの信号と基準信号のそれぞれの位相を比較する位相比
較器と、前記位相比較器の出力の低周波成分を前記電圧
制御発振器に帰還させるループフィルターとからなり位
相同期を行うＰＬＬシンセサイザにおいて、前記可変分
周器のタップ出力信号と基準信号とで位相比較を行うＰ
ＬＬシンセサイザ発振器とした。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｐｈａｓｅ Ｌｏ
ｃｋｅｄ Ｌｏｏｐ（以下ＰＬＬ）シンセサイザ発振器
に関し、特にＰＬＬシンセサイザ発振器の低位相雑音化
技術に関する。
ｃｋｅｄ Ｌｏｏｐ（以下ＰＬＬ）シンセサイザ発振器
に関し、特にＰＬＬシンセサイザ発振器の低位相雑音化
技術に関する。
【０００２】
【従来の技術】従来のＰＬＬシンセサイザ発振器の構成
の一例を図３に示す。ＰＬＬシンセサイザ発振器の構成
で出力周波数と基準信号の設定に柔軟性があり、最も一
般的に採用されているモジュラスプリスケーラを用いた
構成例である。本図において、１は発振周波数が電圧に
より制御できる電圧制御発振器、２は電圧制御発振器１
の信号を出力端子と分周器とに分配する分配器、３は電
圧制御発振器の発振周波数を後述するモジュラスプリス
ケーラにおいて分周動作が可能な周波数まで低減するた
めの分周比が１／Ｘのプリスケーラ、４は制御信号によ
り分周比が１／Ｍ又は１／（Ｍ＋１）に切換え可能なモ
ジュラスプリスケーラ、６はモジュラスプリスケーラ４
の分周比切換信号発生用の分周比が１／Ａの分周器、７
は後述する可変分周器９からの信号と基準信号との位相
を比較する位相比較器、８は位相比較器７の信号の低周
波成分を電圧制御発振器１にフィードバックするための
ループフィルタ、９は分周比が１／ＮでありこのＮの値
が可変できる可変分周器である。
の一例を図３に示す。ＰＬＬシンセサイザ発振器の構成
で出力周波数と基準信号の設定に柔軟性があり、最も一
般的に採用されているモジュラスプリスケーラを用いた
構成例である。本図において、１は発振周波数が電圧に
より制御できる電圧制御発振器、２は電圧制御発振器１
の信号を出力端子と分周器とに分配する分配器、３は電
圧制御発振器の発振周波数を後述するモジュラスプリス
ケーラにおいて分周動作が可能な周波数まで低減するた
めの分周比が１／Ｘのプリスケーラ、４は制御信号によ
り分周比が１／Ｍ又は１／（Ｍ＋１）に切換え可能なモ
ジュラスプリスケーラ、６はモジュラスプリスケーラ４
の分周比切換信号発生用の分周比が１／Ａの分周器、７
は後述する可変分周器９からの信号と基準信号との位相
を比較する位相比較器、８は位相比較器７の信号の低周
波成分を電圧制御発振器１にフィードバックするための
ループフィルタ、９は分周比が１／ＮでありこのＮの値
が可変できる可変分周器である。
【０００３】又、同図においてｆＶＣＯは電圧制御発振
器１によって発振した信号の周波数を、ｆＩＮは周波数
ｆＶＣＯの信号が分周比が１／Ｘのプリスケーラ３によ
って分周された周波数を、ｆφは位相比較器７において
位相比較するための基準となる周波数を表しており、Ｍ
−ＣＮＴは、モジュラスプリスケーラ４の分周比切換信
号発生用の分周比が１／Ａの分周器６により発生された
モジュラスプリスケーラ４の分周比を１／Ｍ又は１／
（Ｍ＋１）に切り替えるための制御信号である。
器１によって発振した信号の周波数を、ｆＩＮは周波数
ｆＶＣＯの信号が分周比が１／Ｘのプリスケーラ３によ
って分周された周波数を、ｆφは位相比較器７において
位相比較するための基準となる周波数を表しており、Ｍ
−ＣＮＴは、モジュラスプリスケーラ４の分周比切換信
号発生用の分周比が１／Ａの分周器６により発生された
モジュラスプリスケーラ４の分周比を１／Ｍ又は１／
（Ｍ＋１）に切り替えるための制御信号である。
【０００４】このような構成においては、本図における
各定数、つまり周波数ｆＩＮ、ｆＶ ＣＯ及びｆφ，分周
比Ｘ，Ｍ，Ｎ，Ａの関係は以下の式により表わすことが
できる。 ｆＩＮ＝ｆＶＣＯ／Ｘ ｆＩＮ／（ＭＮ＋Ａ）＝ｆφ なお、Ｎ＞Ａ，ｆＩＮ／ｆφ＞Ｍ２であり、Ｘ，Ｍ，
Ｎ，Ａは正の整数であるものとする。
各定数、つまり周波数ｆＩＮ、ｆＶ ＣＯ及びｆφ，分周
比Ｘ，Ｍ，Ｎ，Ａの関係は以下の式により表わすことが
できる。 ｆＩＮ＝ｆＶＣＯ／Ｘ ｆＩＮ／（ＭＮ＋Ａ）＝ｆφ なお、Ｎ＞Ａ，ｆＩＮ／ｆφ＞Ｍ２であり、Ｘ，Ｍ，
Ｎ，Ａは正の整数であるものとする。
【０００５】ここで、図３において一般化された値とし
て表わされている周波数ｆＩＮ、ｆ ＶＣＯ及びｆφ，分
周比Ｘ，Ｍ，Ｎ，Ａに対して、所用の出力周波数と基準
信号周波数の値が例えば 出力周波数 ：２５７５ＭＨｚ 基準信号周波数 ： ２０ＭＨｚ であるとして、また、現状使用可能な部品性能等を考慮
して、分周比Ｘ，Ｍ，Ｎ，Ａを決定すると、各定数は例
えば以下のようになる。 Ｘ＝２ Ｍ＝１６ Ｎ＝３２ Ａ＝３ 更にこれらの定数と上記の出力周波数及び基準信号周波
数からｆφの値もｆφ＝２．５ＭＨｚとして決定され、
基準信号周波数をｆφの周波数に分周するための新たな
定数ｎの値もｎ＝８として決定される。
て表わされている周波数ｆＩＮ、ｆ ＶＣＯ及びｆφ，分
周比Ｘ，Ｍ，Ｎ，Ａに対して、所用の出力周波数と基準
信号周波数の値が例えば 出力周波数 ：２５７５ＭＨｚ 基準信号周波数 ： ２０ＭＨｚ であるとして、また、現状使用可能な部品性能等を考慮
して、分周比Ｘ，Ｍ，Ｎ，Ａを決定すると、各定数は例
えば以下のようになる。 Ｘ＝２ Ｍ＝１６ Ｎ＝３２ Ａ＝３ 更にこれらの定数と上記の出力周波数及び基準信号周波
数からｆφの値もｆφ＝２．５ＭＨｚとして決定され、
基準信号周波数をｆφの周波数に分周するための新たな
定数ｎの値もｎ＝８として決定される。
【０００６】図４は、上記のように決定された数値を、
図３における一般化された各定数に当てはめた具体的な
回路である。以下、図４によってシンセサイザの動作を
説明する。同図において、１〜９は図３において説明し
た構成と同一であるが、図３における一般化した分周比
を具体的な値、つまりＸ＝２、Ｍ＝１６、Ｎ＝３２、Ａ
＝３としている。又、図４には図３にない分周器１０が
追加されているが、これは基準信号の周波数である２０
ＭＨｚから位相比較周波数（ｆφ）の２．５ＭＨｚの信
号を得るための分周比が１／８の分周器である。
図３における一般化された各定数に当てはめた具体的な
回路である。以下、図４によってシンセサイザの動作を
説明する。同図において、１〜９は図３において説明し
た構成と同一であるが、図３における一般化した分周比
を具体的な値、つまりＸ＝２、Ｍ＝１６、Ｎ＝３２、Ａ
＝３としている。又、図４には図３にない分周器１０が
追加されているが、これは基準信号の周波数である２０
ＭＨｚから位相比較周波数（ｆφ）の２．５ＭＨｚの信
号を得るための分周比が１／８の分周器である。
【０００７】電圧制御発振器１は印加される電圧により
発振する周波数が制御できる発振器であり、この例の場
合発振周波数が２５７５ＭＨｚになるようなバイアス電
圧が印加されて発振している。この電圧制御発振器１か
ら出力された周波数が２５７５ＭＨｚの信号は分配器２
によって分配され、一方の信号は出力端子に導かれ出力
として取り出され、もう一方の信号は、分周比が１／２
であるプリスケーラ３に入力される。このプリスケーラ
３は、周波数を次のモジュラスプリスケーラ４において
分周動作が可能となるような周波数にまで低減するため
の分周器であり、本図の例においては２分周されるので
周波数は１２８７．５ＭＨｚの信号となり、モジュラス
プリスケーラ４に入力される。
発振する周波数が制御できる発振器であり、この例の場
合発振周波数が２５７５ＭＨｚになるようなバイアス電
圧が印加されて発振している。この電圧制御発振器１か
ら出力された周波数が２５７５ＭＨｚの信号は分配器２
によって分配され、一方の信号は出力端子に導かれ出力
として取り出され、もう一方の信号は、分周比が１／２
であるプリスケーラ３に入力される。このプリスケーラ
３は、周波数を次のモジュラスプリスケーラ４において
分周動作が可能となるような周波数にまで低減するため
の分周器であり、本図の例においては２分周されるので
周波数は１２８７．５ＭＨｚの信号となり、モジュラス
プリスケーラ４に入力される。
【０００８】モジュラスプリスケーラ４に入力された信
号は、モジュラスプリスケーラ４、分周器９及びモジュ
ラスプリスケーラの分周比を制御するための分周器６と
による総合的な動作により、以下に説明するような分周
動作が行われる。
号は、モジュラスプリスケーラ４、分周器９及びモジュ
ラスプリスケーラの分周比を制御するための分周器６と
による総合的な動作により、以下に説明するような分周
動作が行われる。
【０００９】モジュラスプリスケーラ４はＭ−ＣＮＴの
値によりその分周比を切り替えることができ、ＭーＣＮ
Ｔの値が”０”のとき分周比が１／１７になり、その値
が”１”のとき分周比は１／１６になるものとする。ま
た、モジュラスプリスケーラの分周比を制御するための
分周器６においては、モジュラスプリスケーラ４の出力
をその入力として３分周して、その出力がＭーＣＮＴ信
号としてモジュラスプリスケーラ４の分周比を切り替え
ている。つまりモジュラスプリスケーラ４の分周比はモ
ジュラスプリスケーラの分周比を制御するための分周器
６の出力が”１”になるまで、即ちその分周回数だけ、
分周比１／１７の状態が続き、そのあと分周器９からの
出力信号がリセット信号として分周器６に加えられるま
で分周比１／１６の状態が続くことになる。
値によりその分周比を切り替えることができ、ＭーＣＮ
Ｔの値が”０”のとき分周比が１／１７になり、その値
が”１”のとき分周比は１／１６になるものとする。ま
た、モジュラスプリスケーラの分周比を制御するための
分周器６においては、モジュラスプリスケーラ４の出力
をその入力として３分周して、その出力がＭーＣＮＴ信
号としてモジュラスプリスケーラ４の分周比を切り替え
ている。つまりモジュラスプリスケーラ４の分周比はモ
ジュラスプリスケーラの分周比を制御するための分周器
６の出力が”１”になるまで、即ちその分周回数だけ、
分周比１／１７の状態が続き、そのあと分周器９からの
出力信号がリセット信号として分周器６に加えられるま
で分周比１／１６の状態が続くことになる。
【００１０】その結果、モジュラスプリスケーラ４、分
周器９、モジュラスプリスケーラの分周比を制御するた
めの分周器６を全体としてみたときの総合的な分周数Ｎ
は、一般化した定数によって表すと、Ｎ＝（Ｍ＋１）Ａ
＋Ｍ（Ｎ−Ａ）＝ＭＮ＋Ａ、となる。このことは、定数
ＡをＮ＞Ａの範囲内の適当な整数値に設定することによ
り、所望の分周比を得ることが可能となる。
周器９、モジュラスプリスケーラの分周比を制御するた
めの分周器６を全体としてみたときの総合的な分周数Ｎ
は、一般化した定数によって表すと、Ｎ＝（Ｍ＋１）Ａ
＋Ｍ（Ｎ−Ａ）＝ＭＮ＋Ａ、となる。このことは、定数
ＡをＮ＞Ａの範囲内の適当な整数値に設定することによ
り、所望の分周比を得ることが可能となる。
【００１１】そして今、例として説明しているＭ＝１
６、Ｎ＝３２、Ａ＝３の場合には、Ｎ＝５１５となり、
モジュラスプリスケーラ４に入力された信号は、モジュ
ラスプリスケーラ４、分周器９及びモジュラスプリスケ
ーラの分周比を制御するための分周器６によって５１５
分周され、この結果分周器３から出力された周波数１２
８７．５ＭＨｚの信号は周波数２．５ＭＨｚの信号とな
り位相比較器７に入力される。
６、Ｎ＝３２、Ａ＝３の場合には、Ｎ＝５１５となり、
モジュラスプリスケーラ４に入力された信号は、モジュ
ラスプリスケーラ４、分周器９及びモジュラスプリスケ
ーラの分周比を制御するための分周器６によって５１５
分周され、この結果分周器３から出力された周波数１２
８７．５ＭＨｚの信号は周波数２．５ＭＨｚの信号とな
り位相比較器７に入力される。
【００１２】位相比較器７には、上記したような、モジ
ュラスプリスケーラ４、分周器９及びモジュラスプリス
ケーラの分周比を制御するための分周器６によって分周
されて周波数が２．５ＭＨｚとなった信号の他に、周波
数２０ＭＨｚの基準信号を８分周した２．５ＭＨｚの安
定した周波数の信号が入力され、この両信号は互いに位
相比較され、両信号に位相差が無い場合は分周器９から
の出力信号は無く、両信号に位相差が有る場合はその位
相差に応じた誤差信号が位相比較器７の出力としてルー
プフィルタ８に入力される。ループフィルター８は、低
域通過フィルターであり、位相誤差出力の高周波成分は
除去され低周波成分のみが通過して電圧制御発振器１に
帰還され、位相誤差電圧がある場合、つまり電圧制御発
振器１から出力され分周器を経て位相比較器７に入力さ
れた信号の周波数が基準信号の安定な周波数と比較して
位相のずれがある場合には電圧制御発振器１に印加され
るバイアス電圧が変化することによりその発振周波数を
変化させ、誤差電圧がなければ電圧制御発振器１の周波
数を変化させることがなく周波数がロックされることに
より水晶発振器などの安定した周波数との位相同期が行
われる。
ュラスプリスケーラ４、分周器９及びモジュラスプリス
ケーラの分周比を制御するための分周器６によって分周
されて周波数が２．５ＭＨｚとなった信号の他に、周波
数２０ＭＨｚの基準信号を８分周した２．５ＭＨｚの安
定した周波数の信号が入力され、この両信号は互いに位
相比較され、両信号に位相差が無い場合は分周器９から
の出力信号は無く、両信号に位相差が有る場合はその位
相差に応じた誤差信号が位相比較器７の出力としてルー
プフィルタ８に入力される。ループフィルター８は、低
域通過フィルターであり、位相誤差出力の高周波成分は
除去され低周波成分のみが通過して電圧制御発振器１に
帰還され、位相誤差電圧がある場合、つまり電圧制御発
振器１から出力され分周器を経て位相比較器７に入力さ
れた信号の周波数が基準信号の安定な周波数と比較して
位相のずれがある場合には電圧制御発振器１に印加され
るバイアス電圧が変化することによりその発振周波数を
変化させ、誤差電圧がなければ電圧制御発振器１の周波
数を変化させることがなく周波数がロックされることに
より水晶発振器などの安定した周波数との位相同期が行
われる。
【００１３】このようにして、水晶発振器などの安定し
た周波数を分周して得られた位相比較のための周波数
（上記の例においては２．５ＭＨｚ）の整数倍の周波数
が得られるＰＬＬシンセサイザ発振器として近年急速に
普及した携帯電話などに重要な技術として使用されてい
る。
た周波数を分周して得られた位相比較のための周波数
（上記の例においては２．５ＭＨｚ）の整数倍の周波数
が得られるＰＬＬシンセサイザ発振器として近年急速に
普及した携帯電話などに重要な技術として使用されてい
る。
【００１４】
【発明が解決しようとする課題】しかしながら、前記し
たような従来の回路では、所用の周波数の値と部品の性
能及び各定数の関係式により出力周波数と位相比較周波
数の比が決定され、又、基準信号周波数と位相比較周波
数の比が決定されることになる。結局、全体の分周数が
決定されることになる。例えば、ｆＶＣＯ（出力周波
数）＝２５７５ＭＨｚ、ｆφ＝２．５ＭＨｚなら全体的
な分周比は１０３０ということになる。ここにおいて、
位相雑音性能を要求される場合には、必要とする出力周
波数での位相雑音の分周比分低い位相雑音レベルで位相
比較する必要がある。すなわち、必要とする出力信号の
位相雑音に対して出力信号を分周した信号はその分周数
の対数を取った値だけ位相雑音を低い状態で取り扱わな
ければならない。この式は、−２０ｌｏｇ１０ｆＶＣＯ
／ｆφ［ｄＢ］で表され、上記の数値を当てはめると、 −２０ｌｏｇ１０ｆＶＣＯ／ｆφ［ｄＢ］＝−２０ｌｏ
ｇ１０２５７５ＭＨｚ／２．５ＭＨｚ［ｄＢ］＝−２０
ｌｏｇ１０１０３０［ｄＢ］＝６０．３［ｄＢ］ となる。結局、約６０ｄＢも位相雑音の低いレベルにお
いて位相比較をする必要が有ることになり、分周器と位
相比較器などの容易に低減することが困難な位相雑音ノ
イズフロアに制限され、所用の位相雑音性能が得られな
いという問題があった。このような問題を改善するため
の方法としては、位相比較周波数ｆφを高くする、すな
わち分周数を低くする、又、ノイズフロアの低い分周器
や位相比較器を使用すること等が考えられるが、以下の
理由により困難であった。
たような従来の回路では、所用の周波数の値と部品の性
能及び各定数の関係式により出力周波数と位相比較周波
数の比が決定され、又、基準信号周波数と位相比較周波
数の比が決定されることになる。結局、全体の分周数が
決定されることになる。例えば、ｆＶＣＯ（出力周波
数）＝２５７５ＭＨｚ、ｆφ＝２．５ＭＨｚなら全体的
な分周比は１０３０ということになる。ここにおいて、
位相雑音性能を要求される場合には、必要とする出力周
波数での位相雑音の分周比分低い位相雑音レベルで位相
比較する必要がある。すなわち、必要とする出力信号の
位相雑音に対して出力信号を分周した信号はその分周数
の対数を取った値だけ位相雑音を低い状態で取り扱わな
ければならない。この式は、−２０ｌｏｇ１０ｆＶＣＯ
／ｆφ［ｄＢ］で表され、上記の数値を当てはめると、 −２０ｌｏｇ１０ｆＶＣＯ／ｆφ［ｄＢ］＝−２０ｌｏ
ｇ１０２５７５ＭＨｚ／２．５ＭＨｚ［ｄＢ］＝−２０
ｌｏｇ１０１０３０［ｄＢ］＝６０．３［ｄＢ］ となる。結局、約６０ｄＢも位相雑音の低いレベルにお
いて位相比較をする必要が有ることになり、分周器と位
相比較器などの容易に低減することが困難な位相雑音ノ
イズフロアに制限され、所用の位相雑音性能が得られな
いという問題があった。このような問題を改善するため
の方法としては、位相比較周波数ｆφを高くする、すな
わち分周数を低くする、又、ノイズフロアの低い分周器
や位相比較器を使用すること等が考えられるが、以下の
理由により困難であった。
【００１５】１．位相比較周波数は、必要とされる出力
周波数、基準信号周波数により制約され、決定される。 ２．分周数を低くするためには周波数変換（ダウンコン
バータ）等を使用しシンセサイザー入力周波数をより低
い周波数に変換する必要があるが、そのために構成が複
雑となり、必然的にコストが高くなることが避けられな
い。 ３．プリスケーラ、モジュラスプリスケーラ、位相比較
と分周器の位相雑音のノイズフロアは部品レベルでは管
理されておらず、使用者側で確認する必要があり、また
廉価な一般品ではノイズフロア性能は限界にきている。 本発明は前記したような問題を解決し、位相雑音の少な
いＰＬＬシンセサイザ発振器を提供することを目的とす
る。
周波数、基準信号周波数により制約され、決定される。 ２．分周数を低くするためには周波数変換（ダウンコン
バータ）等を使用しシンセサイザー入力周波数をより低
い周波数に変換する必要があるが、そのために構成が複
雑となり、必然的にコストが高くなることが避けられな
い。 ３．プリスケーラ、モジュラスプリスケーラ、位相比較
と分周器の位相雑音のノイズフロアは部品レベルでは管
理されておらず、使用者側で確認する必要があり、また
廉価な一般品ではノイズフロア性能は限界にきている。 本発明は前記したような問題を解決し、位相雑音の少な
いＰＬＬシンセサイザ発振器を提供することを目的とす
る。
【００１６】
【課題を解決するための手段】前記した課題を解決する
ために、以下のようにした。第１の発明においては、電
圧制御発振器と、電圧制御発振器の信号を可変分周する
可変分周器と、可変分周器からの信号と基準信号との位
相を比較する位相比較器と、位相比較器の出力の低周波
成分を電圧制御発振器に帰還させるループフィルターと
からなり、位相同期を行うＰＬＬシンセサイザ発振器に
おいて、可変分周器を分周器を複数段接続して構成し、
分周器を複数段接続して構成した可変分周器のうちの途
中の一段から取りだした信号と、信号に対応する基準信
号とで位相比較を行うＰＬＬシンセサイザ発振器とし
た。
ために、以下のようにした。第１の発明においては、電
圧制御発振器と、電圧制御発振器の信号を可変分周する
可変分周器と、可変分周器からの信号と基準信号との位
相を比較する位相比較器と、位相比較器の出力の低周波
成分を電圧制御発振器に帰還させるループフィルターと
からなり、位相同期を行うＰＬＬシンセサイザ発振器に
おいて、可変分周器を分周器を複数段接続して構成し、
分周器を複数段接続して構成した可変分周器のうちの途
中の一段から取りだした信号と、信号に対応する基準信
号とで位相比較を行うＰＬＬシンセサイザ発振器とし
た。
【００１７】第２の発明においては、分周器を複数段接
続して構成された可変分周器のうちの一段から、位相比
較のための基準となる信号の周波数の整数倍の関係にあ
る周波数の信号を取り出し、位相比較を行う請求項１記
載のＰＬＬシンセサイザ発振器とした。
続して構成された可変分周器のうちの一段から、位相比
較のための基準となる信号の周波数の整数倍の関係にあ
る周波数の信号を取り出し、位相比較を行う請求項１記
載のＰＬＬシンセサイザ発振器とした。
【００１８】
【作用】出力周波数の分周器の途中段階の周波数成分
（ｆφの整数倍）を取り出すことにより、最終的に分周
された周波数と比較して高い周波数によって基準信号の
周波数と位相比較を行うことにより、分周器及び位相比
較器のノイズフロアの影響を低減することがてき、低位
相雑音化を実現できる。
（ｆφの整数倍）を取り出すことにより、最終的に分周
された周波数と比較して高い周波数によって基準信号の
周波数と位相比較を行うことにより、分周器及び位相比
較器のノイズフロアの影響を低減することがてき、低位
相雑音化を実現できる。
【００１９】図５は、図４で示した構成例の各部の波形
のタイミングチャートを示したものである。本図中にお
いて（Ｕ）の波形は２０ＭＨｚの基準信号、（Ｖ）の波
形はＮ分周器の分周途中段階の信号出力（２０ＭＨｚ成
分のタップ出力）、（Ｗ）の波形は位相比較器の出力信
号であり、正電圧側と負電圧側とのパルスの幅が等しい
ために、これをループフィルタを通過させることにより
高調波成分を除くことにより平均化された信号は零とな
り、ロック状態すなわち位相同期状態となっている。２
０ＭＨｚで位相比較を行った場合であっても従来の位相
比較周波数の周期で平均化することにより位相差零でロ
ック状態が可能な動作をする。
のタイミングチャートを示したものである。本図中にお
いて（Ｕ）の波形は２０ＭＨｚの基準信号、（Ｖ）の波
形はＮ分周器の分周途中段階の信号出力（２０ＭＨｚ成
分のタップ出力）、（Ｗ）の波形は位相比較器の出力信
号であり、正電圧側と負電圧側とのパルスの幅が等しい
ために、これをループフィルタを通過させることにより
高調波成分を除くことにより平均化された信号は零とな
り、ロック状態すなわち位相同期状態となっている。２
０ＭＨｚで位相比較を行った場合であっても従来の位相
比較周波数の周期で平均化することにより位相差零でロ
ック状態が可能な動作をする。
【００２０】
【発明の実施の形態】以下、本発明の実施の形態におけ
る回路構成例について説明する。図１は本発明の１実施
例を示すものである。本図において、１は電圧制御発振
器（図中でＶＣＯと表示）、２は出力端子と分周器とに
発振器出力を分配する分配器、３は分周比が１／２の単
分周プリスケーラ、４はＭ−ＣＮＴ信号により分周比が
１／１６又は１／１７のいずれかに切換え可能なモジュ
ラスプリスケーラ、５は４段の分周器で構成された可変
分周器でありこの場合は１段目が分周比１／４、２段目
が分周比１／２、３段目が分周比１／２、４段目が分周
比１／２であり全体の分周比は１／３２、６はモジュラ
スプリスケーラの分周比を制御するための分周器、７は
位相比較器（図中でＰＦＤと表示）、８はループフィル
タ（図中でＬ／Ｆと表示）である。
る回路構成例について説明する。図１は本発明の１実施
例を示すものである。本図において、１は電圧制御発振
器（図中でＶＣＯと表示）、２は出力端子と分周器とに
発振器出力を分配する分配器、３は分周比が１／２の単
分周プリスケーラ、４はＭ−ＣＮＴ信号により分周比が
１／１６又は１／１７のいずれかに切換え可能なモジュ
ラスプリスケーラ、５は４段の分周器で構成された可変
分周器でありこの場合は１段目が分周比１／４、２段目
が分周比１／２、３段目が分周比１／２、４段目が分周
比１／２であり全体の分周比は１／３２、６はモジュラ
スプリスケーラの分周比を制御するための分周器、７は
位相比較器（図中でＰＦＤと表示）、８はループフィル
タ（図中でＬ／Ｆと表示）である。
【００２１】以上のように構成されたＰＬＬシンセサイ
ザ発振器の動作を説明する。電圧制御発振器１の発振出
力で周波数が２５７５ＭＨｚの信号は、分配器２によっ
て一方は出力端子に導かれ出力信号として取り出され、
もう一方は単分周プリスケーラ３により２分周されて周
波数が１２８７．５ＭＨｚの信号となりモジュラスプリ
スケーラ４に入力される。
ザ発振器の動作を説明する。電圧制御発振器１の発振出
力で周波数が２５７５ＭＨｚの信号は、分配器２によっ
て一方は出力端子に導かれ出力信号として取り出され、
もう一方は単分周プリスケーラ３により２分周されて周
波数が１２８７．５ＭＨｚの信号となりモジュラスプリ
スケーラ４に入力される。
【００２２】モジュラスプリスケーラ４に入力された信
号はＭ−ＣＮＴにより制御されて分周比を１６分周ある
いは１７分周に切り替えられて、分周される。分周後の
信号はさらに可変分周器５に入力されて、１段目で４分
周、２段目で２分周、３段目で２分周、４段目で２分周
されることにより最終的に可変分周器５において３２分
周される。
号はＭ−ＣＮＴにより制御されて分周比を１６分周ある
いは１７分周に切り替えられて、分周される。分周後の
信号はさらに可変分周器５に入力されて、１段目で４分
周、２段目で２分周、３段目で２分周、４段目で２分周
されることにより最終的に可変分周器５において３２分
周される。
【００２３】モジュラスプリスケーラ４から出力された
信号は可変分周器５に入力されると同時にモジュラスプ
リスケーラの分周比を制御するための３分周器６にも入
力され、さらにそのモジュラスプリスケーラの分周比を
制御するための３分周器６の出力Ｍ−ＣＮＴをモジュラ
スプリスケーラ４の制御信号として入力し、１６分周ま
たは１７分周の切換えを行う。又、可変分周器５の３２
分周後の出力は同分周器及びモジュラスプリスケーラの
分周比を制御するための３分周器６のそれぞれのリセッ
ト端子に入力される。
信号は可変分周器５に入力されると同時にモジュラスプ
リスケーラの分周比を制御するための３分周器６にも入
力され、さらにそのモジュラスプリスケーラの分周比を
制御するための３分周器６の出力Ｍ−ＣＮＴをモジュラ
スプリスケーラ４の制御信号として入力し、１６分周ま
たは１７分周の切換えを行う。又、可変分周器５の３２
分周後の出力は同分周器及びモジュラスプリスケーラの
分周比を制御するための３分周器６のそれぞれのリセッ
ト端子に入力される。
【００２４】ここで４段の分周器で構成された可変分周
器５の３２分周の内の１段目の４分周後の出力である２
０ＭＨｚの信号を取り出し位相比較器７に入力する。一
方、基準信号の２０ＭＨｚは位相比較器７に入力され位
相誤差出力がループフィルタ８によって高周波成分が除
去され低周波数成分のみが電圧制御発振器１に帰還され
ることにより位相同期が行われる。このようにして２０
ＭＨｚ成分での位相比較が可能となり、従来の２．５Ｍ
Ｈｚでの位相比較に比べ、８倍高い周波数において位相
比較をすることが可能となり、プリスケーラ、モジュラ
スプリスケーラ、分周器、位相比較器のノイズフロアに
対してマージンがとれ低位相雑音化が可能となる。
器５の３２分周の内の１段目の４分周後の出力である２
０ＭＨｚの信号を取り出し位相比較器７に入力する。一
方、基準信号の２０ＭＨｚは位相比較器７に入力され位
相誤差出力がループフィルタ８によって高周波成分が除
去され低周波数成分のみが電圧制御発振器１に帰還され
ることにより位相同期が行われる。このようにして２０
ＭＨｚ成分での位相比較が可能となり、従来の２．５Ｍ
Ｈｚでの位相比較に比べ、８倍高い周波数において位相
比較をすることが可能となり、プリスケーラ、モジュラ
スプリスケーラ、分周器、位相比較器のノイズフロアに
対してマージンがとれ低位相雑音化が可能となる。
【００２５】図６は本発明の１実施例である図１と従来
例である図４のタイミングチャートである。同図の
（Ａ）から（Ｍ）は図１に対応し、それぞれの波形は以
下のようになっている。
例である図４のタイミングチャートである。同図の
（Ａ）から（Ｍ）は図１に対応し、それぞれの波形は以
下のようになっている。
【００２６】すなわち、（Ａ）：モジュラスプリスケー
ラ４の出力、（Ｂ）：４段の分周器で構成された可変分
周器５での１／２出力、（Ｃ）：可変分周器５での１／
４出力、（Ｄ）：可変分周器５での１／８出力、
（Ｅ）：可変分周器５での１／１６出力、（Ｆ）：可変
分周器５での１／３２出力、（Ｇ）：基準の２．５ＭＨ
ｚの波形、（Ｈ）：ロック時の位相比較器出力、
（Ｉ）：基準の５ＭＨｚの波形、（Ｊ）：位相差、
（Ｋ）：基準の１０ＭＨｚの波形、（Ｍ）：位相差、で
ある。
ラ４の出力、（Ｂ）：４段の分周器で構成された可変分
周器５での１／２出力、（Ｃ）：可変分周器５での１／
４出力、（Ｄ）：可変分周器５での１／８出力、
（Ｅ）：可変分周器５での１／１６出力、（Ｆ）：可変
分周器５での１／３２出力、（Ｇ）：基準の２．５ＭＨ
ｚの波形、（Ｈ）：ロック時の位相比較器出力、
（Ｉ）：基準の５ＭＨｚの波形、（Ｊ）：位相差、
（Ｋ）：基準の１０ＭＨｚの波形、（Ｍ）：位相差、で
ある。
【００２７】また、同図の（Ｏ）から（Ｗ）は図４に対
応し、それぞれの波形は以下のようになっている。すな
わち、（Ｏ）：基準の５．０ＭＨｚの波形、（Ｐ）：Ｎ
カウンタの１／１６出力、（Ｑ）：ロック時の位相比較
出力、（Ｒ）：基準の１０．０ＭＨｚの波形、（Ｓ）：
Ｎカウンタの１／８出力、（Ｔ）：ロック時の位相比較
出力、（Ｕ）：基準の２０．０ＭＨｚの波形、（Ｖ）：
Ｎカウンタの１／４出力、（Ｗ）：ロック時の位相比較
出力、である。
応し、それぞれの波形は以下のようになっている。すな
わち、（Ｏ）：基準の５．０ＭＨｚの波形、（Ｐ）：Ｎ
カウンタの１／１６出力、（Ｑ）：ロック時の位相比較
出力、（Ｒ）：基準の１０．０ＭＨｚの波形、（Ｓ）：
Ｎカウンタの１／８出力、（Ｔ）：ロック時の位相比較
出力、（Ｕ）：基準の２０．０ＭＨｚの波形、（Ｖ）：
Ｎカウンタの１／４出力、（Ｗ）：ロック時の位相比較
出力、である。
【００２８】
【発明の効果】図２に従来のような低い周波数である
２．５ＭＨｚで位相比較を行った場合と、本発明のよう
に２０ＭＨｚ帯で位相比較を行った場合の位相雑音特性
を示す。本図によって本発明によれば位相雑音が大幅に
改善されていることが分かる。以上説明したように位相
比較周波数を高くとることにより位相雑音が改善されと
いう大きな効果がある。
２．５ＭＨｚで位相比較を行った場合と、本発明のよう
に２０ＭＨｚ帯で位相比較を行った場合の位相雑音特性
を示す。本図によって本発明によれば位相雑音が大幅に
改善されていることが分かる。以上説明したように位相
比較周波数を高くとることにより位相雑音が改善されと
いう大きな効果がある。
【図面の簡単な説明】
【図１】本発明の１実施例の回路図
【図２】従来例と本発明との位相雑音の比較
【図３】従来の回路構成例
【図４】図３を具体化した図
【図５】従来の構成における位相雑音の計算値を示すグ
ラフ
ラフ
【図６】タイミングチャート
１ 電圧制御発振器 ２ 出力端子と分周器とに発振器出力を分配する分配
器 ３ 分周比が１／２のプリスケーラ ４ 分周比が１／１６又は１／１７のいずれかに切換
え可能なモジュラスプリスケーラ ５ ４段の分周器で構成された可変分周器でありこの
場合は１段目が分周比１／４、２段目が分周比１／２、
３段目が分周比１／２、４段目が分周比１／２ ６ モジュラスコントロール用の分周器 ７ 位相比較器 ８ ループフィルタ（ＬＰＦ） ９ 分周器 １０ 分周器
器 ３ 分周比が１／２のプリスケーラ ４ 分周比が１／１６又は１／１７のいずれかに切換
え可能なモジュラスプリスケーラ ５ ４段の分周器で構成された可変分周器でありこの
場合は１段目が分周比１／４、２段目が分周比１／２、
３段目が分周比１／２、４段目が分周比１／２ ６ モジュラスコントロール用の分周器 ７ 位相比較器 ８ ループフィルタ（ＬＰＦ） ９ 分周器 １０ 分周器
Claims (2)
- 【請求項１】 電圧制御発振器と、前記電圧制御発振器
の信号を可変分周する可変分周器と、前記可変分周器か
らの信号と基準信号との位相を比較する位相比較器と、
前記位相比較器の出力の低周波成分を前記電圧制御発振
器に帰還させるループフィルターとからなり、位相同期
を行うＰＬＬシンセサイザ発振器において、前記可変分
周器を分周器を複数段接続して構成し、該分周器を複数
段接続して構成した可変分周器のうちの途中の一段から
取りだした信号と、該信号に対応する基準信号とで位相
比較を行うことを特徴とするＰＬＬシンセサイザ発振
器。 - 【請求項２】 前記分周器を複数段接続して構成された
可変分周器のうちの一段から、位相比較のための基準と
なる信号の周波数の整数倍の関係にある周波数の信号を
取り出し、位相比較を行うことを特徴とする請求項１記
載のＰＬＬシンセサイザ発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12896798A JP3797791B2 (ja) | 1998-05-12 | 1998-05-12 | Ｐｌｌシンセサイザ発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12896798A JP3797791B2 (ja) | 1998-05-12 | 1998-05-12 | Ｐｌｌシンセサイザ発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330962A true JPH11330962A (ja) | 1999-11-30 |
| JP3797791B2 JP3797791B2 (ja) | 2006-07-19 |
Family
ID=14997848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12896798A Expired - Fee Related JP3797791B2 (ja) | 1998-05-12 | 1998-05-12 | Ｐｌｌシンセサイザ発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3797791B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005039082A1 (ja) * | 2003-10-21 | 2005-04-28 | Sony Corporation | 周波数合成装置及び周波数合成方法 |
| EP1742368A2 (en) * | 2005-07-05 | 2007-01-10 | Samsung Electronics Co.,Ltd. | Frequency synthesizer |
-
1998
- 1998-05-12 JP JP12896798A patent/JP3797791B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005039082A1 (ja) * | 2003-10-21 | 2005-04-28 | Sony Corporation | 周波数合成装置及び周波数合成方法 |
| US7593471B2 (en) | 2003-10-21 | 2009-09-22 | Sony Corporation | Frequency combining apparatus and frequency combining method |
| EP1742368A2 (en) * | 2005-07-05 | 2007-01-10 | Samsung Electronics Co.,Ltd. | Frequency synthesizer |
| EP1742368A3 (en) * | 2005-07-05 | 2007-08-29 | Samsung Electronics Co.,Ltd. | Frequency synthesizer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3797791B2 (ja) | 2006-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6873213B2 (en) | Fractional N frequency synthesizer | |
| JPH08228150A (ja) | 周波数合成装置 | |
| US20040012423A1 (en) | Phase locked loop circuit using fractional frequency divider | |
| JPH06334559A (ja) | ディジタル方式無線電話機 | |
| EP0500516A2 (en) | Broad band frequency synthesizer for quick frequency retuning | |
| US4271531A (en) | Frequency synthesizer | |
| JP2003534700A (ja) | 回転周波数合成器 | |
| JPH0946225A (ja) | マイクロ波・ミリ波帯位相同期発振回路 | |
| JPH02188027A (ja) | 周波数シンセサイザ | |
| JPH0715371A (ja) | スーパーへテロダイン方式の送受信方法と送受信機 | |
| JPH0923158A (ja) | 周波数シンセサイザ | |
| JPH11330962A (ja) | Ｐｌｌシンセサイザ発振器 | |
| JP3548557B2 (ja) | フラクショナルｎ周波数シンセサイザ | |
| JP2002141797A (ja) | 周波数シンセサイザ | |
| JP2001237700A (ja) | 位相同期ループ回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| JP2892886B2 (ja) | 周波数シンセサイザ | |
| JP2987173B2 (ja) | 位相ロックドループ回路 | |
| JPH03186017A (ja) | 位相同期発振回路 | |
| JPH05327493A (ja) | Ｐｌｌシンセサイザ | |
| JP2002057577A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH03148916A (ja) | 周波数シンセサイザ装置 | |
| JPH0797745B2 (ja) | 位相同期回路 | |
| JPH08307255A (ja) | 位相同期発振器 | |
| JPH0946227A (ja) | Ｐｌｌ周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051018 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051213 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060411 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060418 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |