KR950035096A - Pll신디사이저 및 그 제어방법 - Google Patents

Pll신디사이저 및 그 제어방법 Download PDF

Info

Publication number
KR950035096A
KR950035096A KR1019950000713A KR19950000713A KR950035096A KR 950035096 A KR950035096 A KR 950035096A KR 1019950000713 A KR1019950000713 A KR 1019950000713A KR 19950000713 A KR19950000713 A KR 19950000713A KR 950035096 A KR950035096 A KR 950035096A
Authority
KR
South Korea
Prior art keywords
frequency
output frequency
time constant
output
value
Prior art date
Application number
KR1019950000713A
Other languages
English (en)
Other versions
KR100306671B1 (ko
Inventor
가즈오 야마시타
아키하루 이노우에
마시히코 에가와
히로아키 사쿠마
노부유키 아다치
Original Assignee
스미타 아케요시
니혼무센 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미타 아케요시, 니혼무센 가부시키가이샤 filed Critical 스미타 아케요시
Publication of KR950035096A publication Critical patent/KR950035096A/ko
Application granted granted Critical
Publication of KR100306671B1 publication Critical patent/KR100306671B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/20—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a harmonic phase-locked loop, i.e. a loop which can be locked to one of a number of harmonically related frequencies applied to it
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

본 발명은 프레스 코크식 무선기, 디지탈 셀룰러(cellular)전화기, 디지탈 무선 전화기 등에 사용되는 PLL신디사이저(Phase Locked Loop synthesizer) 및 그 제어방법에 관한 것으로서, PLL을 구성하는 루프 필터에 고속 시정수 회로 및 저속 시정수 회로를 설치하고, 고속 시정수 회로에 의해 결정되는 시정수는 출력주파수를 고속으로 끌어들임에 적합한 시정수이고, 저속 시정수 회로에 의해 결정되는 시정수는 출력주파수를 대응하는 값으로 안전화시키는 동시에 스퓨리어스를 억제하는 데에 적합한 시정수이며, 출력주파수를 제1주파수에 제2주파수로 전환할 때에는 제1주파수에 대응하는 스위치가 온, 제2주파수에 대응하는 스위치가 오프하고 있는 상태에서 분조비의 설정에 의해 출력주파수를 전환하는 동시에 제1주파수에 대응하는 스위치를 오프시키고, 출력주파수의 안정화를 기다려서 제2주파수에 대응하는 스위치를 온하는 것을 특징으로 한다.

Description

PLL신디사이저 및 그 제어방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1 및 제2실시예에 의한 PLL신디사이저의 개략구성을 나타내는 블럭도, 제2도는 본 발명의 제1실시예의 주요부 구성, 특히 루프 필터의 내부구성을 나타내는 회로도.

Claims (8)

  1. 공급되는 제어전압의 값에 따른 출력주파수에서 발진하여 출력주파수를 생성하는 발진수단과; 요구되는 출력주파수의 값에 따라 출력주파수를 분조하는 분조수단과; 분조된 출력주파수를 출력주파수의 기초가 되는 비교 주파수에 의해 위상검파하여 상기 제어전압을 생성하는 검파수단과; 검파수단이 생성된 제어전압을 여파하여 발진수단과 공급함으로써 출력주파수를 안정화하는 루프 필터로 구성되고, 상기 루프 필터는 제1시정수는 요구되는 출력주파수가 변화한 경우에 발진수단에 의해 생성되는 출력주파수가 새로운 출력주파수로 고속진입되도록 설정되어 있으며, 검파수단과 발진수단 사이에 상시 삽입되어 소정의 상기 제1시정수를 갖는 고속 시정수 회로와; 제2시정수는 비료 주파수의 오차 또는 분조수단의 분조오차에 기인하여 발생하는 출력주파수의 스퓨리어스가 검파수단과 발진수단 사이에 저속시정수 회로를 삽입함으로써 억제되도록 설정되어 있으며, 검파수단과 발진수단 사이에 삽입가능하게 설치되어 소정의 상기 제2시정수를 갖는 저속 시정수 회로와; 저속 시정수 회로를 통한 검파수단과 발진수단 사이의 신호경로를 필요에 따라서 생성차단하는 스위치 수단을 구비하는 것을 특징으로 하는 PLL신디사이저.
  2. 제1항에 있어서, 출력주파수가 복수종류 준비되어 있고, 저속 시정수 회로 및 스위치수단이 출력주파수의 종류에 대응하여 복수개 병렬로 설치되고; 상기 복수종류의 출력주파수가 적어도 제1 및 제2주파수를 포함하고; 신디사이저가 분조수단 및 스위치 수단을 소정의 순서로 제어하는 제어수단을 구비하고; 상기 제어수단은 분조수단을 제어함으로써 출력주파수를 제1주파수에서 제2주파수로 전환하는 수단과; 제1주파수에서 제2주파수로 출력주파수를 전환할 때, 제1주파수에 대응하는 스위치 수단을 제어함으로써 제1주파수에 대응하는 저속 시정수 회로를 통한 검파수단과 발진수단 사이의 신호경로를 차단하는 수단과; 출력주파수가 제2주파수에 끌어들여진 후에 제2주파수에 대응하는 스위치 수단을 제어함으로써 제2주파수에 대응하는 저속 시정수 회로를 통한 검파수단과 발진수단 사이의 신호경로를 생성하는 수단을 구비한 것을 특징으로 하는 PLL신디사이저.
  3. 제1항에 있어서, 분조수단 및 스위치 수단을 소정의 순서로 제어하는 제어수단을 더 구비하고, 상기 제어수단은 출력주파수를 상용주파수에서 일시사용 주파수로 일시적으로 전환하는 경우에 분조수단의 분조비를 일시사용 주파수에 대응하는 값으로 전환하는 수단과; 출력주파수를 상용주파수에서 일시사용 주파수로 일시적으로 전환하는 경우에 스위치수단의 제어에 의해 루프 필터의 시정수를 작은 값으로 전환하는 수단과; 출력주파수를 상용주파수로 복귀시키는 경우에 분조수단의 분조비를 상용주파수에 대응하는 값으로 전환하는 수단과; 출력주파수가 상용주파수로 복귀한 후에 스위치 수단의 제어에 의해 루프 필터의 시정수를 상용주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값으로 전환하는 수단을 구비하는 것을 특징으로 하는 PLL신디사이저.
  4. 제1항에 있어서, 출력주파수가 복수종류 준비되어 있으며, 저속 시정수 회로 및 스위치 수단이 출력주파수의 중류에 대응하여 복수개 병렬로 설치되고; 복수의 저속 시정수 회로가 각각 직렬 접속된 저항 및 콘덴서를 포함하고; 다른 저속 시정수 회로를 구성하는 저항의 적어도 일부가 동일의 저항에 의해 겸용 구성되는 것을 특징으로 하는 PLL신디사이저.
  5. 공급되는 제어전압의 값에 따른 출력주파수에서 발진하여 출력주파수를 생성하는 발진수단과, 요구되는 출력주파수의 값에 따라 출력주파수를 분조하는 분조수단과, 분조된 출력주파수를 출력주파수의 기준이 되는 비교 주파수에 의해 위상검파하여 상기 제어전압을 생성하는 검파수단 및 검파수단이 생성한 제어전압을 여파하여 발진수단에 공급함으로써 출력주파수를 안정화하는 루프 필터를 구비하는 PLL신디사이저에 있어서, 상기 제어장치가 제1주파수에서 제2주파수로 출력주파수의 전환을 실시하는 경우에 분조수단의 분조비를 제2주파수에 대응하는 값으로 전환하는 수단과; 제1주파수에서 제2주파수로 출력주파수의 전환을 실시하는 경우에 루프 필터의 시정수를, 제1주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값에서 고속으로 끌어들임에 적합한 값으로 전환하는 수단과; 출력주파수가 제2주파수로 끌어들여진 후에 루프 필터의 시정수를 고속으로 끌어들임에 적합한 값에서 제2주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값으로 전환하는 수단을 구비하는 것을 특징으로 하는 PLL신디사이저의 제어장치.
  6. 공급되는 제어전압의 값에 따른 출력주파수에서 발진하여 출력주파수를 생성하는 발진수단과, 요구되는 출력주파수의 값에 따라 출력주파수를 분조하는 분조수단과, 분조된 출력주파수를 출력주파수의 기준이 되는 비교 주파수에 의해 위상검파하여 상기 제어전압을 생성하는 검파수단 및 검파수단이 생성된 제어전압을 여파하여 발진수단에 공급함으로써 출력주파수를 안정화하는 루프 필터를 구비하는 PLL신디사이저에 있어서 상기 제어장치가 출력주파수를 상용 주파수에서 일시사용 주파수로 일시적으로 전환하는 경우에 분조수단의 분조비를 일시사용 주파수에 대응하는 값으로 전환하는 수단과; 출력주파수를 상용 주파수에서 일시사용 주파수로 일시적으로 전환하는 경우에 루프 필터의 시정수를 작은 값으로 전환하는 수단과; 출력주파수를 상용 주파수에 복귀시키는 경우에 분조수단의 분조비를 상용 주파수에 대응하는 값으로 전환하는 수단과; 출력주파수가 상용 주파수에 복귀한 후에 루프 필터의 시정수를 상용주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값으로 전환하는 수단을 구비한 것을 특징으로 하는 PLL신디사이저의 제어장치.
  7. 공급되는 제어전압의 값에 따른 출력주파수에서 발진하여 출력주파수를 생성하는 발진수단과, 요구되는 출력주파수의 값에 따라 출력주파수를 분조하는 분조수단과, 분조된 출력주파수를 출력주파수의 기준이 되는 비교 주파수에 의해 위상검파하여 상기 제어전압을 생성하는 검파수단 및 검파수단기가 생성된 제어전압을 여파하여 발진수단에 공급함으로써 출력주파수를 안정화하는 루프 필터를 구비하는 PLL신디사이저를 제어하는 제어방법에 있어서, 제1주파수에서 제2주파수로 출력주파수의 전환을 실시하는 경우에 분조수단의 분조비를 제2주파수에 대응하는 값으로 전환하는 단계와; 제1주파수에서 제2주파수로 출력주파수의 전환을 실시하는 경우에 루프 필터의 시정수를 제1주파수에 대응하는 동시에 출력주파수의 스퓨리어스 어거제에 적합한 값에서 고속으로 끌어들임에 적합한 값으로 전환하는 단계와, 출력주파수가 제2주파수에 끌어들여진 후에 루프 필터의 시정수를 고속으로 끌어들임에 적합한 값에서 제2주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값으로 전환하는 단계로 구성된 것을 특징으로 하는 PLL신디사이저의 제어방법.
  8. 공급되는 제어전압의 값에 따른 출력주파수에서 발진하여 출력주파수를 생성하는 발진수단과, 요구되는 출력주파수의 값에 따라 출력주파수를 분조하는 분조수단과, 분조된 출력주파수를 출력주파수의 기준이 되는 비교 주파수에 의해 위상검파하여 상기 제어전압을 생성하는 검파수단 및 검파수단이 생성된 제어전압을 여파하여 발진수단에 공급함으로써 출력주파수를 안정화하는 루프 필터를 구비하는 PLL신디사이저를 제어하는 제어방법에 있어서, 출력주파수를 상용 주파수에서 일시사용 주파수로 일시적으로 전환하는 경우에 분조수단의 분조비를 일시사용 주파수에 대응하는 값으로 전환하는 단계와, 출력주파수를 상용 주파수에서 일시사용 주파수로 일시적으로 전환하는 경우에 루프 필터의 시정수를 작은 값으로 전환하는 단계와, 출력주파수를 상용 주파수에 복귀시키는 경우에 분조수단의 분조비를 상용 주파수에 대응하는 값으로 전환하는 단계와, 출력주파수가 상용 주파수로 복귀한 후에 루프 필터의 시정수를 상용 주파수에 대응하는 동시에 출력주파수의 스퓨리어스 억제에 적합한 값으로 전환하는 단계로 구성된 것을 특징으로 하는 PLL신디사이저의 제어방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950000713A 1994-01-19 1995-01-18 Pll신디사이저및그제어방법 KR100306671B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP6004180A JP2875472B2 (ja) 1994-01-19 1994-01-19 Ｐｌｌシンセサイザ及びその制御方法
JP94-4180 1994-01-19

Publications (2)

Publication Number Publication Date
KR950035096A true KR950035096A (ko) 1995-12-30
KR100306671B1 KR100306671B1 (ko) 2001-12-01

Family

ID=11577519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000713A KR100306671B1 (ko) 1994-01-19 1995-01-18 Pll신디사이저및그제어방법

Country Status (8)

Country Link
EP (1) EP0664617B1 (ko)
JP (2) JP2875472B2 (ko)
KR (1) KR100306671B1 (ko)
CN (1) CN1057882C (ko)
CA (1) CA2139904C (ko)
DE (1) DE69500892T2 (ko)
NO (1) NO950174L (ko)
TW (1) TW317399U (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69619783T2 (de) * 1995-12-28 2002-10-02 Thomson Consumer Electronics Phasenregelschleife mit regelbarer Antwortzeit
US5802450A (en) * 1996-04-19 1998-09-01 Ericsson Inc. Transmit sequencing
JPH10233816A (ja) * 1997-02-21 1998-09-02 Sharp Corp デジタル衛星受信機
JP4138264B2 (ja) * 2001-03-16 2008-08-27 富士通株式会社 Ｐｌｌ周波数シンセサイザ
GB2393863B (en) * 2001-09-14 2004-09-15 Nec Corp PLL synthesizer in a cellular phone
US6819197B2 (en) * 2002-01-29 2004-11-16 Qualcomm Incorporated Multiple bandwidth phase lock filters for multimode radios
CN100349378C (zh) * 2002-04-19 2007-11-14 陈为怀 网同步可集成从时钟锁相环
JP4029138B2 (ja) 2002-05-20 2008-01-09 富士通株式会社 周波数シンセサイザ回路
FR2855341B1 (fr) 2003-05-22 2005-08-05 Eads Telecom Circuit de commande de decalage en tension pour pll
KR100738345B1 (ko) 2005-12-14 2007-07-12 주식회사 대우일렉트로닉스 클럭 발생 장치 및 방법
JP4730153B2 (ja) * 2006-03-15 2011-07-20 株式会社デンソー フィルタ回路
CN100465593C (zh) * 2006-06-06 2009-03-04 北京航空航天大学 电阻拾振式硅微机械谐振传感器的锁相闭环系统
US20080007365A1 (en) * 2006-06-15 2008-01-10 Jeff Venuti Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer
US7672645B2 (en) 2006-06-15 2010-03-02 Bitwave Semiconductor, Inc. Programmable transmitter architecture for non-constant and constant envelope modulation
JP5423967B2 (ja) * 2008-02-12 2014-02-19 日本電気株式会社 クロック・データ再生回路
US8791732B2 (en) * 2011-05-09 2014-07-29 Mediatek Inc. Phase locked loop
CN105099444B (zh) * 2014-04-29 2018-05-25 龙芯中科技术有限公司 环路滤波方法、环路滤波器及锁相环
RU2680751C1 (ru) * 2017-12-22 2019-02-26 Акционерное общество "Концерн "Созвездие" Петлевой фильтр с коммутацией полосы пропускания системы ФАПЧ синтезатора частоты (варианты)
CN110190846B (zh) * 2019-04-15 2023-05-23 合肥酷芯微电子有限公司 锁相环防频率过冲电路
JP7276207B2 (ja) * 2020-03-10 2023-05-18 株式会社デンソー 温度検出装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3729688A (en) * 1971-12-15 1973-04-24 Motorola Inc Oscillator with switchable filter control voltage input for rapidly switching to discrete frequency outputs
US4745371A (en) * 1985-08-02 1988-05-17 Libera Developments Limited Phase-locked digital synthesizer
US4752749A (en) * 1986-12-22 1988-06-21 Rockwell International Corporation Fast response tuner
US4937536A (en) * 1988-08-19 1990-06-26 Hughes Aircraft Company Fast settling phase lock loop
JP2798142B2 (ja) * 1990-06-15 1998-09-17 三菱電機株式会社 周波数シンセサイザ
IT1271932B (it) * 1993-02-09 1997-06-10 Italtel Spa Sintetizzatore di frequenza pll specialmente per sistemi frequency- hopping con modulazione diretta di frequenza

Also Published As

Publication number Publication date
CN1115522A (zh) 1996-01-24
EP0664617A2 (en) 1995-07-26
CN1057882C (zh) 2000-10-25
DE69500892D1 (de) 1997-11-27
JP2875472B2 (ja) 1999-03-31
NO950174D0 (no) 1995-01-17
DE69500892T2 (de) 1998-02-12
EP0664617B1 (en) 1997-10-22
NO950174L (no) 1995-07-20
JPH07212228A (ja) 1995-08-11
CA2139904A1 (en) 1995-07-20
JPH11191735A (ja) 1999-07-13
CA2139904C (en) 1999-11-02
EP0664617A3 (en) 1996-02-14
KR100306671B1 (ko) 2001-12-01
TW317399U (en) 1997-10-01

Similar Documents

Publication Publication Date Title
KR950035096A (ko) Pll신디사이저 및 그 제어방법
CA2125443C (en) Digitally controlled fractional frequency synthesizer
KR950022154A (ko) 클록 신호 발생 회로
TW335575B (en) PLL circuit
KR950026124A (ko) 단축된 로크 시간을 갖는 피엘엘(pll) 회로
KR100351692B1 (ko) Ｐｌｌ회로 및 이를 이용한 주파수변조방법
KR910007706B1 (ko) Pll 회로를 갖고 있는 송신기 및 주파수 변동 억제 방법
JP4294243B2 (ja) 時間的遅延の短い周波数比較装置
KR100209739B1 (ko) 주파수 발생장치
JP3571617B2 (ja) 発振信号生成器
JPH06338793A (ja) Ｐｌｌ周波数シンセサイザ回路
JPH1065525A (ja) Ｐｌｌ回路
KR100738334B1 (ko) 가변 밴드폭을 출력시키기 위한 루프 필터 및 그를 이용한위상 동기 루프 주파수 합성기
KR200359924Y1 (ko) 듀얼밴드모드 중간주파수 발생장치
IL142508A0 (en) Fractional synthesizer comprising a phase jitter compensation device
JPH11308096A (ja) 位相ロックループ回路
JPH06164379A (ja) デューティ比固定ｐｌｌ発振回路
JPH03163912A (ja) Ｐｌｌ周波数シンセサイザ回路
JPH0851360A (ja) 位相同期ループ回路
JPH02154524A (ja) シンセサイザ
KR100222075B1 (ko) 고속응답기능을 갖는 주파수합성pll
JP3393172B2 (ja) 周波数ホッピング発振装置
KR930015358A (ko) Pll회로
JPH03250814A (ja) 周波数シンセサイザ
JPH03131105A (ja) 直流成分を含む変調信号による周波数変調可能な位相同期ループ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990805

Effective date: 20000725

S901 Examination by remand of revocation
E902 Notification of reason for refusal
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee