KR100222075B1 - 고속응답기능을 갖는 주파수합성pll - Google Patents

고속응답기능을 갖는 주파수합성pll Download PDF

Info

Publication number
KR100222075B1
KR100222075B1 KR1019970005698A KR19970005698A KR100222075B1 KR 100222075 B1 KR100222075 B1 KR 100222075B1 KR 1019970005698 A KR1019970005698 A KR 1019970005698A KR 19970005698 A KR19970005698 A KR 19970005698A KR 100222075 B1 KR100222075 B1 KR 100222075B1
Authority
KR
South Korea
Prior art keywords
frequency
control signal
generating
predetermined
speed response
Prior art date
Application number
KR1019970005698A
Other languages
English (en)
Other versions
KR19980068901A (ko
Inventor
이정현
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970005698A priority Critical patent/KR100222075B1/ko
Publication of KR19980068901A publication Critical patent/KR19980068901A/ko
Application granted granted Critical
Publication of KR100222075B1 publication Critical patent/KR100222075B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/0805Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/10Indirect frequency synthesis using a frequency multiplier in the phase-locked loop or in the reference signal path

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 고속응답기능을 갖는 주파수합성PLL에 관한 것으로, 소정의 고속응답여부에 대한 제어신호를 발생시키는 제어신호발생수단과; 소정의 기준주파수를 발생시키는 기준주파수발생수단과; 상기 기준주파수발생수단으로부터 발생된 주파수를 소정의 주기로 분주시키는 기준주파수분주수단과; 상기 고속응답여부에 대한 제어신호에 따라 상기 기준주파수분주수단으로부터 출력된 주파수를 소정의 배율로 체배시키는 제1주파수체배수단과; 상기 제1주파수체배수단으로 부터의 주파수와 피드백주파수의 위상을 검출하는 위상검출수단과; 상기 위상검출수단으로부터 검출된 입력주파수의 위상에 따라 소정의 전압제어신호를 출력시키는 챠지펌프수단과; 상기 챠지펌프수단으로 부터의 전압제어신호에 따라 주파수를 발생시키는 전압제어주파수발생수단과; 상기 전압제어주파수발생수단으로부터 출력된 주파수를 소정의 주기로 분주시키는 피드백주파수제어수단과; 상기 고속응답여부에 대한 제어신호에 기초하여 피드백주파수제어수단으로부터의 주파수를 소정의 배율로 선택적으로 체배시키는 제2주파수체배수단을 구비하여 구성되어, 고속응답여부를 선택할 수 있고, 선택된 고속제어신호에 따라 고속응답할 수 있다.

Description

고속응답기능을 갖는 주파수합성PLL
본 발명은 주파수합성PLL에 관한 것으로, 좀 더 구체적으로는 고속으로 응답하는 PLL에 관한 것이다.
일반적으로 통신기기는 항상 일정한 위상의 주파수를 고정시키기 위해 PLL( Phase Loocked Loop )회로를 사용한다. 즉, PLL은 소정의 주파수와 위상을 항상 일정하게 유지시키면서 데이터를 송수신할 수 있도록, 소정의 입력신호와 발진기의 출력신호의 위상차를 일정하게 유지시키도록 피드백제어하여 주파수를 발생시킨다.
도 1은 종래의 실시예에 따른 주파수합성PLL을 도시한 도면으로, 참조부호 1은 기준주파수발생수단, 2는 기준주파수분주수단, 3은 위상검출수단, 4는 챠지펌프수단, 5는 루프필터, 6은 전압제어주파수발생수단, 7은 피드백주파수제어수단, 8은 응답제어수단을 각각 나타낸다.
여기서 기준주파수발생수단(1)은 예컨대 10MHz의 주파수를 발생시킨다. 그리고 기준주파수분주수단(2)은 예컨대 1/R(R=10)으로 주파수를 분주시킨다. 그러므로 기준주파수분주수단(2)으로부터 출력되는 주파수는 1MHz가 되게 된다.
챠지펌프수단(4)은 도면에 도시된 바와 같이, 두 개의 트랜지스터로 구성되어 게이트로 입력되는 신호의 위상차에 따라 소정의 전압제어신호(Dv)를 출력시킨다. 이와 같이 출력된 전압제어신호(Dv)는 교류성분을 포함하고 있을 수 있으므로, 그 교류성분을 제거하기 위해 루프필터를 거치게 된다.
상기 전압제어신호(Dv)는 전압제어주파수발생수단(6)의 발진주파수를 제어하게 되고, 그 주파수는 출력신호(RFout)로서 사용되게 된다. 여기서 출력신호(RFout)의 주파수는 약 10MHz로 제어되게 된다. 그리고 이와같은 출력신호(RFout)는 피드백주파수제어수단(7)에 의해 1/N(N=10)으로 분주되어 피드백된다.
상기 기준주파수분주수단(2)으로 부터의 주파수신호(Fr)와 피드백주파수제어수단(7)으로 부터의 피드백 주파수신호(Fp)는 위상검출수단(20)의 입력단으로 입력된다. 그러므로 위상검출수단(20)은 각각의 주파수신호에 대한 위상신호(Φr,Φp)를 출력시키게 된다.
응답제어수단(8)은 소정의 고속응답기능 제어신호를 출력시킨다. 즉, 예컨대 응답제어수단(8)으로부터 하이레벨이 출력되게 되면, 트랜지스터(M1)는 스위칭 오프되어 루프필터의 캐패시터(C2)의 일단과 접지간은 저항 R2가 직렬로 접속된다. 만일, 응답제어수단(60)으로부터 로우레벨이 출력되게 되면, 트랜지스터(M1)는 스위칭 온되어 상기 루프필터의 캐패시터(C2)의 일단과 접지간은 저항 R1과 R2의 병렬회로를 구성하게 된다.
도 2는 종래의 실시예에 따른 PLL의 각 블록의 이득을 도시한 도면이다.
여기서 오픈루프이득(Open Loop Gain)을 계산하면, 다음과 같이 나타낼 수 있다.
[수학식 1]
오픈루프이득
Figure kpo00001
여기서, Z(s)를 상세히 나타내면,
[수학식 2]
Figure kpo00002
이 된다.
그리고,
Figure kpo00003
,
Figure kpo00004
으로 하고, 신호의 크기를 구하면 다음과 같이 나타낼 수 있다.
[수학식 3]
Figure kpo00005
또한, 신호의 위상을 구하면 다음과 같다.
[수학식 4]
Figure kpo00006
따라서, 본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 고속응답여부를 선택할 수 있고, 선택된 고속제어신호에 따라 고속응답할 수 있는 고속응답기능을 갖는 주파수합성PLL을 제공함에 그 목적이 있다.
도 1은 종래의 실시예에 따른 주파수합성PLL을 도시한 도면;
도 2는 종래의 실시예에 따른 주파수합성PLL의 각 블록의 이득을 도시한 도면;
도 3은 본 발명의 1실시예에 따른 고속응답기능을 갖는 주파수합성PLL을 도시한 도면;
도 4는 도 3에 도시된 본 발명의 1실시예의 이득을 도시한 블록도;
도 5는 본 발명의 2실시예에 따른 고속응답기능을 갖는 주파수합성PLL을 도시한 도면;
도 6은 도 5에 도시된 본 발명의 2실시예의 이득을 도시한 블록도;
도 7은 본 발명의 실시예에 따른 고속응답기능을 갖는 주파수합성PLL의 위상과 이득의 관계를 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
100,300 : 기준주파수발생수단 110,310 : 기준주파수분주수단
130,320 : 위상검출수단 140,330 : 챠지펌프수단
150,360 : 전압제어주파수발생수단 160,370 : 피드백주파수제어수단
120 : 제1주파수체배수단 170 : 제2주파수체배수단
370 : 피드백주파수제어수단 380 : 제어신호발생수단
상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면 고속응답기능을 갖는 주파수합성PLL은, 소정의 고속응답여부에 대한 제어신호를 발생시키는 제어신호발생수단과; 소정의 기준주파수를 발생시키는 기준주파수발생수단과; 상기 기준주파수발생수단으로부터 발생된 주파수를 소정의 주기로 분주시키는 기준주파수분주수단과; 상기 고속응답여부에 대한 제어신호에 따라 상기 기준주파수분주수단으로부터 출력된 주파수를 소정의 배율로 체배시키는 제1주파수체배수단과; 상기 제1주파수체배수단으로 부터의 주파수와 피드백주파수의 위상을 검출하는 위상검출수단과; 상기 위상검출수단으로부터 검출된 입력주파수의 위상에 따라 소정의 전압제어신호를 출력시키는 챠지펌프수단과; 상기 챠지펌프수단으로 부터의 전압제어신호에 따라 주파수를 발생시키는 전압제어주파수발생수단과; 상기 전압제어주파수발생수단으로부터 출력된 주파수를 소정의 주기로 분주시키는 피드백주파수제어수단과; 상기 고속응답여부에 대한 제어신호에 기초하여 피드백주파수제어수단으로부터의 주파수를 소정의 배율로 선택적으로 체배시키는 제2주파수체배수단을 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 제1 또는 제2주파수체배수단은 주파수를 1배 또는 4배로 체배시키는 기능을 포함한다.
본 발명의 다른 특징에 의하면 고속응답기능을 갖는 주파수합성PLL은, 소정의 고속응답여부에 대한 제어신호를 발생시키는 제어신호발생수단과; 소정의 기준주파수를 발생시키는 기준주파수발생수단과; 상기 기준주파수발생수단으로부터 발생된 주파수를 소정의 주기로 분주시키는 기준주파수분주수단과; 상기 기준주파수분주수단으로 부터의 주파수와 피드백주파수의 위상을 검출하는 위상검출수단과; 상기 위상검출수단으로부터 검출된 입력주파수의 위상에 따라 소정의 전압제어신호를 출력시키는 챠지펌프수단과; 상기 고속응답여부에 대한 제어신호에 기초하여 상기 챠지펌프수단으로 부터의 전압제어신호를 소정의 레벨만큼 증폭시켜 출력하는 제어신호증폭수단과; 상기 제어신호증폭수단으로 부터 증폭된 제어신호에 따라 주파수를 발생시키는 전압제어주파수발생수단과; 상기 전압제어주파수발생수단으로부터 출력된 주파수를 소정의 주기로 분주시키는 피드백주파수제어수단을 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 제어신호증폭수단은 연산증폭기를 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 제어신호증폭수단은 비반전증폭기능을 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 제어신호증폭수단은 증폭레벨을 제어하는 제1증폭제어저항 및 제2증폭제어저항을 포함한다.
이 특징의 바람직한 실시예에 있어서, 상기 제어신호증폭수단은 고속응답여부에 대한 제어신호에 따라 증폭여부를 스위칭시키는 스위칭수단을 포함한다.
본 발명은 고속응답기능을 갖는 주파수합성PLL에 관한 것으로, 소정의 고속응답여부에 대한 제어신호를 발생시키는 제어신호발생수단과; 소정의 기준주파수를 발생시키는 기준주파수발생수단과; 상기 기준주파수발생수단으로부터 발생된 주파수를 소정의 주기로 분주시키는 기준주파수분주수단과; 상기 고속응답여부에 대한 제어신호에 따라 상기 기준주파수분주수단으로부터 출력된 주파수를 소정의 배율로 체배시키는 제1주파수체배수단과; 상기 제1주파수체배수단으로 부터의 주파수와 피드백주파수의 위상을 검출하는 위상검출수단과; 상기 위상검출수단으로부터 검출된 입력주파수의 위상에 따라 소정의 전압제어신호를 출력시키는 챠지펌프수단과; 상기 챠지펌프수단으로 부터의 전압제어신호에 따라 주파수를 발생시키는 전압제어주파수발생수단과; 상기 전압제어주파수발생수단으로부터 출력된 주파수를 소정의 주기로 분주시키는 피드백주파수제어수단과; 상기 고속응답여부에 대한 제어신호에 기초하여 피드백주파수제어수단으로부터의 주파수를 소정의 배율로 선택적으로 체배시키는 제2주파수체배수단을 구비하여 구성되어, 고속응답여부를 선택할 수 있고, 선택된 고속제어신호에 따라 고속응답할 수 있다.
이하, 도 3 내지 도 6을 참조하여 본 발명의 실시예를 상세히 설명한다.
실시예1
도 3을 참조하면, 본 발명의 신규한 고속응답기능을 갖는 주파수합성PLL은 기준주파수발생수단(100), 기준주파수분주수단(110), 제1주파수체배수단(120), 위상검출수단(130), 챠지펌프수단(140), 전압제어주파수발생수단(150), 피드백주파수제어수단(160), 제2주파수체배수단(170)을 구비하여, 고속응답여부를 선택할 수 있고, 선택된 고속제어신호에 따라 고속으로 응답할 수 있다.
첫 번째 경우는 록킹(LOCKING)이 이루어지지 않은 경우, 즉 고속으로 응답해야하는 경우를 예로 들어 설명한다.
먼저, 기준주파수발생수단(100)으로부터 소정 주파수의 기준주파수가 발생된다. 이와 같이 발생된 기준주파수는 소정의 기준주파수분주수단(110)으로부터 1/R배로 분주되게 된다. 예컨대 기준주파수가 700MHz이고 R이 10인 경우에, 기준주파수분주수단(110)으로부터 출력되는 주파수는 70MHz가 된다.
상기에서 분주된 주파수는 제1주파수체배수단(120)으로 입력되게 된다. 이때, 상기 제1주파수체배수단(120)은 기준주파수분주수단(110)으로부터의 주파수를 소정의 배율로 가변시켜 출력시킨다. 즉, 소정의 제어신호입력단으로 입력되는 제어신호가 예컨대 4배의 제어신호인 경우에는 주파수를 280MHZ로 출력시키고, 1배의 제어신호인 경우에는 70MHz로 출력시킨다.
여기서 상기 제어신호발생수단(180)은 위상의 록킹(LOCKING)이 이루어지지 않은 경우에는 4배의 제어신호를 출력시키고, 록킹(LOCKING)이 이루어지면 1배의 제어신호를 출력시킨다. 그러므로 동작개시 시점에서 제어신호발생수단(180)은 록킹이 이루어지지 않았으므로 4배의 제어신호를 출력시킨다.
한편, 출력단(RFout)으로부터 출력된 주파수신호는 피드백주파수제어수단(160)에서 예컨대 1/N의 배율만큼 감소되어 출력된다. 예컨대, 전압제어주파수발생수단(150)으로 부터의 출력주파수가 700MHz에서 제어되고 N이 10인 경우에, 피드백주파수제어수단(160)으로부터 출력되는 주파수는 70MHz가 된다.
이와 같이 출력된 주파수는 제2주파수체배수단(170)에서 소정의 배율로 가변되어 출력된다. 즉, 제어신호발생수단(180)으로부터 제2주파수체배수단(170)의 소정의 제어신호입력단으로 입력되는 배율제어신호에 따라 피드백주파수가 선택적으로 가변되게 된다. 여기서 상기 제어신호발생수단(180)은 동작개시 시점에서 위상의 록킹(LOCKING)이 이루어지지 않았으므로 4배의 제어신호를 출력시킨다. 그러므로 제2주파수체배수단(170)으로부터 출력되는 주파수는 280MHz가 되게 된다.
상술한 바와 같이 제1주파수체배수단(120)으로 부터의 기준주파수(Fp)와 제2주파수체배수단(170)으로 부터의 피드백주파수(Fr)는 위상검출수단(130)으로 각각 입력되고, 그 위상이 각각 검출되어 출력되게 된다(Φp: 기준위상, Φr: 피드백위상).
두 번째 경우는 록킹(LOCKING)이 이루어진 경우, 즉 고속응답이 이루어진 후의 동작을 예로 들어 설명한다.
한편, 록킹(LOCKING)이 이루이진 후에는 상기 제어신호발생수단(180)은 1배의 제어신호를 출력시킨다. 그러면, 상기 제1주파수체배수단(120)은 입력단으로 입력되는 주파수와 동일한 주파수를 출력단으로 출력시킨다. 그러므로 이때 제1주파수체배수단(120)으로부터 출력되는 주파수는 예컨대 70MHz가 된다.
마찬가지로, 상기 제어신호발생수단(180)으로 부터의 1배의 제어신호는 제2주파수체배수단(170)으로 입력된다. 그러므로 제2주파수체배수단(170)은 입력단으로 입력되는 주파수와 동일한 주파수(예컨대 70MHz)를 출력단으로 출력시키게 된다.
상기와 같이 제1주파수체배수단(120)으로 부터의 기준주파수(Fp)와 피드백주파수(Fr)는 위상검출수단(130)으로 입력된다. 그러므로 위상검출수단(130)은 고속으로 응답이 이루어진 후 정상적인 주파수에 대한 위상제어신호(Φp, Φr)를 각각 출력하게 된다. 따라서, 챠지펌프수단(140)은 상기 위상제어신호에 따라 전압제어주파수발생수단(150)측으로 소정의 전압제어신호를 출력시키게 되고, 전압제어주파수발생수단(150)은 제어된 주파수에 따라 출력신호(RFout)를 발생시키게 된다.
도 4는 도 3에 도시된 본 발명의 1실시예의 이득을 도시한 블록도이다.
도 4에 도시된 바와 같이 본 발명의 1실시예에 따른 고속응답기능을 갖는 주파수합성PLL의 오픈루프이득을 계산하면 다음 식과 같다.
[수학식 5]
오픈루프이득=
Figure kpo00007
여기서, Z(s)를 상세히 나타내면
Figure kpo00008
과 같다.
계속해서, 1실시예에 따른 신호의 크기를 상세히 나타내면,
[수학식 6]
Figure kpo00009
이 된다. 여기서
Figure kpo00010
,
Figure kpo00011
이다.
한편, 출력신호의 위상을 나타내면 다음식과 같다.
[수학식 7]
Figure kpo00012
실시예2
도 5를 참조하면, 본 발명의 신규한 고속응답기능을 갖는 주파수합성PLL은 제어신호발생수단(380), 기준주파수발생수단(300), 기준주파수분주수단(310), 위상검출수단(320), 챠지펌프수단(330), 제어신호증폭수단(350), 전압제어주파수발생수단(360), 피드백주파수제어수단(370)을 구비하여, 고속응답여부를 선택할 수 있고, 선택된 고속제어신호에 따라 고속으로 응답할 수 있다.
첫 번째 경우는 록킹(LOCKING)이 이루어지지 않은 경우, 즉 고속으로 응답해야하는 경우를 예로 들어 설명한다.
먼저, 기준주파수발생수단(300)으로부터 소정 주파수의 기준주파수가 발생된다. 이와 같이 발생된 기준주파수는 소정의 기준주파수분주수단(310)으로부터 1/R배로 분주되게 된다. 예컨대 기준주파수가 10MHz이고 R이 20인 경우에, 기준주파수분주수단(110)으로부터 출력되는 주파수는 500KHz가 된다. 상기에서 분주된 주파수는 위상검출수단(320)의 소정의 기준주파수(Fp)로서 입력된다.
한편, 챠지펌프수단(330)은 입력단으로 입력된 기준주파수(Fp)의 위상(Φp)과 소정의 피드백주파수(Fr)의 위상(Φr)차에 따른 소정의 전압제어신호를 출력시킨다. 이와 같이 출력된 전압제어신호는 예컨대 OP앰프로 구성된 소정의 제어신호증폭수단(350)으로 입력된다. 즉, 상기 전압제어신호는 제어신호증폭수단(350)의 비반전신호입력단(+)으로 입력된다. 여기서 제어신호증폭수단(350)의 반전신호입력단(-)과 접지간에는 증폭도를 제어하기 위한 제1증폭제어저항(R50)이 접속되어 있고, 반전신호입력단(-)과 출력단간에는 제2증폭제어저항(R60)이 접속되어 있다.
그리고, OP앰프(350)의 반전신호입력단(-)과 출력단간에는 증폭도를 1로 제어하기 위한 소정의 스위치(340)가 접속되어 있다. 상기 스위칭수단(340)은 제어신호발생수단(380)으로부터의 소정의 제어신호에 따라 스위칭온오프동작을 하게 된다.
이때, 상기 제어신호발생수단(380)은 동작개시시점에서 록킹(LOCKING)이 이루어지지 않았으므로 스위칭수단(340)을 오프시키도록 제어한다. 상기 제2증폭제어저항(R60)의 저항값은 제1증폭제어저항(R50)의 4배가 되도록 구성된다. 그러므로 상기 제어신호증폭수단(350)의 증폭도는 4배가 됨으로써, 챠지펌프수단(330)으로부터 출력된 전압제어신호는 4배로 증폭되게 된다.
따라서, 전압제어주파수발생수단(360)으로부터 출력되는 주파수는 4배의 주파수를 출력시키게 된다. 이때, 상기 전압제어주파수발생수단(360)으로부터 출력되는 신호는 주파수합성PLL의 출력신호(RFout)가 된다. 한편, 피드백주파수제어수단(370)은 예컨대 1/N의 배율만큼 주파수를 감소시켜 출력한다.
상기 피드백주파수제어수단(370)으로부터 출력된 피드백주파수(Fr)는 위상검출수단(320)으로 입력된다. 그러면, 위상검출수단(320)은 상기 피드백주파수(Fr)에 따른 위상(Φr)을 출력시키게 된다.
두 번째 경우는 록킹(LOCKING)이 이루어진 경우, 즉 고속응답이 이루어진 후의 동작을 예로 들어 설명한다.
한편, 록킹(LOCKING)이 이루어진 경우에 상기 제어신호발생수단(380)은 스위칭온제어신호를 출력시킨다. 그러면, 스위칭수단(340)은 스위칭온되게 되어, 제어신호증폭수단(350)의 입출력단간이 접속되게 된다. 그러므로 제어신호증폭수단(350)은 챠지펌프수단(330)으로부터 출력되는 전압제어신호를 증폭시키지 아니하고 출력시키게 된다. 따라서, 전압제어주파수발생수단(360)은 상기 챠지펌프수단(330)으로 부터의 전압제어신호에 따라 대응되는 주파수를 출력시킨다.
도 6는 도 5에 도시된 본 발명의 2실시예의 이득을 도시한 블록도이다.
도 6에 도시된 바와 같이 본 발명의 2실시예에 따른 고속응답기능을 갖는 주파수합성PLL의 오픈루프이득을 계산하면 다음 식과 같다.
[수학식 8]
오픈루프이득=
Figure kpo00013
여기서, Z(s)를 상세히 나타내면
Figure kpo00014
과 같다.
계속해서, 2실시예에 따른 신호의 크기를 상세히 나타내면,
[수학식 9]
Figure kpo00015
이 된다. 여기서
Figure kpo00016
,
Figure kpo00017
이다.
한편, 출력신호의 위상을 나타내면 다음식과 같다.
[수학식 10]
Figure kpo00018
도 7은 본 발명의 실시예에 따른 고속응답기능을 갖는 주파수합성PLL의 위상과 이득의 관계를 도시한 도면이다.
도면에 도시된 바와 같이, 주파수합성PLL이 록킹되기 이전에는 점선으로 표시된 모양으로 동작하기 때문에 루프밴드폭(Loop Band Width)과 루프이득(Loop Gain)이 커지게 된다. 그러므로 록킹시간(Lock Time)은 줄어들게 되나 페이즈 노이즈(Phase Noise)가 증가하게 된다.
한편, 록킹이 이루어진 후에는 실선으로 표시된 모양으로 동작하게 됨으로써 루프밴드폭과 루프이득이 작아지게 되어, 페이즈 노이즈(Phase Noise)가 개선되게 된다.
본 발명은 주파수합성PLL의 고속응답여부를 제어하도록 선택할 수 있고, 선택된 고속제어신호에 따라 고속응답할 수 있으며, 페이즈 노이즈를 줄일 수 있다.

Claims (7)

  1. 주파수합성PLL에 있어서,
    소정의 고속응답여부에 대한 제어신호를 발생시키는 제어신호발생수단(180)과;
    소정의 기준주파수를 발생시키는 기준주파수발생수단(100)과;
    상기 기준주파수발생수단(100)으로부터 발생된 주파수를 소정의 주기로 분주시키는 기준주파수분주수단(110)과;
    상기 고속응답여부에 대한 제어신호에 따라 상기 기준주파수분주수단(110)으로부터 출력된 주파수를 소정의 배율로 체배시키는 제1주파수체배수단(120)과;
    상기 제1주파수체배수단(120)으로 부터의 주파수(Fp)와 피드백주파수(Fr)의 위상을 검출하는 위상검출수단(130)과;
    상기 위상검출수단(130)으로부터 검출된 입력주파수의 위상(Φp,Φr)에 따라 소정의 전압제어신호를 출력시키는 챠지펌프수단(140)과;
    상기 챠지펌프수단(140)으로 부터의 전압제어신호에 따라 주파수를 발생시키는 전압제어주파수발생수단(150)과;
    상기 전압제어주파수발생수단(150)으로부터 출력된 주파수를 소정의 주기로 분주시키는 피드백주파수제어수단(160)과;
    상기 고속응답여부에 대한 제어신호에 기초하여 피드백주파수제어수단(160)으로부터의 주파수를 소정의 배율로 선택적으로 체배시키는 제2주파수체배수단(170)을 구비하여 구성된 것을 특징으로 하는 고속응답기능을 갖는 주파수합성PLL.
  2. 제 1 항에 있어서,
    상기 제1 또는 제2주파수체배수단(120,170)은 주파수를 1배 또는 4배로 체배시키는 기능을 구비하여 구성된 것을 특징으로 하는 고속응답기능을 갖는 주파수합성PLL.
  3. 주파수합성PLL에 있어서,
    소정의 고속응답여부에 대한 제어신호를 발생시키는 제어신호발생수단(380)과;
    소정의 기준주파수를 발생시키는 기준주파수발생수단(300)과;
    상기 기준주파수발생수단(300)으로부터 발생된 주파수를 소정의 주기로 분주시키는 기준주파수분주수단(310)과;
    상기 기준주파수분주수단(310)으로 부터의 주파수(Fp)와 피드백주파수(Fr)의 위상을 검출하는 위상검출수단(320)과;
    상기 위상검출수단(320)으로부터 검출된 입력주파수의 위상(Φp,Φr)에 따라 소정의 전압제어신호를 출력시키는 챠지펌프수단(330)과;
    상기 고속응답여부에 대한 제어신호에 기초하여 상기 챠지펌프수단(330)으로 부터의 전압제어신호를 소정의 레벨만큼 증폭시켜 출력하는 제어신호증폭수단(350)과;
    상기 제어신호증폭수단(350)으로 부터 증폭된 제어신호에 따라 주파수를 발생시키는 전압제어주파수발생수단(360)과;
    상기 전압제어주파수발생수단(360)으로부터 출력된 주파수를 소정의 주기로 분주시키는 피드백주파수제어수단(370)을 구비하여 구성된 것을 특징으로 하는 고속응답기능을 갖는 주파수합성PLL.
  4. 제 3 항에 있어서,
    상기 제어신호증폭수단(350)은 연산증폭기를 구비하여 구성된 것을 특징으로 하는 고속응답기능을 갖는 주파수합성PLL.
  5. 제 3 항에 있어서,
    상기 제어신호증폭수단(350)은 비반전증폭기능을 구비하여 구성된 것을 특징으로 하는 고속응답기능을 갖는 주파수합성PLL.
  6. 제 3 항에 있어서,
    상기 제어신호증폭수단(350)은 증폭레벨을 제어하는 제1증폭제어저항(R50) 및 제2증폭제어저항(R60)을 구비하여 구성된 것을 특징으로 하는 고속응답기능을 갖는 주파수합성PLL.
  7. 제 3 항에 있어서,
    상기 제어신호증폭수단(350)은 고속응답여부에 대한 제어신호에 따라 증폭여부를 스위칭시키는 스위칭수단(340)을 구비하여 구성된 것을 특징으로 하는 고속응답기능을 갖는 주파수합성PLL.
KR1019970005698A 1997-02-25 1997-02-25 고속응답기능을 갖는 주파수합성pll KR100222075B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970005698A KR100222075B1 (ko) 1997-02-25 1997-02-25 고속응답기능을 갖는 주파수합성pll

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970005698A KR100222075B1 (ko) 1997-02-25 1997-02-25 고속응답기능을 갖는 주파수합성pll

Publications (2)

Publication Number Publication Date
KR19980068901A KR19980068901A (ko) 1998-10-26
KR100222075B1 true KR100222075B1 (ko) 1999-10-01

Family

ID=19497856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970005698A KR100222075B1 (ko) 1997-02-25 1997-02-25 고속응답기능을 갖는 주파수합성pll

Country Status (1)

Country Link
KR (1) KR100222075B1 (ko)

Also Published As

Publication number Publication date
KR19980068901A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
KR20020056874A (ko) 푸쉬-풀 증폭기 및 pwm 리미터
US20050225405A1 (en) Quartz oscillation circuit
JP2000209033A (ja) 位相同期ル―プ回路及びそれを使用した周波数変調方法
KR100222075B1 (ko) 고속응답기능을 갖는 주파수합성pll
JPH0340333A (ja) チューナ選局装置
JP2950493B2 (ja) 映像処理システムのバースト信号発生回路
JP2843728B2 (ja) パルス幅変調増幅回路
CN1031679C (zh) 频率合成器
JPH0727700Y2 (ja) Pllシンセサイザの制御回路
JP3326286B2 (ja) Pll周波数シンセサイザ回路
JPH1070457A (ja) Pll回路
JPH03163912A (ja) Pll周波数シンセサイザ回路
JP2002050961A (ja) フェイズロックループ回路
JPH1051272A (ja) 同調制御方式
JPH07260923A (ja) レーダ装置用送信源
KR930015900A (ko) 재생 색신호 처리용 자동 위상 제어회로
KR930015358A (ko) Pll회로
JPH0645927A (ja) 位相ロックループ方式周波数シンセサイザ
JPH0730457A (ja) Pllシンセサイザ回路
KR20010102925A (ko) Pll 회로에 의한 주파수 발생 방법
KR20020069685A (ko) 디지털 튜너용 전압제어발진기
KR960012733A (ko) 위상 고정 루프
JPH08237122A (ja) Pll回路
KR19980026106A (ko) 주파수 체배장치
JPH02154524A (ja) シンセサイザ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070612

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee