JPH08237122A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH08237122A JPH08237122A JP7037885A JP3788595A JPH08237122A JP H08237122 A JPH08237122 A JP H08237122A JP 7037885 A JP7037885 A JP 7037885A JP 3788595 A JP3788595 A JP 3788595A JP H08237122 A JPH08237122 A JP H08237122A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- phase difference
- circuit
- difference information
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 位相比較器に入力される２つのクロックに大
きな位相差が存在する場合に、引き込み時間を短縮する
ことができるＰＬＬ回路を提供する。 【構成】 互いに異なる増幅率を有する複数の増幅器１
８ａ，１８ｂ，及び１８ｃと、これらのうち１つを選択
する切替回路１９を設け、位相比較器１５からの位相情
報１０３に基づき、位相差が大きいときは増幅率の大き
な増幅器を選択し、位相差が小さいときは増幅率の小さ
な増幅器を選択するように切替制御回路１７が制御す
る。
きな位相差が存在する場合に、引き込み時間を短縮する
ことができるＰＬＬ回路を提供する。 【構成】 互いに異なる増幅率を有する複数の増幅器１
８ａ，１８ｂ，及び１８ｃと、これらのうち１つを選択
する切替回路１９を設け、位相比較器１５からの位相情
報１０３に基づき、位相差が大きいときは増幅率の大き
な増幅器を選択し、位相差が小さいときは増幅率の小さ
な増幅器を選択するように切替制御回路１７が制御す
る。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＬＬ回路に関する。
【０００２】
【従来の技術】従来のＰＬＬ回路は、位相比較器、低域
通過フィルタ、増幅器、及び電圧制御発信器を有し、位
相比較器で、外部から供給される入力クロックと電圧制
御発信器からの出力クロックとの位相比較を行い、その
結果を低域通過フィルタ及び増幅器を介して電圧制御発
信器に与えて、入力クロックと出力クロックとの位相が
一致するように電圧制御発信器を制御している。また、
入力クロックをｍ分周する第１の分周器と、出力クロッ
クをｎ分周する第２の分周器とを設け、出力クロック信
号の周波数を、入力クロック信号のｎ／ｍ倍の周波数と
なるように制御するＰＬＬ回路もある。
通過フィルタ、増幅器、及び電圧制御発信器を有し、位
相比較器で、外部から供給される入力クロックと電圧制
御発信器からの出力クロックとの位相比較を行い、その
結果を低域通過フィルタ及び増幅器を介して電圧制御発
信器に与えて、入力クロックと出力クロックとの位相が
一致するように電圧制御発信器を制御している。また、
入力クロックをｍ分周する第１の分周器と、出力クロッ
クをｎ分周する第２の分周器とを設け、出力クロック信
号の周波数を、入力クロック信号のｎ／ｍ倍の周波数と
なるように制御するＰＬＬ回路もある。
【０００３】
【発明が解決しようとする課題】従来のＰＬＬ回路で
は、起動時（電源投入時）や入力クロックが瞬断した場
合など、位相比較器で比較しようとする２つのクロック
信号の間に極端に大きな位相差が存在する場合、２つの
クロック周波数が同期するまでの引き込み時間が長くな
るという問題点がある。
は、起動時（電源投入時）や入力クロックが瞬断した場
合など、位相比較器で比較しようとする２つのクロック
信号の間に極端に大きな位相差が存在する場合、２つの
クロック周波数が同期するまでの引き込み時間が長くな
るという問題点がある。
【０００４】また、特開昭６４−２２１１３号公報に
は、引き込み時間を短くするための構成を備えたＰＬＬ
回路が記載されているが、このＰＬＬ回路は、モード信
号に基づいて演算増幅器の利得を制御するものであっ
て、２つのクロック信号の位相差とは無関係に制御され
るため、入力クロックの瞬断等には対応できないという
問題点がある。
は、引き込み時間を短くするための構成を備えたＰＬＬ
回路が記載されているが、このＰＬＬ回路は、モード信
号に基づいて演算増幅器の利得を制御するものであっ
て、２つのクロック信号の位相差とは無関係に制御され
るため、入力クロックの瞬断等には対応できないという
問題点がある。
【０００５】本発明は、位相比較器に入力される２つの
クロックに大きな位相差が存在する場合に、引き込み時
間を短縮することができるＰＬＬ回路を提供することを
目的とする。
クロックに大きな位相差が存在する場合に、引き込み時
間を短縮することができるＰＬＬ回路を提供することを
目的とする。
【０００６】
【課題を解決するための手段】本発明によれば、電圧制
御信号に基づいて出力クロック信号を発生する電圧制御
発信器と、入力クロック信号と前記出力クロック信号と
の位相比較を行い位相差情報を出力する位相比較器と、
前記位相差情報を積分して電圧レベル信号を出力するフ
ィルタと、前記電圧レベル信号を増幅し前記制御信号と
して出力する増幅手段とを有するＰＬＬ回路において、
前記増幅手段として利得を変化させることができる可変
利得増幅手段を設けるとともに、該可変利得増幅手段の
前記利得を前記位相差情報に基づいて制御する利得制御
手段を設けたことを特徴とするＰＬＬ回路が得られる。
御信号に基づいて出力クロック信号を発生する電圧制御
発信器と、入力クロック信号と前記出力クロック信号と
の位相比較を行い位相差情報を出力する位相比較器と、
前記位相差情報を積分して電圧レベル信号を出力するフ
ィルタと、前記電圧レベル信号を増幅し前記制御信号と
して出力する増幅手段とを有するＰＬＬ回路において、
前記増幅手段として利得を変化させることができる可変
利得増幅手段を設けるとともに、該可変利得増幅手段の
前記利得を前記位相差情報に基づいて制御する利得制御
手段を設けたことを特徴とするＰＬＬ回路が得られる。
【０００７】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１に本発明の一実施例のブロック図を示す。本
実施例のＰＬＬ回路は、入力端子１１に接続された第１
の分周器１２と、出力端子１３に接続された第２の分周
器１４と、分周器１２及び分周器１４に接続された位相
比較器１５と、位相比較器１５に接続された低域通過フ
ィルタ１６及び切替制御回路１７と、低域通過フィルタ
１６に並列に接続された複数（ここでは３つ）の増幅器
１８ａ，１８ｂ，及び１８ｃと、複数の増幅器１８ａ，
１８ｂ，及び１８ｃと切替制御回路１７とに接続された
切替回路１９と、切替回路１９と出力端子１３との間に
接続された電圧制御発振器２０とを有している。なお、
増幅器１８ａ，１８ｂ，及び１８ｃの各々の増幅率は、
それぞれ他の増幅器と異なるように、例えば、増幅器１
８ａ，１８ｂ，及び１８ｃの順に増幅率が大きくなるよ
うに設定されている。
する。図１に本発明の一実施例のブロック図を示す。本
実施例のＰＬＬ回路は、入力端子１１に接続された第１
の分周器１２と、出力端子１３に接続された第２の分周
器１４と、分周器１２及び分周器１４に接続された位相
比較器１５と、位相比較器１５に接続された低域通過フ
ィルタ１６及び切替制御回路１７と、低域通過フィルタ
１６に並列に接続された複数（ここでは３つ）の増幅器
１８ａ，１８ｂ，及び１８ｃと、複数の増幅器１８ａ，
１８ｂ，及び１８ｃと切替制御回路１７とに接続された
切替回路１９と、切替回路１９と出力端子１３との間に
接続された電圧制御発振器２０とを有している。なお、
増幅器１８ａ，１８ｂ，及び１８ｃの各々の増幅率は、
それぞれ他の増幅器と異なるように、例えば、増幅器１
８ａ，１８ｂ，及び１８ｃの順に増幅率が大きくなるよ
うに設定されている。
【０００８】次にこのＰＬＬ回路の動作を説明する。ま
ず、第１の分周器１２は、入力端子１１に入力された入
力クロックをｍ分周し、ｍ分周クロック１０１を位相比
較器１５へ出力する。また、第２の分周器１４は、出力
クロックをｎ分周してｎ分周クロック１０２を位相比較
器１５へ出力する。
ず、第１の分周器１２は、入力端子１１に入力された入
力クロックをｍ分周し、ｍ分周クロック１０１を位相比
較器１５へ出力する。また、第２の分周器１４は、出力
クロックをｎ分周してｎ分周クロック１０２を位相比較
器１５へ出力する。
【０００９】位相比較器１５は、第１及び第２の分周器
１２、１４からのｍ分周クロック１０１とｎ分周クロッ
ク１０２との位相差を求め、位相差情報１０３を低域通
過フィルタ１６及び切替制御回路１７へ出力する。
１２、１４からのｍ分周クロック１０１とｎ分周クロッ
ク１０２との位相差を求め、位相差情報１０３を低域通
過フィルタ１６及び切替制御回路１７へ出力する。
【００１０】低域通過フィルタ１６は、入力された位相
差情報１０３に対して積分を施し、電圧レベル信号１０
４を生成する。増幅器１８ａ，１８ｂ，及び１８ｃは、
低域通過フィルタ１６で生成された電圧レベル信号１０
４をそれぞれの増幅率で増幅し、増幅した電圧レベル信
号を切替回路１９へ出力する。
差情報１０３に対して積分を施し、電圧レベル信号１０
４を生成する。増幅器１８ａ，１８ｂ，及び１８ｃは、
低域通過フィルタ１６で生成された電圧レベル信号１０
４をそれぞれの増幅率で増幅し、増幅した電圧レベル信
号を切替回路１９へ出力する。
【００１１】一方、切替制御回路１７は、後述するよう
に、位相差情報１０３に基づいて位相差の大小に応じた
切替制御信号１０５を生成し、切替回路１９へ出力す
る。
に、位相差情報１０３に基づいて位相差の大小に応じた
切替制御信号１０５を生成し、切替回路１９へ出力す
る。
【００１２】切替回路１９は、切替委制御回路１７から
の切替制御信号１０５に応じて、複数の増幅器１８ａ，
１８ｂ，及び１８ｃから出力された電圧レベル信号のう
ちの一つを選択して電圧制御発信器２０へ出力する。つ
まり、ｍ分周クロック１０１とｎ分周クロック１０２と
の位相差が大きいときには、増幅率の大きい増幅器１８
ｃから出力された電圧レベル信号を、位相差が小さいと
きは、増幅率の小さい増幅器１８ａから出力された電圧
レベル信号を選択的に出力する。
の切替制御信号１０５に応じて、複数の増幅器１８ａ，
１８ｂ，及び１８ｃから出力された電圧レベル信号のう
ちの一つを選択して電圧制御発信器２０へ出力する。つ
まり、ｍ分周クロック１０１とｎ分周クロック１０２と
の位相差が大きいときには、増幅率の大きい増幅器１８
ｃから出力された電圧レベル信号を、位相差が小さいと
きは、増幅率の小さい増幅器１８ａから出力された電圧
レベル信号を選択的に出力する。
【００１３】電圧制御発信器２０は、切替回路１９から
の電圧レベル信号に応じて出力クロックを発生する。こ
の出力クロックは、出力端子１３へ出力され、外部へ供
給されると共に、第２の分周器１４へも出力される。
の電圧レベル信号に応じて出力クロックを発生する。こ
の出力クロックは、出力端子１３へ出力され、外部へ供
給されると共に、第２の分周器１４へも出力される。
【００１４】本実施例のＰＬＬ回路では、上記動作を連
続的に繰り返すことにより、電圧制御発信器２０の発信
周波数が、所望の周波数（基準周波数）ｆ0 となるよう
に制御される。このとき、上述したように、ｍ分周クロ
ック１０１とｎ分周クロック１０２との位相差に応じ
て、電圧レベル信号の増幅率を変更するようにして、位
相差が大きいときには、大きく増幅した電圧レベル信号
を使用するようにしたことで、従来よりも引き込み時間
を短縮することができる。
続的に繰り返すことにより、電圧制御発信器２０の発信
周波数が、所望の周波数（基準周波数）ｆ0 となるよう
に制御される。このとき、上述したように、ｍ分周クロ
ック１０１とｎ分周クロック１０２との位相差に応じ
て、電圧レベル信号の増幅率を変更するようにして、位
相差が大きいときには、大きく増幅した電圧レベル信号
を使用するようにしたことで、従来よりも引き込み時間
を短縮することができる。
【００１５】次に、切替制御回路の１７について詳細に
説明する。切替制御回路１７は、図２に示すように、パ
ルス発生器２１、微分器２２、計数器２３、レジスタ２
４、及びデコーダ２５を有している。
説明する。切替制御回路１７は、図２に示すように、パ
ルス発生器２１、微分器２２、計数器２３、レジスタ２
４、及びデコーダ２５を有している。
【００１６】パルス発生器２１は、計数フレームパルス
２０１を発生して、微分器２２とレジスタ２４とに出力
する。また、パルス発生器２１は、計数クロック２０２
を発生させて計数器２３へ出力する。
２０１を発生して、微分器２２とレジスタ２４とに出力
する。また、パルス発生器２１は、計数クロック２０２
を発生させて計数器２３へ出力する。
【００１７】微分器２２は、パルス発生器２１からの計
数フレームパルス２０１を微分して微分パルス２０３を
計数器２３へ出力する。
数フレームパルス２０１を微分して微分パルス２０３を
計数器２３へ出力する。
【００１８】計数器２３は、位相比較器１５からの位相
情報１０３、計数クロック２０２、及び微分パルス２０
３を受け、微分パルス２０３の１周期の間であって、か
つ、位相差情報１０３が、論理レベル“Ｈ”である区間
の計数クロック２０２を計数し、計数情報２０４として
レジスタ２４へ出力する。レジスタ２４は、計数フレー
ムパルスが入力されたときの計数情報２０４を保持し、
次の計数フレームパルスが入力されるまで計数値２０５
としてデコーダ２５へ出力する。例えば、図３（ａ）に
示すように、計数フレームパルス２０１の周期を２ｋＨ
ｚ、計数クロック２０２の周期を１２８ｋＨｚとし、ｍ
分周クロック１０１及びｎ分周クロック１０２の周期が
８ｋＨｚで位相が一致していると仮定すると、位相差情
報１０３の論理レベル“Ｈ”と“Ｌ”との比は５０％と
なり、計数器２３は、図３（ｂ）に示すように、理論上
ｓ＝“３２”まで計数する。そして、レジスタ２４はｓ
＝“３２”を計数値２０５として出力する。
情報１０３、計数クロック２０２、及び微分パルス２０
３を受け、微分パルス２０３の１周期の間であって、か
つ、位相差情報１０３が、論理レベル“Ｈ”である区間
の計数クロック２０２を計数し、計数情報２０４として
レジスタ２４へ出力する。レジスタ２４は、計数フレー
ムパルスが入力されたときの計数情報２０４を保持し、
次の計数フレームパルスが入力されるまで計数値２０５
としてデコーダ２５へ出力する。例えば、図３（ａ）に
示すように、計数フレームパルス２０１の周期を２ｋＨ
ｚ、計数クロック２０２の周期を１２８ｋＨｚとし、ｍ
分周クロック１０１及びｎ分周クロック１０２の周期が
８ｋＨｚで位相が一致していると仮定すると、位相差情
報１０３の論理レベル“Ｈ”と“Ｌ”との比は５０％と
なり、計数器２３は、図３（ｂ）に示すように、理論上
ｓ＝“３２”まで計数する。そして、レジスタ２４はｓ
＝“３２”を計数値２０５として出力する。
【００１９】さて、上述のように、ｍ分周クロック１０
１及びｎ分周クロック１０２の位相が一致していると仮
定した場合は、位相差情報１０３の論理レベル“Ｈ”と
“Ｌ”との比は５０％となる。つまり図４（ａ）に示す
ようになる。これに対して、ｎ分周クロック１０２の周
波数が小さい場合（出力クロックの周波数が基準周波数
ｆ0 より小さい場合）には、図４（ｂ）に示すように、
位相差情報１０３の論理レベル“Ｈ”部分の比が大きく
なる。また、ｎ分周クロックの周波数が大きい場合（出
力クロックの周波数が基準周波数ｆ0 より大きい場合）
には、図４（ｂ）に示すように、位相差情報１０３の論
理レベル“Ｈ”部分の比が小さくなる。このように、位
相差情報１０３の論理レベル“Ｈ”部分の比が変化する
と、計数器２３が計数する計数情報２０４の最大値もそ
の変化に伴って変化する。つまり、レジスタ２４から出
力される計数値２０５の値が、位相情報１０３の論理レ
ベル“Ｈ”部分の比に応じて変化する。したがって、デ
コーダ２５には、位相情報１０３の論理レベル“Ｈ”部
分の比に応じた計数値２０５が入力される。
１及びｎ分周クロック１０２の位相が一致していると仮
定した場合は、位相差情報１０３の論理レベル“Ｈ”と
“Ｌ”との比は５０％となる。つまり図４（ａ）に示す
ようになる。これに対して、ｎ分周クロック１０２の周
波数が小さい場合（出力クロックの周波数が基準周波数
ｆ0 より小さい場合）には、図４（ｂ）に示すように、
位相差情報１０３の論理レベル“Ｈ”部分の比が大きく
なる。また、ｎ分周クロックの周波数が大きい場合（出
力クロックの周波数が基準周波数ｆ0 より大きい場合）
には、図４（ｂ）に示すように、位相差情報１０３の論
理レベル“Ｈ”部分の比が小さくなる。このように、位
相差情報１０３の論理レベル“Ｈ”部分の比が変化する
と、計数器２３が計数する計数情報２０４の最大値もそ
の変化に伴って変化する。つまり、レジスタ２４から出
力される計数値２０５の値が、位相情報１０３の論理レ
ベル“Ｈ”部分の比に応じて変化する。したがって、デ
コーダ２５には、位相情報１０３の論理レベル“Ｈ”部
分の比に応じた計数値２０５が入力される。
【００２０】デコーダ２５は、入力された計数値２０５
に応じて、予め定められた切替制御信号１０５を切替回
路１９へ出力する。詳述すると、デコーダ２５は、表１
に示すように、入力された計数値に応じて選択すべき増
幅器１８が予め規定されたテーブルを有している。そし
て、デコーダ２５は、テーブルを参照して、入力された
計数値２０５に対応する増幅器１８を選択するように、
切替制御信号１０５を切替回路１９へ出力する。
に応じて、予め定められた切替制御信号１０５を切替回
路１９へ出力する。詳述すると、デコーダ２５は、表１
に示すように、入力された計数値に応じて選択すべき増
幅器１８が予め規定されたテーブルを有している。そし
て、デコーダ２５は、テーブルを参照して、入力された
計数値２０５に対応する増幅器１８を選択するように、
切替制御信号１０５を切替回路１９へ出力する。
【００２１】
【表１】
【００２２】こうして、電源投入時や入力クロック信号
の瞬断時など、ｍ分周クロック１０１とｎ分周クロック
１０２との間で、位相差が大きくなったばあいは、増幅
率の大きい増幅器１８ｃから出力された電圧レベル信号
が選択的に電圧制御発信器に供給され、引き込み時間が
短縮される。
の瞬断時など、ｍ分周クロック１０１とｎ分周クロック
１０２との間で、位相差が大きくなったばあいは、増幅
率の大きい増幅器１８ｃから出力された電圧レベル信号
が選択的に電圧制御発信器に供給され、引き込み時間が
短縮される。
【００２３】
【発明の効果】本発明によれば、増幅器の増幅率を入力
クロックと出力クロックとの位相差に基づいて適応的に
制御するようにしたことで、電源投入時や入力クロック
に瞬断が発生した場合の引き込み時間を短縮することが
できる。
クロックと出力クロックとの位相差に基づいて適応的に
制御するようにしたことで、電源投入時や入力クロック
に瞬断が発生した場合の引き込み時間を短縮することが
できる。
【図１】本発明の一実施例のブロック図である。
【図２】図１のＰＬＬ回路に使用される切替制御回路１
７のブロック図である。
７のブロック図である。
【図３】図２の切替制御回路１７の動作を説明するため
のタイムチャートであって、（ａ）は、計数フレームパ
ルス１周期分を示し、（ｂ）は、（ａ）の一部の拡大図
である。
のタイムチャートであって、（ａ）は、計数フレームパ
ルス１周期分を示し、（ｂ）は、（ａ）の一部の拡大図
である。
【図４】位相比較器１５の動作を説明するためのタイム
チャートであって、（ａ）は、ｍ分周クロックとｎ分周
クロックとの位相が一致しているとき、（ｂ）は、ｎ分
周クロックの周期が基準周波数ｆ0 より小さいとき、
（ｃ）は、ｎ分周クロックの周期が基準周波数ｆ0 より
大きいときを示す。
チャートであって、（ａ）は、ｍ分周クロックとｎ分周
クロックとの位相が一致しているとき、（ｂ）は、ｎ分
周クロックの周期が基準周波数ｆ0 より小さいとき、
（ｃ）は、ｎ分周クロックの周期が基準周波数ｆ0 より
大きいときを示す。
１１ 入力端子 １２ 第１の分周器 １３ 出力端子 １４ 第２の分周器 １５ 位相比較器 １６ 低域通過フィルタ １７ 切替制御回路 １８ａ，１８ｂ，１８ｃ 増幅器 １９ 切替回路 ２０ 電圧制御発振器 ２１ パルス発生器 ２２ 微分器 ２３ 計数器 ２４ レジスタ ２５ デコーダ １０１ ｍ分周クロック １０２ ｎ分周クロック １０３ 位相差情報 １０４ 電圧レベル信号 １０５ 切替制御信号 ２０１ 計数フレームパルス ２０２ 計数クロック ２０３ 微分パルス ２０４ 計数情報 ２０５ 計数値
Claims (4)
- 【請求項１】 電圧制御信号に基づいて出力クロック信
号を発生する電圧制御発信器と、入力クロック信号と前
記出力クロック信号との位相比較を行い位相差情報を出
力する位相比較器と、前記位相差情報を積分して電圧レ
ベル信号を出力するフィルタと、前記電圧レベル信号を
増幅し前記制御信号として出力する増幅手段とを有する
ＰＬＬ回路において、前記増幅手段として利得を変化さ
せることができる可変利得増幅手段を設けるとともに、
該可変利得増幅手段の前記利得を前記位相差情報に基づ
いて制御する利得制御手段を設けたことを特徴とするＰ
ＬＬ回路。 - 【請求項２】 前記可変利得増幅手段が、それぞれ異な
る利得を有する複数の増幅器であり、前記利得制御手段
が、前記複数の増幅器のうちの１つを選択する切替回路
と、該切替回路を前記位相差情報に基づいて制御する切
替制御回路とを有することを特徴とする請求項１のＰＬ
Ｌ回路。 - 【請求項３】 前記切替制御回路が、第１の周期を有す
る計数フレームパルスと第２の周期を有する計数クロッ
クとを発生するパルス発生器と、前記計数フレームパル
スを微分して微分パルスを発生する微分器と、前記位相
差情報と前記微分パルスと前記計数クロックとを受け、
前記微分パルスの１周期内で前記位相差情報が論理レベ
ル“Ｈ”である期間に前記計数クロックを計数する計数
器と、前記計数フレームパルスが入力される度に前記計
数器の出力を保持し、計数値として出力するレジスタ
と、前記計数値に応じて前記複数の増幅器のうちの１つ
を選択し、選択した増幅器示す切替制御信号を前記切替
回路へ出力するデコーダとを有することを特徴とする請
求項２のＰＬＬ回路。 - 【請求項４】 前記入力クロック信号をｍ分周し第１の
分周クロックを出力する第１の分周器と、前記出力クロ
ック信号をｎ分周し第２の分周クロックを出力する第２
の分周器とを設け、前記位相比較器が、前記第１の分周
クロックと前記第２の分周クロックとの位相比較を行な
った結果を前記位相差情報として出力するようにしたこ
とを特徴とする請求項１、２、または３のＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7037885A JPH08237122A (ja) | 1995-02-27 | 1995-02-27 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7037885A JPH08237122A (ja) | 1995-02-27 | 1995-02-27 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08237122A true JPH08237122A (ja) | 1996-09-13 |
Family
ID=12510004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7037885A Withdrawn JPH08237122A (ja) | 1995-02-27 | 1995-02-27 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08237122A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011097175A (ja) * | 2009-10-27 | 2011-05-12 | Mitsubishi Electric Corp | バーストデータ再生装置 |
-
1995
- 1995-02-27 JP JP7037885A patent/JPH08237122A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011097175A (ja) * | 2009-10-27 | 2011-05-12 | Mitsubishi Electric Corp | バーストデータ再生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0727877A2 (en) | Fast frequency switching synthesizer | |
| JPH06132816A (ja) | 位相ロックループ回路 | |
| WO2003061129A1 (fr) | Circuit generateur d'impulsions | |
| EP0952669A1 (en) | Phase comparison circuit | |
| WO2012035941A1 (ja) | 分周回路およびそれを備えたｐｌｌ回路並びに半導体集積回路 | |
| JP2000209033A (ja) | 位相同期ル―プ回路及びそれを使用した周波数変調方法 | |
| JPH0340333A (ja) | チューナ選局装置 | |
| JPH08237122A (ja) | Ｐｌｌ回路 | |
| JPH11355107A (ja) | 高周波数クロック発生用回路 | |
| CN111478696B (zh) | 四模预分频器的控制方法及应用该方法的四模预分频器 | |
| JPH07231223A (ja) | 周波数逓倍回路 | |
| JPH0786930A (ja) | 位相同期回路 | |
| JPH07162273A (ja) | ディジタル選局装置及び選局制御方法 | |
| JPH08335875A (ja) | クロック発生器 | |
| JPH06342566A (ja) | データセパレート回路 | |
| JPH08223003A (ja) | クロック逓倍回路 | |
| JPH07336217A (ja) | 信号処理回路 | |
| KR100222075B1 (ko) | 고속응답기능을 갖는 주파수합성pll | |
| JP2001237700A (ja) | 位相同期ループ回路 | |
| JP3025442B2 (ja) | マルチ入力対応自動周波数制御装置 | |
| JP3151835B2 (ja) | 切換型電圧制御ループ | |
| JP2892886B2 (ja) | 周波数シンセサイザ | |
| JPH0653821A (ja) | ディジタルｐｌｌ回路 | |
| KR200157927Y1 (ko) | 다중경로의 프리 스케일러를 이용한 피엘엘 | |
| JP2000022534A (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |