JP3571617B2 - 発振信号生成器 - Google Patents
発振信号生成器 Download PDFInfo
- Publication number
- JP3571617B2 JP3571617B2 JP2000155875A JP2000155875A JP3571617B2 JP 3571617 B2 JP3571617 B2 JP 3571617B2 JP 2000155875 A JP2000155875 A JP 2000155875A JP 2000155875 A JP2000155875 A JP 2000155875A JP 3571617 B2 JP3571617 B2 JP 3571617B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillation signal
- oscillation
- power supply
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、複数の電圧制御発振器を用いて発振信号を生成する発振信号生成器に係り、特に、発振信号の品質を向上することができる発振信号生成器に関する。
【０００２】
【従来の技術】
複数の電圧制御発振器（ＶＣＯ；Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）と、１つ（あるいは複数）のリファレンス周波数発振器とを用いて発振信号を生成するＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）周波数シンセサイザ等の発振信号生成器が知られている。
こうした発振信号生成器は、例えば携帯電話機等の移動電話装置が無線信号を送受信して通信する際の局部発振信号を生成する回路等として利用されている。
【０００３】
図４は、こうした複数のＶＣＯを用いて発振信号を生成する従来の発振信号生成器の一例を示す図である。
図４に示す発振信号生成器は、直流電源５１から電源ライン５１ａを介して各部位に電力を供給する際、第１のＶＣＯ５２、第２のＶＣＯ５３、位相同期回路５４及び基準周波数発振器５７に雑音信号が入り込むことを防止するため、第１から第４の雑音除去回路５８〜６１が設けられている。
【０００４】
図５（ａ）は、第１のＶＣＯ５２が出力する発振信号の周波数スペクトラムを例示する図である。
図５（ａ）に示す周波数スペクトラムは、中心周波数を１６２０．２ＭＨｚとし、測定帯域幅を１ＭＨｚとしたときのものであり、このとき、オフセット２００ｋＨｚでのスプリアスレベルは、約−６０ｄＢｃである。
なお、基準周波数発振器５７の発振周波数は１３ＭＨｚとしている。
【０００５】
また、図５（ｂ）は、第２のＶＣＯ５３が出力する発振信号の周波数スペクトラムを例示する図である。
図５（ｂ）は、中心周波数を５４０ＭＨｚとし、測定帯域幅を１ＭＨｚとしたときのものであり、このとき、オフセット２００ｋＨｚでのスプリアスレベルは、約−４９ｄＢｃである。
【０００６】
【発明が解決しようとする課題】
上記従来技術では、第１から第４の雑音除去回路５８〜６１の自己共振点（共振周波数）を、第１のＶＣＯ５２や第２のＶＣＯ５３、位相同期回路５４及び基準周波数発振器５７の動作特性を考慮することなく設定していた。
このため、電源ライン５１ａを介した雑音信号の回り込みを排除することができず、第１のＶＣＯ５２や第２のＶＣＯ５３が生成する発振信号にスプリアスが発生する原因となっていた。
【０００７】
また、第３の雑音除去回路６０は、並列接続されたコンデンサＣ５３及びＣ５４を備えているが、これら２つのコンデンサＣ５３及びＣ５４の合成容量により規定される自己共振点（共振周波数）を有するのみであり、複数の周波数成分を減衰させることが困難であった。
このため、第１のＶＣＯ５２や第２のＶＣＯ５３が生成する発振信号にスプリアスが発生し、発振信号の品質が低下するという問題があった。
【０００８】
この発明は、上記実状に鑑みてなされたものであり、発振信号に生じるスプリアスを低減して、発振信号の品質を向上することができる発振信号生成器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するべく、この発明の発振信号生成器は、
発振信号を生成する発振信号生成手段と、
電源ラインを介して、前記発振信号生成手段に電力を供給する電力供給手段と、
前記電源ラインに設けられ、前記発振信号生成手段が生成する発振信号の周波数と同一周波数の雑音信号を除去する雑音除去手段とを備え、
前記発振信号生成手段は、
所定周波数の参照信号を生成する基準周波数発振器と、
電圧信号の大きさに応じた周波数の発振信号を生成する複数の電圧制御発振器と、
前記基準周波数発振器により生成された参照信号と前記複数の電圧制御発振器のうちのいずれかにより生成された発振信号の位相差に応じた電圧信号を生成する位相同期回路とを備え、
前記雑音除去手段は、前記位相同期回路に接続され、前記複数の電圧制御発振器のうちのいずれかが生成する発振信号の周波数及び前記基準周波数発振器が生成する参照信号の周波数を共振周波数とする共振回路を備える、
ことを特徴とする。
【００１０】
この発明によれば、雑音除去手段は、発振信号生成手段が生成する発振信号の周波数と同一周波数の雑音信号を除去することができ、発振信号生成手段から電源ラインへの雑音信号の漏洩を防止することができる。
これにより、雑音信号が電源ラインに漏洩することで発振信号に生じるスプリアスを低減することができ、発振信号の品質を向上することができる。
【００１２】
前記共振回路は、前記位相同期回路にて発生した複数の周波数成分を有する雑音信号を除去することが望ましい。
【００１３】
例えば、前記共振回路は、
一端が前記位相同期回路に接続された第１の抵抗と、
一端が前記電源ラインに接続され、他の一端が前記第１の抵抗の前記位相同期回路に接続されていない一端に接続された第２の抵抗と、
一端が前記第１の抵抗と前記位相同期回路の接続点に接続され、他の一端が共通電位に接続された第１のコンデンサと、
一端が前記第１の抵抗と前記第２の抵抗の接続点に接続され、他の一端が前記電源ラインに接続された第２のコンデンサとを備えてもよい。
【００１４】
前記雑音除去手段は、各前記電圧制御発振器に接続され、接続先の各前記電圧制御発振器が生成する発振信号の周波数を共振周波数とする複数の回路を備えてもよい。
【００１５】
前記雑音除去手段は、前記基準周波数発振器に接続され、前記基準周波数発振器が生成する参照信号の周波数を共振周波数とする回路を備えてもよい。
【００１６】
【発明の実施の形態】
以下に、図面を参照して、この発明の実施の形態に係る発振信号生成器について詳細に説明する。
【００１７】
図１は、この発明の実施の形態に係る発振信号生成器の構成を示す図である。図示するように、この発振信号生成器は、直流電源１と、第１及び第２のＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ；電圧制御発振器）２、３と、位相同期回路４と、第１及び第２のＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）５、６と、基準周波数発振器７と、第１から第４の雑音除去回路８〜１１とを備えている。
【００１８】
直流電源１は、リチウムイオン二次電池等の電池を含んだ電源回路等から構成され、例えば電池が出力する電圧をスイッチングレギュレータにより規定し、電源ライン１ａを介して、この発振信号生成器の各部位に供給する。
【００１９】
第１及び第２のＶＣＯ２、３は、それぞれ第１及び第２のＬＰＦ５、６を介して位相同期回路４から受けた電圧信号の大きさ（電圧値）に応じた周波数の発振信号を生成する電圧制御発振器である。第１及び第２のＶＣＯ２、３は、生成した発振信号を局部発振信号として例えば外部の無線信号処理回路等に供給すると共に、位相同期回路４に帰還させることにより、基準周波数発振器７が生成する参照信号との同期を保持する。
ここで、第１のＶＣＯ２は、第１の雑音除去回路８を介して直流電源１から電力の供給を受け、グランドＧＮＤに接続されることにより共通電位に接続されている。また、第２のＶＣＯ３は、第２の雑音除去回路９を介して直流電源１から電力の供給を受け、グランドＧＮＤに接続されることにより共通電位に接続されている。
【００２０】
位相同期回路４は、位相比較器、プログラム・カウンタ等から構成され、第１のＶＣＯ２と第２のＶＣＯ３のうちのいずれか一方が生成した発振信号を選択し、選択した発振信号と基準周波数発振器７が生成した参照信号との間で位相を比較し、位相差に応じた電圧値（及び／又はパルス幅、及び／又はパルス数）の電圧信号を生成する。位相同期回路４は、生成した電圧信号を、発振信号を生成した第１のＶＣＯ２又は第２のＶＣＯ３に供給するため、第１のＬＰＦ５又は第２のＬＰＦ６に送る。
【００２１】
第１及び第２のＬＰＦ５、６は、例えば抵抗とコンデンサで形成されるラグフィルタ等から構成され、位相同期回路４から受けた電圧信号を平滑化し、それぞれ第１及び第２のＶＣＯ２、３に供給するための低域通過回路である。
【００２２】
基準周波数発振器７は、水晶発振器等から構成され、一定の発振周波数を有する参照信号を生成するためのものであり、生成した参照信号を位相同期回路４に供給する。
【００２３】
第１の雑音除去回路８は、第１のＶＣＯ２と直流電源１とを接続する電源ライン１ａに設けられ、第１のＶＣＯ２から電源ライン１ａに漏洩する雑音信号を除去するためのものである。
より具体的には、第１の雑音除去回路８は、第１のＶＣＯ２に共通接続された抵抗Ｒ１及びコンデンサＣ１を備えている。抵抗Ｒ１の他端は、電源ライン１ａに接続されている。コンデンサＣ１の他端は、グランドＧＮＤに接続されている。
また、第１の雑音除去回路８は、共振周波数（自己共振点）が第１のＶＣＯ２の発振周波数（中心周波数）と等しくなるように設定され、第１のＶＣＯ２が動作することによる電源電圧の変動が電源ライン１ａに波及することを防止する。
【００２４】
第２の雑音除去回路９は、第２のＶＣＯ３と直流電源１とを接続する電源ライン１ａに設けられ、第２のＶＣＯ３から電源ライン１ａに漏洩する雑音信号を除去するためのものである。
より具体的には、第２の雑音除去回路９は、第２のＶＣＯ３に共通接続された抵抗Ｒ２及びコンデンサＣ２を備えている。抵抗Ｒ２の他端は、電源ライン１ａに接続されている。コンデンサＣ２の他端は、グランドＧＮＤに接続されている。
また、第２の雑音除去回路９は、共振周波数（自己共振点）が第２のＶＣＯ３の発振周波数（中心周波数）と等しくなるように設定され、第２のＶＣＯ３が動作することによる電源電圧の変動が電源ライン１ａに波及することを防止する。
【００２５】
第３の雑音除去回路１０は、第１のフィルタ１０ａと、第２のフィルタ１０ｂとを備え、位相同期回路４と直流電源１とを接続する電源ライン１ａに設けられることにより、位相同期回路４から電源ライン１ａに漏洩する雑音信号を除去する。
【００２６】
第１のフィルタ１０ａは、位相同期回路４に共通接続された抵抗Ｒ３１及びコンデンサＣ３１を備えている。抵抗Ｒ３１の他端は第２のフィルタ１０ｂに接続されている。コンデンサＣ３１の他端は、グランドＧＮＤに接続されている。
また、第１のフィルタ１０ａは、例えば共振周波数（自己共振点）が基準周波数発振器７の発振周波数と等しくなるように設定され、位相同期回路４が動作することにより発生する電源電圧の変動のうち、基準周波数発振器７の発振周波数に相当する周波数成分を除去する。
【００２７】
第２のフィルタ１０ｂは、第１のフィルタ１０ａに共通接続された抵抗Ｒ３２及びコンデンサＣ３２を備えている。抵抗Ｒ３２の他端は電源ライン１ａに接続されている。コンデンサＣ３２の他端は、グランドＧＮＤに接続されている。
また、第２のフィルタ１０ｂは、例えば共振周波数（自己共振点）が第２のＶＣＯ３の発振周波数（中心周波数）と等しくなるように設定され、位相同期回路４が動作することにより発生する電源電圧の変動のうち、第２のＶＣＯ３の発振周波数に相当する周波数成分を除去する。
【００２８】
第４の雑音除去回路１１は、基準周波数発振器７と直流電源１とを接続する電源ライン１ａに設けられ、基準周波数発振器７から電源ライン１ａに漏洩する雑音信号を除去するためのものである。
より具体的には、第４の雑音除去回路１１は、基準周波数発振器７に共通接続された抵抗Ｒ４と、コンデンサＣ４とを備えている。抵抗Ｒ４の他端は、電源ライン１ａに接続されている。コンデンサＣ４の他端は、グランドＧＮＤに接続されている。
また、第４の雑音除去回路１１は、共振周波数（自己共振点）が基準周波数発振器７の発振周波数と等しくなるように設定され、基準周波数発振器７が動作することによる電源電圧の変動が、電源ライン１ａに波及することを防止する。
【００２９】
以下に、この発明の実施の形態に係る発振信号生成器の動作を説明する。
この発振信号生成器は、各部位が動作することによる電源電圧の変動を効果的に防止することにより、発振信号におけるスプリアスの発生を抑制し、発振信号の品質を向上することができる装置である。
【００３０】
ここで、第１のＶＣＯ２の発振周波数がｆ１、第２のＶＣＯ３の発振周波数がｆ２、基準周波数発振器７の発振周波数がｆ３であるとする。
【００３１】
この際、第１のＶＣＯ２に、電源ライン１ａを介して、第２のＶＣＯ３の発振周波数ｆ２に等しい周波数の雑音信号と、基準周波数発振器７の発振周波数ｆ３に等しい周波数の雑音信号とが入り込むと、第１のＶＣＯ２が生成する発振信号には、数式１に示すような周波数ｆｓ１、ｆｓ２にスプリアスが発生する。
【数１】
ｆｓ１＝ｅ×（ａ×ｆ１±ｂ×ｆ２）
ｆｓ２＝ｆ×（ｃ×ｆ１±ｄ×ｆ３）
ここで、ａ，ｂ，ｃ，ｄ，ｅ，ｆは、任意の自然数又は任意の分数である。
【００３２】
また、第２のＶＣＯ３に、電源ライン１ａを介して、第１のＶＣＯ２の発振周波数ｆ１に等しい周波数の雑音信号と、基準周波数発振器７の発振周波数ｆ３に等しい周波数の雑音信号とが入り込むと、第２のＶＣＯ３が生成する発振信号には、数式２に示すような周波数ｆｓ３、ｆｓ４にスプリアスが発生する。
【数２】
ｆｓ３＝ｕ×（ｗ×ｆ２±ｘ×ｆ１）
ｆｓ４＝ｖ×（ｙ×ｆ２±ｚ×ｆ３）
ここで、ｕ，ｖ，ｗ，ｘ，ｙ，ｚは、任意の自然数又は任意の分数である。
【００３３】
そこで、第１のＶＣＯ２、第２のＶＣＯ３及び基準周波数発振器７と直流電源１とを接続する電源ライン１ａに、第１の雑音除去回路８、第２の雑音除去回路９及び第４の雑音除去回路１１を設けることにより、それぞれの機器から生じる雑音信号を除去する。
【００３４】
第１の雑音除去回路８は、共振周波数（自己共振点）が第１のＶＣＯ２の発振周波数ｆ１と等しくなるように、抵抗Ｒ１の抵抗値及びコンデンサＣ１の容量が設定されている。第２の雑音除去回路９は、共振周波数（自己共振点）が第２のＶＣＯ３の発振周波数ｆ２と等しくなるように、抵抗Ｒ２の抵抗値及びコンデンサＣ２の容量が設定されている。第４の雑音除去回路１１は、共振周波数（自己共振点）が基準周波数発振器７の発振周波数ｆ３と等しくなるように、抵抗Ｒ４の抵抗値及びコンデンサＣ４の容量が設定されている。
これにより、第１及び第２のＶＣＯ２、３や基準周波数発振器７にて発生した雑音信号が電源ライン１ａに波及することを適切に防止し、第１のＶＣＯ２や第２のＶＣＯ３が生成する発振信号のスプリアスを低減することができる。
【００３５】
また、位相同期回路４は、第１及び第２のＶＣＯ２、３が生成した発振信号と、基準周波数発振器７が生成した参照信号を受ける。このため、位相同期回路４は、第１のＶＣＯ２の発振周波数ｆ１と、第２のＶＣＯ３の発振周波数ｆ２と、基準周波数発振器７の発振周波数ｆ３に相当する周波数成分を有する雑音信号を発生する。
位相同期回路４にて発生した雑音信号が電源ライン１ａに漏洩すると、上述のように、第１のＶＣＯ２が生成する発振信号及び第２のＶＣＯ２が生成する発振信号にスプリアスが発生する。
【００３６】
そこで、位相同期回路４と直流電源１とを接続する電源ライン１ａに、第３の雑音除去回路１０を設けることにより、位相同期回路４から生じる雑音信号を除去する。
【００３７】
第３の雑音除去回路１０は、共振周波数（自己共振点）が基準周波数発振器７の発振周波数ｆ３と等しくなるように抵抗Ｒ３１の抵抗値及びコンデンサＣ３１の容量を設定した第１のフィルタ１０ａを備えている。
これにより、位相同期回路４にて発生した雑音信号のうち、基準周波数発振器７の発振周波数ｆ３に相当する周波数成分を除去して電源ライン１ａに漏洩することを防止し、第１のＶＣＯ２や第２のＶＣＯ３が生成する発振信号のスプリアスを低減することができる。
【００３８】
また、第３の雑音除去回路１０は、共振周波数（自己共振点）が第２のＶＣＯ３の発振周波数（中心周波数）ｆ２と等しくなるように抵抗Ｒ３２の抵抗値及びコンデンサＣ３２の容量を設定した第２のフィルタ１０ｂを備えている。
これにより、位相同期回路４にて発生した雑音信号のうち、第２のＶＣＯ３の発振周波数ｆ２に相当する周波数成分を除去して電源ライン１ａに漏洩することを適切に防止し、第１のＶＣＯ２や第２のＶＣＯ３が生成する発振信号のスプリアスを低減することができる。
【００３９】
図２（ａ）は、第１のＶＣＯ２が出力する発振信号の周波数スペクトラムを例示する図である。
図２（ａ）に示す周波数スペクトラムは、中心周波数を１６２０．２ＭＨｚとし、測定帯域幅を１ＭＨｚとしたときのものであり、このとき、オフセット２００ｋＨｚでのスプリアスレベルは、約−６６ｄＢｃである。
すなわち、第１から第４の雑音除去回路８〜１１が雑音信号を除去することにより、第１のＶＣＯ２が出力する発振信号のスプリアスレベルは、６ｄＢｃ程度改善され、発振信号の周波数特性を向上することができる。
なお、スプリアスが発生する周波数であるオフセット２００ｋＨｚは、数式１に示す周波数ｆｓ１において、ａ＝ｅ＝１、ｂ＝３としてマイナス符号を採った場合に相当する。また、基準周波数発振器７の発振周波数は１３ＭＨｚとしている。
【００４０】
また、図２（ｂ）は、第２のＶＣＯ３が出力する発振信号の周波数スペクトラムを例示する図である。
図２（ｂ）に示す周波数スペクトラムは、中心周波数を５４０ＭＨｚとし、測定帯域幅を１ＭＨｚとしたときのものであり、このとき、オフセット２００ｋＨｚでのスプリアスレベルは、約−６８ｄＢｃである。
すなわち、第１から第４の雑音除去回路８〜１１が雑音信号を除去することにより、第２のＶＣＯ３が出力する発振信号のスプリアスレベルは、１９ｄＢｃ程度改善され、発振信号の周波数特性を向上することができる。
【００４１】
以上説明したように、この発明によれば、第１から第４の雑音除去回路８〜１１の共振周波数を、第１のＶＣＯ２の発振周波数や第２のＶＣＯ３の発振周波数、基準周波数発振器７の発振周波数に応じた値に設定することで、第１のＶＣＯ２、第２のＶＣＯ３、位相同期回路４及び基準周波数発振器７から電源ライン１ａへの雑音信号の漏洩を防止することができる。
また、第３の雑音除去回路１０は、共振周波数が異なる第１及び第２のフィルタ１０ａ、１０ｂを備えており、複数の周波数成分を減衰させることができる。これにより、第１のＶＣＯ２や第２のＶＣＯ３が生成する発振信号に生じるスプリアスを低減することができ、発振信号の品質を向上することができる。
【００４２】
この発明は、上記実施の形態に限定されず、様々な変形及び応用が可能である。
例えば、上記実施の形態では、第１のＶＣＯ２と第２のＶＣＯ３といった、２つの電圧制御発振器を設けた場合について説明したが、より多くの電圧制御発振器を設けてもよい。
この場合には、各電圧制御発振器に電力を供給するための電力ラインに雑音除去回路を設け、その共振周波数が電圧制御発振器の発振周波数と一致するように設定すればよい。
【００４３】
また、各雑音除去回路８〜１１は、抵抗とコンデンサを用いて形成したものに限定されず、例えばビーズやインダクタを用いた任意の共振回路を適用可能である。
【００４４】
さらに、第３の雑音除去回路１０以外の雑音除去回路８、９、１１を複数の周波数成分を減衰するための構成としてもよい。
【００４５】
また、上記実施の形態では、第３の雑音除去回路１０が、第１のフィルタ１０ａと第２のフィルタ１０ｂを備えるものとして説明したが、さらに、図３に示すように、共振周波数（自己共振点）が第１のＶＣＯ２の発振周波数ｆ１と等しくなるように抵抗Ｒ３３の抵抗値及びコンデンサＣ３３の容量を設定した第３のフィルタ１０ｃを設けてもよい。
【００４６】
【発明の効果】
以上の説明のように、この発明によれば、雑音信号が電源ラインに漏洩することを適切に防止することにより、発振信号に生じるスプリアスを低減することができ、発振信号の品質を向上することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態に係る発振信号生成器の構成を示す図である。
【図２】発振信号の周波数スペクトラムを例示する図である。
【図３】この発明の実施の形態に係る発振信号生成器の変形例を示す図である。
【図４】従来の発振信号生成器の構成を示す図である。
【図５】従来の発振信号生成器が生成する発振信号の周波数スペクトラムを例示する図である。
【符号の説明】
１、５１ 直流電源
１ａ、５１ａ 電源ライン
２、３、５２、５３ ＶＣＯ
４、５４ 位相同期回路
５、６、５５、５６ ＬＰＦ
７、５７ 基準周波数発振器
８、９、１０、１１、
５８、５９、６０、６１ 雑音除去回路
１０ａ、１０ｂ、１０ｃ フィルタ
Ｒ１、Ｒ２、Ｒ３１、Ｒ３２、Ｒ３３、Ｒ４、
Ｒ５１、Ｒ５２、Ｒ５３、Ｒ５４ 抵抗
Ｃ１、Ｃ２、Ｃ３１、Ｃ３２、Ｃ３３、Ｃ４
Ｃ５１、Ｃ５２、Ｃ５３、Ｃ５４、Ｃ５５ コンデンサ
ＧＮＤ グランド
【発明の属する技術分野】
この発明は、複数の電圧制御発振器を用いて発振信号を生成する発振信号生成器に係り、特に、発振信号の品質を向上することができる発振信号生成器に関する。
【０００２】
【従来の技術】
複数の電圧制御発振器（ＶＣＯ；Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）と、１つ（あるいは複数）のリファレンス周波数発振器とを用いて発振信号を生成するＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）周波数シンセサイザ等の発振信号生成器が知られている。
こうした発振信号生成器は、例えば携帯電話機等の移動電話装置が無線信号を送受信して通信する際の局部発振信号を生成する回路等として利用されている。
【０００３】
図４は、こうした複数のＶＣＯを用いて発振信号を生成する従来の発振信号生成器の一例を示す図である。
図４に示す発振信号生成器は、直流電源５１から電源ライン５１ａを介して各部位に電力を供給する際、第１のＶＣＯ５２、第２のＶＣＯ５３、位相同期回路５４及び基準周波数発振器５７に雑音信号が入り込むことを防止するため、第１から第４の雑音除去回路５８〜６１が設けられている。
【０００４】
図５（ａ）は、第１のＶＣＯ５２が出力する発振信号の周波数スペクトラムを例示する図である。
図５（ａ）に示す周波数スペクトラムは、中心周波数を１６２０．２ＭＨｚとし、測定帯域幅を１ＭＨｚとしたときのものであり、このとき、オフセット２００ｋＨｚでのスプリアスレベルは、約−６０ｄＢｃである。
なお、基準周波数発振器５７の発振周波数は１３ＭＨｚとしている。
【０００５】
また、図５（ｂ）は、第２のＶＣＯ５３が出力する発振信号の周波数スペクトラムを例示する図である。
図５（ｂ）は、中心周波数を５４０ＭＨｚとし、測定帯域幅を１ＭＨｚとしたときのものであり、このとき、オフセット２００ｋＨｚでのスプリアスレベルは、約−４９ｄＢｃである。
【０００６】
【発明が解決しようとする課題】
上記従来技術では、第１から第４の雑音除去回路５８〜６１の自己共振点（共振周波数）を、第１のＶＣＯ５２や第２のＶＣＯ５３、位相同期回路５４及び基準周波数発振器５７の動作特性を考慮することなく設定していた。
このため、電源ライン５１ａを介した雑音信号の回り込みを排除することができず、第１のＶＣＯ５２や第２のＶＣＯ５３が生成する発振信号にスプリアスが発生する原因となっていた。
【０００７】
また、第３の雑音除去回路６０は、並列接続されたコンデンサＣ５３及びＣ５４を備えているが、これら２つのコンデンサＣ５３及びＣ５４の合成容量により規定される自己共振点（共振周波数）を有するのみであり、複数の周波数成分を減衰させることが困難であった。
このため、第１のＶＣＯ５２や第２のＶＣＯ５３が生成する発振信号にスプリアスが発生し、発振信号の品質が低下するという問題があった。
【０００８】
この発明は、上記実状に鑑みてなされたものであり、発振信号に生じるスプリアスを低減して、発振信号の品質を向上することができる発振信号生成器を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するべく、この発明の発振信号生成器は、
発振信号を生成する発振信号生成手段と、
電源ラインを介して、前記発振信号生成手段に電力を供給する電力供給手段と、
前記電源ラインに設けられ、前記発振信号生成手段が生成する発振信号の周波数と同一周波数の雑音信号を除去する雑音除去手段とを備え、
前記発振信号生成手段は、
所定周波数の参照信号を生成する基準周波数発振器と、
電圧信号の大きさに応じた周波数の発振信号を生成する複数の電圧制御発振器と、
前記基準周波数発振器により生成された参照信号と前記複数の電圧制御発振器のうちのいずれかにより生成された発振信号の位相差に応じた電圧信号を生成する位相同期回路とを備え、
前記雑音除去手段は、前記位相同期回路に接続され、前記複数の電圧制御発振器のうちのいずれかが生成する発振信号の周波数及び前記基準周波数発振器が生成する参照信号の周波数を共振周波数とする共振回路を備える、
ことを特徴とする。
【００１０】
この発明によれば、雑音除去手段は、発振信号生成手段が生成する発振信号の周波数と同一周波数の雑音信号を除去することができ、発振信号生成手段から電源ラインへの雑音信号の漏洩を防止することができる。
これにより、雑音信号が電源ラインに漏洩することで発振信号に生じるスプリアスを低減することができ、発振信号の品質を向上することができる。
【００１２】
前記共振回路は、前記位相同期回路にて発生した複数の周波数成分を有する雑音信号を除去することが望ましい。
【００１３】
例えば、前記共振回路は、
一端が前記位相同期回路に接続された第１の抵抗と、
一端が前記電源ラインに接続され、他の一端が前記第１の抵抗の前記位相同期回路に接続されていない一端に接続された第２の抵抗と、
一端が前記第１の抵抗と前記位相同期回路の接続点に接続され、他の一端が共通電位に接続された第１のコンデンサと、
一端が前記第１の抵抗と前記第２の抵抗の接続点に接続され、他の一端が前記電源ラインに接続された第２のコンデンサとを備えてもよい。
【００１４】
前記雑音除去手段は、各前記電圧制御発振器に接続され、接続先の各前記電圧制御発振器が生成する発振信号の周波数を共振周波数とする複数の回路を備えてもよい。
【００１５】
前記雑音除去手段は、前記基準周波数発振器に接続され、前記基準周波数発振器が生成する参照信号の周波数を共振周波数とする回路を備えてもよい。
【００１６】
【発明の実施の形態】
以下に、図面を参照して、この発明の実施の形態に係る発振信号生成器について詳細に説明する。
【００１７】
図１は、この発明の実施の形態に係る発振信号生成器の構成を示す図である。図示するように、この発振信号生成器は、直流電源１と、第１及び第２のＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ；電圧制御発振器）２、３と、位相同期回路４と、第１及び第２のＬＰＦ（Ｌｏｗ Ｐａｓｓ Ｆｉｌｔｅｒ）５、６と、基準周波数発振器７と、第１から第４の雑音除去回路８〜１１とを備えている。
【００１８】
直流電源１は、リチウムイオン二次電池等の電池を含んだ電源回路等から構成され、例えば電池が出力する電圧をスイッチングレギュレータにより規定し、電源ライン１ａを介して、この発振信号生成器の各部位に供給する。
【００１９】
第１及び第２のＶＣＯ２、３は、それぞれ第１及び第２のＬＰＦ５、６を介して位相同期回路４から受けた電圧信号の大きさ（電圧値）に応じた周波数の発振信号を生成する電圧制御発振器である。第１及び第２のＶＣＯ２、３は、生成した発振信号を局部発振信号として例えば外部の無線信号処理回路等に供給すると共に、位相同期回路４に帰還させることにより、基準周波数発振器７が生成する参照信号との同期を保持する。
ここで、第１のＶＣＯ２は、第１の雑音除去回路８を介して直流電源１から電力の供給を受け、グランドＧＮＤに接続されることにより共通電位に接続されている。また、第２のＶＣＯ３は、第２の雑音除去回路９を介して直流電源１から電力の供給を受け、グランドＧＮＤに接続されることにより共通電位に接続されている。
【００２０】
位相同期回路４は、位相比較器、プログラム・カウンタ等から構成され、第１のＶＣＯ２と第２のＶＣＯ３のうちのいずれか一方が生成した発振信号を選択し、選択した発振信号と基準周波数発振器７が生成した参照信号との間で位相を比較し、位相差に応じた電圧値（及び／又はパルス幅、及び／又はパルス数）の電圧信号を生成する。位相同期回路４は、生成した電圧信号を、発振信号を生成した第１のＶＣＯ２又は第２のＶＣＯ３に供給するため、第１のＬＰＦ５又は第２のＬＰＦ６に送る。
【００２１】
第１及び第２のＬＰＦ５、６は、例えば抵抗とコンデンサで形成されるラグフィルタ等から構成され、位相同期回路４から受けた電圧信号を平滑化し、それぞれ第１及び第２のＶＣＯ２、３に供給するための低域通過回路である。
【００２２】
基準周波数発振器７は、水晶発振器等から構成され、一定の発振周波数を有する参照信号を生成するためのものであり、生成した参照信号を位相同期回路４に供給する。
【００２３】
第１の雑音除去回路８は、第１のＶＣＯ２と直流電源１とを接続する電源ライン１ａに設けられ、第１のＶＣＯ２から電源ライン１ａに漏洩する雑音信号を除去するためのものである。
より具体的には、第１の雑音除去回路８は、第１のＶＣＯ２に共通接続された抵抗Ｒ１及びコンデンサＣ１を備えている。抵抗Ｒ１の他端は、電源ライン１ａに接続されている。コンデンサＣ１の他端は、グランドＧＮＤに接続されている。
また、第１の雑音除去回路８は、共振周波数（自己共振点）が第１のＶＣＯ２の発振周波数（中心周波数）と等しくなるように設定され、第１のＶＣＯ２が動作することによる電源電圧の変動が電源ライン１ａに波及することを防止する。
【００２４】
第２の雑音除去回路９は、第２のＶＣＯ３と直流電源１とを接続する電源ライン１ａに設けられ、第２のＶＣＯ３から電源ライン１ａに漏洩する雑音信号を除去するためのものである。
より具体的には、第２の雑音除去回路９は、第２のＶＣＯ３に共通接続された抵抗Ｒ２及びコンデンサＣ２を備えている。抵抗Ｒ２の他端は、電源ライン１ａに接続されている。コンデンサＣ２の他端は、グランドＧＮＤに接続されている。
また、第２の雑音除去回路９は、共振周波数（自己共振点）が第２のＶＣＯ３の発振周波数（中心周波数）と等しくなるように設定され、第２のＶＣＯ３が動作することによる電源電圧の変動が電源ライン１ａに波及することを防止する。
【００２５】
第３の雑音除去回路１０は、第１のフィルタ１０ａと、第２のフィルタ１０ｂとを備え、位相同期回路４と直流電源１とを接続する電源ライン１ａに設けられることにより、位相同期回路４から電源ライン１ａに漏洩する雑音信号を除去する。
【００２６】
第１のフィルタ１０ａは、位相同期回路４に共通接続された抵抗Ｒ３１及びコンデンサＣ３１を備えている。抵抗Ｒ３１の他端は第２のフィルタ１０ｂに接続されている。コンデンサＣ３１の他端は、グランドＧＮＤに接続されている。
また、第１のフィルタ１０ａは、例えば共振周波数（自己共振点）が基準周波数発振器７の発振周波数と等しくなるように設定され、位相同期回路４が動作することにより発生する電源電圧の変動のうち、基準周波数発振器７の発振周波数に相当する周波数成分を除去する。
【００２７】
第２のフィルタ１０ｂは、第１のフィルタ１０ａに共通接続された抵抗Ｒ３２及びコンデンサＣ３２を備えている。抵抗Ｒ３２の他端は電源ライン１ａに接続されている。コンデンサＣ３２の他端は、グランドＧＮＤに接続されている。
また、第２のフィルタ１０ｂは、例えば共振周波数（自己共振点）が第２のＶＣＯ３の発振周波数（中心周波数）と等しくなるように設定され、位相同期回路４が動作することにより発生する電源電圧の変動のうち、第２のＶＣＯ３の発振周波数に相当する周波数成分を除去する。
【００２８】
第４の雑音除去回路１１は、基準周波数発振器７と直流電源１とを接続する電源ライン１ａに設けられ、基準周波数発振器７から電源ライン１ａに漏洩する雑音信号を除去するためのものである。
より具体的には、第４の雑音除去回路１１は、基準周波数発振器７に共通接続された抵抗Ｒ４と、コンデンサＣ４とを備えている。抵抗Ｒ４の他端は、電源ライン１ａに接続されている。コンデンサＣ４の他端は、グランドＧＮＤに接続されている。
また、第４の雑音除去回路１１は、共振周波数（自己共振点）が基準周波数発振器７の発振周波数と等しくなるように設定され、基準周波数発振器７が動作することによる電源電圧の変動が、電源ライン１ａに波及することを防止する。
【００２９】
以下に、この発明の実施の形態に係る発振信号生成器の動作を説明する。
この発振信号生成器は、各部位が動作することによる電源電圧の変動を効果的に防止することにより、発振信号におけるスプリアスの発生を抑制し、発振信号の品質を向上することができる装置である。
【００３０】
ここで、第１のＶＣＯ２の発振周波数がｆ１、第２のＶＣＯ３の発振周波数がｆ２、基準周波数発振器７の発振周波数がｆ３であるとする。
【００３１】
この際、第１のＶＣＯ２に、電源ライン１ａを介して、第２のＶＣＯ３の発振周波数ｆ２に等しい周波数の雑音信号と、基準周波数発振器７の発振周波数ｆ３に等しい周波数の雑音信号とが入り込むと、第１のＶＣＯ２が生成する発振信号には、数式１に示すような周波数ｆｓ１、ｆｓ２にスプリアスが発生する。
【数１】
ｆｓ１＝ｅ×（ａ×ｆ１±ｂ×ｆ２）
ｆｓ２＝ｆ×（ｃ×ｆ１±ｄ×ｆ３）
ここで、ａ，ｂ，ｃ，ｄ，ｅ，ｆは、任意の自然数又は任意の分数である。
【００３２】
また、第２のＶＣＯ３に、電源ライン１ａを介して、第１のＶＣＯ２の発振周波数ｆ１に等しい周波数の雑音信号と、基準周波数発振器７の発振周波数ｆ３に等しい周波数の雑音信号とが入り込むと、第２のＶＣＯ３が生成する発振信号には、数式２に示すような周波数ｆｓ３、ｆｓ４にスプリアスが発生する。
【数２】
ｆｓ３＝ｕ×（ｗ×ｆ２±ｘ×ｆ１）
ｆｓ４＝ｖ×（ｙ×ｆ２±ｚ×ｆ３）
ここで、ｕ，ｖ，ｗ，ｘ，ｙ，ｚは、任意の自然数又は任意の分数である。
【００３３】
そこで、第１のＶＣＯ２、第２のＶＣＯ３及び基準周波数発振器７と直流電源１とを接続する電源ライン１ａに、第１の雑音除去回路８、第２の雑音除去回路９及び第４の雑音除去回路１１を設けることにより、それぞれの機器から生じる雑音信号を除去する。
【００３４】
第１の雑音除去回路８は、共振周波数（自己共振点）が第１のＶＣＯ２の発振周波数ｆ１と等しくなるように、抵抗Ｒ１の抵抗値及びコンデンサＣ１の容量が設定されている。第２の雑音除去回路９は、共振周波数（自己共振点）が第２のＶＣＯ３の発振周波数ｆ２と等しくなるように、抵抗Ｒ２の抵抗値及びコンデンサＣ２の容量が設定されている。第４の雑音除去回路１１は、共振周波数（自己共振点）が基準周波数発振器７の発振周波数ｆ３と等しくなるように、抵抗Ｒ４の抵抗値及びコンデンサＣ４の容量が設定されている。
これにより、第１及び第２のＶＣＯ２、３や基準周波数発振器７にて発生した雑音信号が電源ライン１ａに波及することを適切に防止し、第１のＶＣＯ２や第２のＶＣＯ３が生成する発振信号のスプリアスを低減することができる。
【００３５】
また、位相同期回路４は、第１及び第２のＶＣＯ２、３が生成した発振信号と、基準周波数発振器７が生成した参照信号を受ける。このため、位相同期回路４は、第１のＶＣＯ２の発振周波数ｆ１と、第２のＶＣＯ３の発振周波数ｆ２と、基準周波数発振器７の発振周波数ｆ３に相当する周波数成分を有する雑音信号を発生する。
位相同期回路４にて発生した雑音信号が電源ライン１ａに漏洩すると、上述のように、第１のＶＣＯ２が生成する発振信号及び第２のＶＣＯ２が生成する発振信号にスプリアスが発生する。
【００３６】
そこで、位相同期回路４と直流電源１とを接続する電源ライン１ａに、第３の雑音除去回路１０を設けることにより、位相同期回路４から生じる雑音信号を除去する。
【００３７】
第３の雑音除去回路１０は、共振周波数（自己共振点）が基準周波数発振器７の発振周波数ｆ３と等しくなるように抵抗Ｒ３１の抵抗値及びコンデンサＣ３１の容量を設定した第１のフィルタ１０ａを備えている。
これにより、位相同期回路４にて発生した雑音信号のうち、基準周波数発振器７の発振周波数ｆ３に相当する周波数成分を除去して電源ライン１ａに漏洩することを防止し、第１のＶＣＯ２や第２のＶＣＯ３が生成する発振信号のスプリアスを低減することができる。
【００３８】
また、第３の雑音除去回路１０は、共振周波数（自己共振点）が第２のＶＣＯ３の発振周波数（中心周波数）ｆ２と等しくなるように抵抗Ｒ３２の抵抗値及びコンデンサＣ３２の容量を設定した第２のフィルタ１０ｂを備えている。
これにより、位相同期回路４にて発生した雑音信号のうち、第２のＶＣＯ３の発振周波数ｆ２に相当する周波数成分を除去して電源ライン１ａに漏洩することを適切に防止し、第１のＶＣＯ２や第２のＶＣＯ３が生成する発振信号のスプリアスを低減することができる。
【００３９】
図２（ａ）は、第１のＶＣＯ２が出力する発振信号の周波数スペクトラムを例示する図である。
図２（ａ）に示す周波数スペクトラムは、中心周波数を１６２０．２ＭＨｚとし、測定帯域幅を１ＭＨｚとしたときのものであり、このとき、オフセット２００ｋＨｚでのスプリアスレベルは、約−６６ｄＢｃである。
すなわち、第１から第４の雑音除去回路８〜１１が雑音信号を除去することにより、第１のＶＣＯ２が出力する発振信号のスプリアスレベルは、６ｄＢｃ程度改善され、発振信号の周波数特性を向上することができる。
なお、スプリアスが発生する周波数であるオフセット２００ｋＨｚは、数式１に示す周波数ｆｓ１において、ａ＝ｅ＝１、ｂ＝３としてマイナス符号を採った場合に相当する。また、基準周波数発振器７の発振周波数は１３ＭＨｚとしている。
【００４０】
また、図２（ｂ）は、第２のＶＣＯ３が出力する発振信号の周波数スペクトラムを例示する図である。
図２（ｂ）に示す周波数スペクトラムは、中心周波数を５４０ＭＨｚとし、測定帯域幅を１ＭＨｚとしたときのものであり、このとき、オフセット２００ｋＨｚでのスプリアスレベルは、約−６８ｄＢｃである。
すなわち、第１から第４の雑音除去回路８〜１１が雑音信号を除去することにより、第２のＶＣＯ３が出力する発振信号のスプリアスレベルは、１９ｄＢｃ程度改善され、発振信号の周波数特性を向上することができる。
【００４１】
以上説明したように、この発明によれば、第１から第４の雑音除去回路８〜１１の共振周波数を、第１のＶＣＯ２の発振周波数や第２のＶＣＯ３の発振周波数、基準周波数発振器７の発振周波数に応じた値に設定することで、第１のＶＣＯ２、第２のＶＣＯ３、位相同期回路４及び基準周波数発振器７から電源ライン１ａへの雑音信号の漏洩を防止することができる。
また、第３の雑音除去回路１０は、共振周波数が異なる第１及び第２のフィルタ１０ａ、１０ｂを備えており、複数の周波数成分を減衰させることができる。これにより、第１のＶＣＯ２や第２のＶＣＯ３が生成する発振信号に生じるスプリアスを低減することができ、発振信号の品質を向上することができる。
【００４２】
この発明は、上記実施の形態に限定されず、様々な変形及び応用が可能である。
例えば、上記実施の形態では、第１のＶＣＯ２と第２のＶＣＯ３といった、２つの電圧制御発振器を設けた場合について説明したが、より多くの電圧制御発振器を設けてもよい。
この場合には、各電圧制御発振器に電力を供給するための電力ラインに雑音除去回路を設け、その共振周波数が電圧制御発振器の発振周波数と一致するように設定すればよい。
【００４３】
また、各雑音除去回路８〜１１は、抵抗とコンデンサを用いて形成したものに限定されず、例えばビーズやインダクタを用いた任意の共振回路を適用可能である。
【００４４】
さらに、第３の雑音除去回路１０以外の雑音除去回路８、９、１１を複数の周波数成分を減衰するための構成としてもよい。
【００４５】
また、上記実施の形態では、第３の雑音除去回路１０が、第１のフィルタ１０ａと第２のフィルタ１０ｂを備えるものとして説明したが、さらに、図３に示すように、共振周波数（自己共振点）が第１のＶＣＯ２の発振周波数ｆ１と等しくなるように抵抗Ｒ３３の抵抗値及びコンデンサＣ３３の容量を設定した第３のフィルタ１０ｃを設けてもよい。
【００４６】
【発明の効果】
以上の説明のように、この発明によれば、雑音信号が電源ラインに漏洩することを適切に防止することにより、発振信号に生じるスプリアスを低減することができ、発振信号の品質を向上することができる。
【図面の簡単な説明】
【図１】この発明の実施の形態に係る発振信号生成器の構成を示す図である。
【図２】発振信号の周波数スペクトラムを例示する図である。
【図３】この発明の実施の形態に係る発振信号生成器の変形例を示す図である。
【図４】従来の発振信号生成器の構成を示す図である。
【図５】従来の発振信号生成器が生成する発振信号の周波数スペクトラムを例示する図である。
【符号の説明】
１、５１ 直流電源
１ａ、５１ａ 電源ライン
２、３、５２、５３ ＶＣＯ
４、５４ 位相同期回路
５、６、５５、５６ ＬＰＦ
７、５７ 基準周波数発振器
８、９、１０、１１、
５８、５９、６０、６１ 雑音除去回路
１０ａ、１０ｂ、１０ｃ フィルタ
Ｒ１、Ｒ２、Ｒ３１、Ｒ３２、Ｒ３３、Ｒ４、
Ｒ５１、Ｒ５２、Ｒ５３、Ｒ５４ 抵抗
Ｃ１、Ｃ２、Ｃ３１、Ｃ３２、Ｃ３３、Ｃ４
Ｃ５１、Ｃ５２、Ｃ５３、Ｃ５４、Ｃ５５ コンデンサ
ＧＮＤ グランド
Claims (5)
- 発振信号を生成する発振信号生成手段と、
電源ラインを介して、前記発振信号生成手段に電力を供給する電力供給手段と、
前記電源ラインに設けられ、前記発振信号生成手段が生成する発振信号の周波数と同一周波数の雑音信号を除去する雑音除去手段とを備え、
前記発振信号生成手段は、
所定周波数の参照信号を生成する基準周波数発振器と、
電圧信号の大きさに応じた周波数の発振信号を生成する複数の電圧制御発振器と、
前記基準周波数発振器により生成された参照信号と前記複数の電圧制御発振器のうちのいずれかにより生成された発振信号の位相差に応じた電圧信号を生成する位相同期回路とを備え、
前記雑音除去手段は、前記位相同期回路に接続され、前記複数の電圧制御発振器のうちのいずれかが生成する発振信号の周波数及び前記基準周波数発振器が生成する参照信号の周波数を共振周波数とする共振回路を備える、
ことを特徴とする発振信号生成器。 - 前記共振回路は、前記位相同期回路にて発生した複数の周波数成分を有する雑音信号を除去する、
ことを特徴とする請求項１に記載の発振信号生成器。 - 前記共振回路は、
一端が前記位相同期回路に接続された第１の抵抗と、
一端が前記電源ラインに接続され、他の一端が前記第１の抵抗の前記位相同期回路に接続されていない一端に接続された第２の抵抗と、
一端が前記第１の抵抗と前記位相同期回路の接続点に接続され、他の一端が共通電位に接続された第１のコンデンサと、
一端が前記第１の抵抗と前記第２の抵抗の接続点に接続され、他の一端が前記電源ラインに接続された第２のコンデンサとを備える、
ことを特徴とする請求項１又は２に記載の発振信号生成器。 - 前記雑音除去手段は、各前記電圧制御発振器に接続され、接続先の各前記電圧制御発振器が生成する発振信号の周波数を共振周波数とする複数の回路を備える、
ことを特徴とする請求項１、２又は３に記載の発振信号生成器。 - 前記雑音除去手段は、前記基準周波数発振器に接続され、前記基準周波数発振器が生成する参照信号の周波数を共振周波数とする回路を備える、
ことを特徴とする請求項１から４のいずれか１項に記載の発振信号生成器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000155875A JP3571617B2 (ja) | 2000-05-26 | 2000-05-26 | 発振信号生成器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000155875A JP3571617B2 (ja) | 2000-05-26 | 2000-05-26 | 発振信号生成器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001339295A JP2001339295A (ja) | 2001-12-07 |
| JP3571617B2 true JP3571617B2 (ja) | 2004-09-29 |
Family
ID=18660748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000155875A Expired - Fee Related JP3571617B2 (ja) | 2000-05-26 | 2000-05-26 | 発振信号生成器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3571617B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4236998B2 (ja) | 2003-02-19 | 2009-03-11 | 株式会社神戸製鋼所 | 発振器 |
| JP4055801B2 (ja) * | 2003-06-27 | 2008-03-05 | 松下電器産業株式会社 | Ｖｃｏ装置 |
| JP4576862B2 (ja) * | 2004-03-22 | 2010-11-10 | 株式会社デンソー | 集積回路装置 |
| JP2009089049A (ja) * | 2007-09-28 | 2009-04-23 | Sony Corp | 半導体装置、固体撮像素子、およびカメラシステム |
| JP2008295102A (ja) * | 2008-09-03 | 2008-12-04 | Kyocera Corp | シンセサイザ装置及びこれを備える携帯通信端末 |
| JP2016134735A (ja) * | 2015-01-19 | 2016-07-25 | セイコーエプソン株式会社 | 発振器、電子機器及び移動体 |
-
2000
- 2000-05-26 JP JP2000155875A patent/JP3571617B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001339295A (ja) | 2001-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101682296B (zh) | 扩展频谱控制锁相环电路及其启动方法 | |
| TWI420822B (zh) | 振盪寬頻頻率之裝置及方法 | |
| JPH04119705A (ja) | 電圧制御発振器 | |
| US8102196B1 (en) | Programmable dual phase-locked loop clock signal generator and conditioner | |
| GB2078031A (en) | Phase-locked loop system with multiple feedback | |
| KR950035096A (ko) | Pll신디사이저 및 그 제어방법 | |
| JP3571617B2 (ja) | 発振信号生成器 | |
| US7538630B2 (en) | Voltage controlled oscillator | |
| US6724273B1 (en) | Filter circuitry for voltage controlled oscillator | |
| US6181216B1 (en) | Low phase-noise voltage controlled oscillator | |
| KR100746199B1 (ko) | 플리커 잡음을 감소시킬 수 있는 반도체 회로 | |
| KR100233965B1 (ko) | 수신기 | |
| JP2639285B2 (ja) | 注入同期形逓倍発振器 | |
| JP2897661B2 (ja) | 電圧制御型ｓａｗ発振器 | |
| Kamath et al. | A 13MHz input, 480MHz output Fractional Phase Lock Loop with 1MHz bandwidth | |
| JPH10261918A (ja) | 電圧制御発振回路 | |
| JP3221579B2 (ja) | 電圧制御発振器を用いたｐｌｌ回路 | |
| JP3441049B2 (ja) | 高周波モジュール | |
| JPH06338793A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH1127144A (ja) | 周波数シンセサイザ | |
| JP2004096470A (ja) | 位相ロックドループ回路 | |
| KR200359924Y1 (ko) | 듀얼밴드모드 중간주파수 발생장치 | |
| KR100354965B1 (ko) | 위상동기루프 모듈 | |
| JPH09116429A (ja) | Ｖｃｏの発振周波数調整装置 | |
| RU2237357C2 (ru) | Генератор для ультразвукового преобразователя |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040624 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |