JP2001339295A - 発振信号生成器 - Google Patents
発振信号生成器Info
- Publication number
- JP2001339295A JP2001339295A JP2000155875A JP2000155875A JP2001339295A JP 2001339295 A JP2001339295 A JP 2001339295A JP 2000155875 A JP2000155875 A JP 2000155875A JP 2000155875 A JP2000155875 A JP 2000155875A JP 2001339295 A JP2001339295 A JP 2001339295A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- oscillation signal
- oscillation
- power supply
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
振信号の品質を向上する。 【解決手段】 第1の雑音除去回路8は、第1のVCO
2と直流電源1とを接続する電源ライン1aに設けら
れ、共振周波数が第1のVCO2の発振周波数と等しく
なるように設定されている。第2の雑音除去回路9は、
第2のVCO3と直流電源1とを接続する電源ライン1
aに設けられ、共振周波数が第2のVCO3の発振周波
数と等しくなるように設定されている。第3の雑音除去
回路10は、位相同期回路4と直流電源1とを接続する
電源ライン1aに設けられ、共振周波数が基準周波数発
振器7の発振周波数と等しくなるように設定された第1
のフィルタ10aと、共振周波数が第2のVCO3の発
振周波数と等しくなるように設定された第2のフィルタ
10bとを備えている。
Description
発振器を用いて発振信号を生成する発振信号生成器に係
り、特に、発振信号の品質を向上することができる発振
信号生成器に関する。
e Controlled Oscillator)と、1つ(あるいは複数)
のリファレンス周波数発振器とを用いて発振信号を生成
するPLL(Phase Locked Loop)周波数シンセサイザ
等の発振信号生成器が知られている。こうした発振信号
生成器は、例えば携帯電話機等の移動電話装置が無線信
号を送受信して通信する際の局部発振信号を生成する回
路等として利用されている。
振信号を生成する従来の発振信号生成器の一例を示す図
である。図4に示す発振信号生成器は、直流電源51か
ら電源ライン51aを介して各部位に電力を供給する
際、第1のVCO52、第2のVCO53、位相同期回
路54及び基準周波数発振器57に雑音信号が入り込む
ことを防止するため、第1から第4の雑音除去回路58
〜61が設けられている。
る発振信号の周波数スペクトラムを例示する図である。
図5(a)に示す周波数スペクトラムは、中心周波数を
1620.2MHzとし、測定帯域幅を1MHzとした
ときのものであり、このとき、オフセット200kHz
でのスプリアスレベルは、約−60dBcである。な
お、基準周波数発振器57の発振周波数は13MHzと
している。
出力する発振信号の周波数スペクトラムを例示する図で
ある。図5(b)は、中心周波数を540MHzとし、
測定帯域幅を1MHzとしたときのものであり、このと
き、オフセット200kHzでのスプリアスレベルは、
約−49dBcである。
1から第4の雑音除去回路58〜61の自己共振点(共
振周波数)を、第1のVCO52や第2のVCO53、
位相同期回路54及び基準周波数発振器57の動作特性
を考慮することなく設定していた。このため、電源ライ
ン51aを介した雑音信号の回り込みを排除することが
できず、第1のVCO52や第2のVCO53が生成す
る発振信号にスプリアスが発生する原因となっていた。
続されたコンデンサC53及びC54を備えているが、
これら2つのコンデンサC53及びC54の合成容量に
より規定される自己共振点(共振周波数)を有するのみ
であり、複数の周波数成分を減衰させることが困難であ
った。このため、第1のVCO52や第2のVCO53
が生成する発振信号にスプリアスが発生し、発振信号の
品質が低下するという問題があった。
のであり、発振信号に生じるスプリアスを低減して、発
振信号の品質を向上することができる発振信号生成器を
提供することを目的とする。
く、この発明の発振信号生成器は、発振信号を生成する
発振信号生成手段と、電源ラインを介して、前記発振信
号生成手段に電力を供給する電力供給手段と、前記電源
ラインに設けられ、前記発振信号生成手段が生成する発
振信号の周波数と同一周波数の雑音信号を除去する雑音
除去手段とを備える、ことを特徴とする。
信号生成手段が生成する発振信号の周波数と同一周波数
の雑音信号を除去することができ、発振信号生成手段か
ら電源ラインへの雑音信号の漏洩を防止することができ
る。これにより、雑音信号が電源ラインに漏洩すること
で発振信号に生じるスプリアスを低減することができ、
発振信号の品質を向上することができる。
は、所定周波数の参照信号を生成する基準周波数発振器
と、電圧信号の大きさに応じた周波数の発振信号を生成
する複数の電圧制御発振器と、前記基準周波数発振器に
より生成された参照信号と前記複数の電圧制御発振器の
うちのいずれかにより生成された発振信号の位相差に応
じた電圧信号を生成する位相同期回路とを備え、前記雑
音除去手段は、前記位相同期回路に接続され、前記複数
の電圧制御発振器のうちのいずれかが生成する発振信号
の周波数と、前記基準周波数発振器が生成する参照信号
の周波数とを共振周波数とする共振回路を備えることが
望ましい。
生した複数の周波数成分を有する雑音信号を除去するこ
とが望ましい。
同期回路に接続された第1の抵抗と、一端が前記電源ラ
インに接続され、他の一端が前記第1の抵抗の前記位相
同期回路に接続されていない一端に接続された第2の抵
抗と、一端が前記第1の抵抗と前記位相同期回路の接続
点に接続され、他の一端が共通電位に接続された第1の
コンデンサと、一端が前記第1の抵抗と前記第2の抵抗
の接続点に接続され、他の一端が前記電源ラインに接続
された第2のコンデンサとを備えてもよい。
器に接続され、接続先の各前記電圧制御発振器が生成す
る発振信号の周波数を共振周波数とする複数の回路を備
えてもよい。
器に接続され、前記基準周波数発振器が生成する参照信
号の周波数を共振周波数とする回路を備えてもよい。
明の実施の形態に係る発振信号生成器について詳細に説
明する。
信号生成器の構成を示す図である。図示するように、こ
の発振信号生成器は、直流電源1と、第1及び第2のV
CO(Voltage Controlled Oscillator;電圧制御発振
器)2、3と、位相同期回路4と、第1及び第2のLP
F(Low Pass Filter)5、6と、基準周波数発振器7
と、第1から第4の雑音除去回路8〜11とを備えてい
る。
の電池を含んだ電源回路等から構成され、例えば電池が
出力する電圧をスイッチングレギュレータにより規定
し、電源ライン1aを介して、この発振信号生成器の各
部位に供給する。
第1及び第2のLPF5、6を介して位相同期回路4か
ら受けた電圧信号の大きさ(電圧値)に応じた周波数の
発振信号を生成する電圧制御発振器である。第1及び第
2のVCO2、3は、生成した発振信号を局部発振信号
として例えば外部の無線信号処理回路等に供給すると共
に、位相同期回路4に帰還させることにより、基準周波
数発振器7が生成する参照信号との同期を保持する。こ
こで、第1のVCO2は、第1の雑音除去回路8を介し
て直流電源1から電力の供給を受け、グランドGNDに
接続されることにより共通電位に接続されている。ま
た、第2のVCO3は、第2の雑音除去回路9を介して
直流電源1から電力の供給を受け、グランドGNDに接
続されることにより共通電位に接続されている。
ム・カウンタ等から構成され、第1のVCO2と第2の
VCO3のうちのいずれか一方が生成した発振信号を選
択し、選択した発振信号と基準周波数発振器7が生成し
た参照信号との間で位相を比較し、位相差に応じた電圧
値(及び/又はパルス幅、及び/又はパルス数)の電圧
信号を生成する。位相同期回路4は、生成した電圧信号
を、発振信号を生成した第1のVCO2又は第2のVC
O3に供給するため、第1のLPF5又は第2のLPF
6に送る。
抗とコンデンサで形成されるラグフィルタ等から構成さ
れ、位相同期回路4から受けた電圧信号を平滑化し、そ
れぞれ第1及び第2のVCO2、3に供給するための低
域通過回路である。
構成され、一定の発振周波数を有する参照信号を生成す
るためのものであり、生成した参照信号を位相同期回路
4に供給する。
と直流電源1とを接続する電源ライン1aに設けられ、
第1のVCO2から電源ライン1aに漏洩する雑音信号
を除去するためのものである。より具体的には、第1の
雑音除去回路8は、第1のVCO2に共通接続された抵
抗R1及びコンデンサC1を備えている。抵抗R1の他
端は、電源ライン1aに接続されている。コンデンサC
1の他端は、グランドGNDに接続されている。また、
第1の雑音除去回路8は、共振周波数(自己共振点)が
第1のVCO2の発振周波数(中心周波数)と等しくな
るように設定され、第1のVCO2が動作することによ
る電源電圧の変動が電源ライン1aに波及することを防
止する。
と直流電源1とを接続する電源ライン1aに設けられ、
第2のVCO3から電源ライン1aに漏洩する雑音信号
を除去するためのものである。より具体的には、第2の
雑音除去回路9は、第2のVCO3に共通接続された抵
抗R2及びコンデンサC2を備えている。抵抗R2の他
端は、電源ライン1aに接続されている。コンデンサC
2の他端は、グランドGNDに接続されている。また、
第2の雑音除去回路9は、共振周波数(自己共振点)が
第2のVCO3の発振周波数(中心周波数)と等しくな
るように設定され、第2のVCO3が動作することによ
る電源電圧の変動が電源ライン1aに波及することを防
止する。
タ10aと、第2のフィルタ10bとを備え、位相同期
回路4と直流電源1とを接続する電源ライン1aに設け
られることにより、位相同期回路4から電源ライン1a
に漏洩する雑音信号を除去する。
に共通接続された抵抗R31及びコンデンサC31を備
えている。抵抗R31の他端は第2のフィルタ10bに
接続されている。コンデンサC31の他端は、グランド
GNDに接続されている。また、第1のフィルタ10a
は、例えば共振周波数(自己共振点)が基準周波数発振
器7の発振周波数と等しくなるように設定され、位相同
期回路4が動作することにより発生する電源電圧の変動
のうち、基準周波数発振器7の発振周波数に相当する周
波数成分を除去する。
10aに共通接続された抵抗R32及びコンデンサC3
2を備えている。抵抗R32の他端は電源ライン1aに
接続されている。コンデンサC32の他端は、グランド
GNDに接続されている。また、第2のフィルタ10b
は、例えば共振周波数(自己共振点)が第2のVCO3
の発振周波数(中心周波数)と等しくなるように設定さ
れ、位相同期回路4が動作することにより発生する電源
電圧の変動のうち、第2のVCO3の発振周波数に相当
する周波数成分を除去する。
振器7と直流電源1とを接続する電源ライン1aに設け
られ、基準周波数発振器7から電源ライン1aに漏洩す
る雑音信号を除去するためのものである。より具体的に
は、第4の雑音除去回路11は、基準周波数発振器7に
共通接続された抵抗R4と、コンデンサC4とを備えて
いる。抵抗R4の他端は、電源ライン1aに接続されて
いる。コンデンサC4の他端は、グランドGNDに接続
されている。また、第4の雑音除去回路11は、共振周
波数(自己共振点)が基準周波数発振器7の発振周波数
と等しくなるように設定され、基準周波数発振器7が動
作することによる電源電圧の変動が、電源ライン1aに
波及することを防止する。
信号生成器の動作を説明する。この発振信号生成器は、
各部位が動作することによる電源電圧の変動を効果的に
防止することにより、発振信号におけるスプリアスの発
生を抑制し、発振信号の品質を向上することができる装
置である。
1、第2のVCO3の発振周波数がf2、基準周波数発
振器7の発振周波数がf3であるとする。
aを介して、第2のVCO3の発振周波数f2に等しい
周波数の雑音信号と、基準周波数発振器7の発振周波数
f3に等しい周波数の雑音信号とが入り込むと、第1の
VCO2が生成する発振信号には、数式1に示すような
周波数fs1、fs2にスプリアスが発生する。
任意の分数である。
を介して、第1のVCO2の発振周波数f1に等しい周
波数の雑音信号と、基準周波数発振器7の発振周波数f
3に等しい周波数の雑音信号とが入り込むと、第2のV
CO3が生成する発振信号には、数式2に示すような周
波数fs3、fs4にスプリアスが発生する。
任意の分数である。
及び基準周波数発振器7と直流電源1とを接続する電源
ライン1aに、第1の雑音除去回路8、第2の雑音除去
回路9及び第4の雑音除去回路11を設けることによ
り、それぞれの機器から生じる雑音信号を除去する。
己共振点)が第1のVCO2の発振周波数f1と等しく
なるように、抵抗R1の抵抗値及びコンデンサC1の容
量が設定されている。第2の雑音除去回路9は、共振周
波数(自己共振点)が第2のVCO3の発振周波数f2
と等しくなるように、抵抗R2の抵抗値及びコンデンサ
C2の容量が設定されている。第4の雑音除去回路11
は、共振周波数(自己共振点)が基準周波数発振器7の
発振周波数f3と等しくなるように、抵抗R4の抵抗値
及びコンデンサC4の容量が設定されている。これによ
り、第1及び第2のVCO2、3や基準周波数発振器7
にて発生した雑音信号が電源ライン1aに波及すること
を適切に防止し、第1のVCO2や第2のVCO3が生
成する発振信号のスプリアスを低減することができる。
VCO2、3が生成した発振信号と、基準周波数発振器
7が生成した参照信号を受ける。このため、位相同期回
路4は、第1のVCO2の発振周波数f1と、第2のV
CO3の発振周波数f2と、基準周波数発振器7の発振
周波数f3に相当する周波数成分を有する雑音信号を発
生する。位相同期回路4にて発生した雑音信号が電源ラ
イン1aに漏洩すると、上述のように、第1のVCO2
が生成する発振信号及び第2のVCO2が生成する発振
信号にスプリアスが発生する。
接続する電源ライン1aに、第3の雑音除去回路10を
設けることにより、位相同期回路4から生じる雑音信号
を除去する。
(自己共振点)が基準周波数発振器7の発振周波数f3
と等しくなるように抵抗R31の抵抗値及びコンデンサ
C31の容量を設定した第1のフィルタ10aを備えて
いる。これにより、位相同期回路4にて発生した雑音信
号のうち、基準周波数発振器7の発振周波数f3に相当
する周波数成分を除去して電源ライン1aに漏洩するこ
とを防止し、第1のVCO2や第2のVCO3が生成す
る発振信号のスプリアスを低減することができる。
波数(自己共振点)が第2のVCO3の発振周波数(中
心周波数)f2と等しくなるように抵抗R32の抵抗値
及びコンデンサC32の容量を設定した第2のフィルタ
10bを備えている。これにより、位相同期回路4にて
発生した雑音信号のうち、第2のVCO3の発振周波数
f2に相当する周波数成分を除去して電源ライン1aに
漏洩することを適切に防止し、第1のVCO2や第2の
VCO3が生成する発振信号のスプリアスを低減するこ
とができる。
発振信号の周波数スペクトラムを例示する図である。図
2(a)に示す周波数スペクトラムは、中心周波数を1
620.2MHzとし、測定帯域幅を1MHzとしたと
きのものであり、このとき、オフセット200kHzで
のスプリアスレベルは、約−66dBcである。すなわ
ち、第1から第4の雑音除去回路8〜11が雑音信号を
除去することにより、第1のVCO2が出力する発振信
号のスプリアスレベルは、6dBc程度改善され、発振
信号の周波数特性を向上することができる。なお、スプ
リアスが発生する周波数であるオフセット200kHz
は、数式1に示す周波数fs1において、a=e=1、
b=3としてマイナス符号を採った場合に相当する。ま
た、基準周波数発振器7の発振周波数は13MHzとし
ている。
力する発振信号の周波数スペクトラムを例示する図であ
る。図2(b)に示す周波数スペクトラムは、中心周波
数を540MHzとし、測定帯域幅を1MHzとしたと
きのものであり、このとき、オフセット200kHzで
のスプリアスレベルは、約−68dBcである。すなわ
ち、第1から第4の雑音除去回路8〜11が雑音信号を
除去することにより、第2のVCO3が出力する発振信
号のスプリアスレベルは、19dBc程度改善され、発
振信号の周波数特性を向上することができる。
第1から第4の雑音除去回路8〜11の共振周波数を、
第1のVCO2の発振周波数や第2のVCO3の発振周
波数、基準周波数発振器7の発振周波数に応じた値に設
定することで、第1のVCO2、第2のVCO3、位相
同期回路4及び基準周波数発振器7から電源ライン1a
への雑音信号の漏洩を防止することができる。また、第
3の雑音除去回路10は、共振周波数が異なる第1及び
第2のフィルタ10a、10bを備えており、複数の周
波数成分を減衰させることができる。これにより、第1
のVCO2や第2のVCO3が生成する発振信号に生じ
るスプリアスを低減することができ、発振信号の品質を
向上することができる。
ず、様々な変形及び応用が可能である。例えば、上記実
施の形態では、第1のVCO2と第2のVCO3といっ
た、2つの電圧制御発振器を設けた場合について説明し
たが、より多くの電圧制御発振器を設けてもよい。この
場合には、各電圧制御発振器に電力を供給するための電
力ラインに雑音除去回路を設け、その共振周波数が電圧
制御発振器の発振周波数と一致するように設定すればよ
い。
コンデンサを用いて形成したものに限定されず、例えば
ビーズやインダクタを用いた任意の共振回路を適用可能
である。
音除去回路8、9、11を複数の周波数成分を減衰する
ための構成としてもよい。
去回路10が、第1のフィルタ10aと第2のフィルタ
10bを備えるものとして説明したが、さらに、図3に
示すように、共振周波数(自己共振点)が第1のVCO
2の発振周波数f1と等しくなるように抵抗R33の抵
抗値及びコンデンサC33の容量を設定した第3のフィ
ルタ10cを設けてもよい。
ば、雑音信号が電源ラインに漏洩することを適切に防止
することにより、発振信号に生じるスプリアスを低減す
ることができ、発振信号の品質を向上することができ
る。
構成を示す図である。
ある。
変形例を示す図である。
波数スペクトラムを例示する図である。
除去回路 10a、10b、10c フィルタ R1、R2、R31、R32、R33、R4、R51、
R52、R53、R54 抵抗 C1、C2、C31、C32、C33、C4C51、C
52、C53、C54、C55 コンデンサ GND グランド
Claims (6)
- 【請求項1】発振信号を生成する発振信号生成手段と、 電源ラインを介して、前記発振信号生成手段に電力を供
給する電力供給手段と、 前記電源ラインに設けられ、前記発振信号生成手段が生
成する発振信号の周波数と同一周波数の雑音信号を除去
する雑音除去手段とを備える、 ことを特徴とする発振信号生成器。 - 【請求項2】前記発振信号生成手段は、 所定周波数の参照信号を生成する基準周波数発振器と、 電圧信号の大きさに応じた周波数の発振信号を生成する
複数の電圧制御発振器と、 前記基準周波数発振器により生成された参照信号と前記
複数の電圧制御発振器のうちのいずれかにより生成され
た発振信号の位相差に応じた電圧信号を生成する位相同
期回路とを備え、 前記雑音除去手段は、前記位相同期回路に接続され、前
記複数の電圧制御発振器のうちのいずれかが生成する発
振信号の周波数及び前記基準周波数発振器が生成する参
照信号の周波数を共振周波数とする共振回路を備える、 ことを特徴とする請求項1に記載の発振信号生成器。 - 【請求項3】前記共振回路は、前記位相同期回路にて発
生した複数の周波数成分を有する雑音信号を除去する、 ことを特徴とする請求項2に記載の発振信号生成器。 - 【請求項4】前記共振回路は、 一端が前記位相同期回路に接続された第1の抵抗と、 一端が前記電源ラインに接続され、他の一端が前記第1
の抵抗の前記位相同期回路に接続されていない一端に接
続された第2の抵抗と、 一端が前記第1の抵抗と前記位相同期回路の接続点に接
続され、他の一端が共通電位に接続された第1のコンデ
ンサと、 一端が前記第1の抵抗と前記第2の抵抗の接続点に接続
され、他の一端が前記電源ラインに接続された第2のコ
ンデンサとを備える、 ことを特徴とする請求項2又は3に記載の発振信号生成
器。 - 【請求項5】前記雑音除去手段は、各前記電圧制御発振
器に接続され、接続先の各前記電圧制御発振器が生成す
る発振信号の周波数を共振周波数とする複数の回路を備
える、 ことを特徴とする請求項2、3又は4に記載の発振信号
生成器。 - 【請求項6】前記雑音除去手段は、前記基準周波数発振
器に接続され、前記基準周波数発振器が生成する参照信
号の周波数を共振周波数とする回路を備える、 ことを特徴とする請求項2から5のいずれか1項に記載
の発振信号生成器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000155875A JP3571617B2 (ja) | 2000-05-26 | 2000-05-26 | 発振信号生成器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000155875A JP3571617B2 (ja) | 2000-05-26 | 2000-05-26 | 発振信号生成器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001339295A true JP2001339295A (ja) | 2001-12-07 |
JP3571617B2 JP3571617B2 (ja) | 2004-09-29 |
Family
ID=18660748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000155875A Expired - Fee Related JP3571617B2 (ja) | 2000-05-26 | 2000-05-26 | 発振信号生成器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3571617B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005002056A1 (ja) * | 2003-06-27 | 2005-01-06 | Matsushita Electric Industrial Co., Ltd. | Vco装置 |
JP2005269516A (ja) * | 2004-03-22 | 2005-09-29 | Denso Corp | 集積回路装置 |
JP2008295102A (ja) * | 2008-09-03 | 2008-12-04 | Kyocera Corp | シンセサイザ装置及びこれを備える携帯通信端末 |
US7492194B2 (en) | 2003-02-19 | 2009-02-17 | Kobe Steel, Ltd. | Oscillator including phase frequency detectors for detecting a phase difference between two input signals and outputting a control command signal |
JP2009089049A (ja) * | 2007-09-28 | 2009-04-23 | Sony Corp | 半導体装置、固体撮像素子、およびカメラシステム |
JP2016134735A (ja) * | 2015-01-19 | 2016-07-25 | セイコーエプソン株式会社 | 発振器、電子機器及び移動体 |
-
2000
- 2000-05-26 JP JP2000155875A patent/JP3571617B2/ja not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7492194B2 (en) | 2003-02-19 | 2009-02-17 | Kobe Steel, Ltd. | Oscillator including phase frequency detectors for detecting a phase difference between two input signals and outputting a control command signal |
WO2005002056A1 (ja) * | 2003-06-27 | 2005-01-06 | Matsushita Electric Industrial Co., Ltd. | Vco装置 |
US7457600B2 (en) | 2003-06-27 | 2008-11-25 | Panasonic Corporation | VCO device |
JP2005269516A (ja) * | 2004-03-22 | 2005-09-29 | Denso Corp | 集積回路装置 |
JP4576862B2 (ja) * | 2004-03-22 | 2010-11-10 | 株式会社デンソー | 集積回路装置 |
JP2009089049A (ja) * | 2007-09-28 | 2009-04-23 | Sony Corp | 半導体装置、固体撮像素子、およびカメラシステム |
JP2008295102A (ja) * | 2008-09-03 | 2008-12-04 | Kyocera Corp | シンセサイザ装置及びこれを備える携帯通信端末 |
JP2016134735A (ja) * | 2015-01-19 | 2016-07-25 | セイコーエプソン株式会社 | 発振器、電子機器及び移動体 |
Also Published As
Publication number | Publication date |
---|---|
JP3571617B2 (ja) | 2004-09-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101682296B (zh) | 扩展频谱控制锁相环电路及其启动方法 | |
TWI420822B (zh) | 振盪寬頻頻率之裝置及方法 | |
US8102196B1 (en) | Programmable dual phase-locked loop clock signal generator and conditioner | |
US6157821A (en) | Voltage step up for a low voltage frequency synthesizer architecture | |
JP3571617B2 (ja) | 発振信号生成器 | |
JP2008035451A (ja) | 周波数シンセサイザおよびこれに用いるループフィルタ | |
US8125255B2 (en) | PLL circuit | |
JP2005109608A (ja) | Pll周波数シンセサイザ | |
JPH06204805A (ja) | 同調装置 | |
JPH06338793A (ja) | Pll周波数シンセサイザ回路 | |
JP2639285B2 (ja) | 注入同期形逓倍発振器 | |
JP3441049B2 (ja) | 高周波モジュール | |
Kamath et al. | A 13MHz input, 480MHz output Fractional Phase Lock Loop with 1MHz bandwidth | |
JP2897661B2 (ja) | 電圧制御型saw発振器 | |
JP3712141B2 (ja) | 位相同期ループ装置 | |
JPH10261918A (ja) | 電圧制御発振回路 | |
JP3024190B2 (ja) | 位相同期発振装置 | |
JP2010147583A (ja) | 広帯域pll発振回路 | |
RU2237357C2 (ru) | Генератор для ультразвукового преобразователя | |
JPH10242849A (ja) | 電圧制御型高周波発振回路 | |
KR100354965B1 (ko) | 위상동기루프 모듈 | |
JP3365965B2 (ja) | Fm変調回路 | |
KR20000018545U (ko) | 트랜지스터 단일형 vco | |
JPH08330956A (ja) | Pll回路 | |
JPH09116429A (ja) | Vcoの発振周波数調整装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040624 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |