CN101682296B - 扩展频谱控制锁相环电路及其启动方法 - Google Patents

扩展频谱控制锁相环电路及其启动方法 Download PDF

Info

Publication number
CN101682296B
CN101682296B CN2008800153917A CN200880015391A CN101682296B CN 101682296 B CN101682296 B CN 101682296B CN 2008800153917 A CN2008800153917 A CN 2008800153917A CN 200880015391 A CN200880015391 A CN 200880015391A CN 101682296 B CN101682296 B CN 101682296B
Authority
CN
China
Prior art keywords
circuit
clock signal
frequency
filter capacitor
charge pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008800153917A
Other languages
English (en)
Other versions
CN101682296A (zh
Inventor
江渊刚志
小松义英
山本道代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101682296A publication Critical patent/CN101682296A/zh
Application granted granted Critical
Publication of CN101682296B publication Critical patent/CN101682296B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种扩展频谱控制PLL电路及其启动方法。校准电路(19)按照被输入到校准电路(10)的基准时钟信号的频率来调整电荷泵电路(12)的充电电流和环路滤波电路(13)的滤波电容的电容值中的任意一个以及压控振荡器(14)的增益中的至少一个。

Description

扩展频谱控制锁相环电路及其启动方法
技术领域
本发明涉及生成被扩展频谱后的时钟信号的装置，尤其涉及扩展频谱控制PLL电路(以下，称为SSC-PLL(Spread SpectrumControl Phase locked loop：扩展频谱控制-锁相环))。
背景技术
近年来，随着SoC(System on Chip：系统级芯片)的高速化，LSI(Large Scale Integration：大规模集成电路)和数字家电产品的电磁辐射(EMI：Electromagnetic Interference：电磁干扰)的问题日益显著。SSC-PLL是通过对LSI中的基准时钟信号的频率(输入频率)进行微小调制，从而将输出时钟信号的频谱扩展来降低EMI的峰值的技术。SSC-PLL因能以低成本来实现且能获得高峰值降低效果而被作为EMI对策的最有效手段而被期待。作为扩展频谱调制方式，经常使用峰值降低效果高的三角波调制方式。另外，扩展频谱调制频率一般为数十KHz。
另一方面，在车载IF(Interface：接口)、LVDS(Low VoltageDifferential Signaling：低压差分信号)、HDMI(High-DefinitionMultimedia Interface：高清晰度多媒体接口)这样的高速接口的领域中，随着数字家电产品的高功能化、高性能化，工作频率被宽(频)带化。例如，作为输入频率，车载IF要求13.5MHz～81MHz，LVDS要求20MHz～160MHz，HDMI要求27MHz～225MHz。因此，需要与宽频带的频率对应的SSC-PLL。
如图15所示，在SSC-PLL中，环路带宽越宽则由量子化噪声引起的输出跳动越大。而环路带宽越窄则扩展频谱调制的输出失真越大。当输出失真变大时，EMI的峰值降低效果变差。因此，在SSC-PLL中，优选将环路带宽固定为跳动和失真这两者变小这样的最佳值(图中所示的最佳点)。但是，由于跳动以及失真的特性按照输入频率而变化，所以环路带宽的最佳值也发生变化(参照图15)。因此，当固定环路带宽时，在输入频率在宽频带变化的情况下，跳动或失真有可能会增大。
为解决该问题，有如下的方法：针对构成SSC-PLL的VCO(Voltage Controlled Oscillator：压控振荡器)，使相对于控制电压原本线性变化的增益发生非线性变化，由此随着输入频率的变化，将环路带宽设定成最佳值(例如，参照专利文献1)。
专利文献1：美国专利第6980581号说明书
发明内容
但是，用模拟电路构成非线形增益的VCO时，由于需要使用电阻元件，所以导致电路面积变大。另外，设计非常困难，设计工时也增多。因此，这样的VCO不太适合严格要求低成本、小面积的SoC。另外，由于处理偏差，导致VCO增益产生偏差，使SSC-PLL的环路带宽也发生偏差。因此，以往的技术不太适合处理偏差大的细微处理。
鉴于上述问题的存在，本发明的课题是实现如下这样的扩展频谱控制PLL电路：使用简单结构的VCO，与宽频带的输入频率对应而使环路带宽适当变化，而且，吸收处理偏差而相对于预定输入频率成为预定环路带宽。
为解决上述课题，本发明的手段是采用一种扩展频谱控制PLL电路，该扩展频谱控制PLL电路根据被输入的基准时钟信号来输出被扩展频谱后的时钟信号，其特征在于，具有：电荷泵电路，按照基于所述PLL电路的输出时钟信号的反馈时钟信号和基准时钟信号的相位差来切换充电电流的释放和吸入；环路滤波电路，其具有滤波电容，该滤波电容由从电荷泵电路输出的充电电流进行充放电；压控振荡器，以与被输入的控制电压相应的频率进行振荡；以及校准电路，按照基准时钟信号的频率来调整电荷泵电路的充电电流和滤波电容的电容值的任意一个以及压控振荡器的增益的至少一个。由此，校准电路调整SSC-PLL中的充电电流和滤波电容值中的任一方以及VCO增益中的至少一个，由此能够吸收处理偏差。另外，由于与基准时钟信号的频率相应地进行该调整，所以能够与宽频带的输入频率对应地使环路带宽适当变化。
具体地，压控振荡器具有：VI(电压电流)变换电路，用于生成与控制电压相应的电流；和环形振荡器，以与生成的电流相应的频率进行振荡。另外，校准电路用于调整VI变换电路的电压电流变换增益。这样，能够使用不需要电阻元件的、容易设计的线形增益的VCO。
另外，具体地说，压控振荡器具有选择电路，该选择电路从第一电压、第二电压以及环路滤波电路的输出电压中选择任意一个作为控制电压。而且，校准电路具有：计时电路，对与基准时钟信号的频率相应的时间进行计时；计数器电路，在计时电路进行工作期间，对所述PLL电路的输出时钟信号或其分频时钟信号的脉冲进行计数；以及控制电路，控制选择电路来调整压控振荡器的增益，以使得向压控振荡器分别输入第一电压和第二电压时的计数器电路的计数值之差接近目标值。更具体地说，校准电路具有：第一存储电路和第二存储电路，分别存储向压控振荡器输入第一电压和第二电压时的计数器电路的计数值；减法器，计算被存储在第一存储电路和第二存储电路中的计数值之差；以及比较器，对减法器的输出和目标值进行比较。而且，控制电路根据比较器的输出来调整压控振荡器的增益。更具体地说，校准电路输出数字控制信号来切换压控振荡器的增益。比较器输出表示减法器的输出是否比目标值大的1位信息作为比较结果。然后，控制电路根据比较器的比较结果，通过对分检索来确定数字控制信号的值。
另外，具体地说，校准电路具有：振荡器，具有对电荷泵电路的复制品即复制电荷泵电路、和由从复制电荷泵电路输出的充电电流进行充放电的第二滤波电容，并以与复制电荷泵电路的充电电流以及第二滤波电容的电容值相应的频率进行振荡；计时电路，对与基准时钟信号的频率相应的时间进行计时；计数器电路，在计时电路工作期间，对振荡器的输出时钟信号或其分频时钟信号的脉冲进行计数；以及控制电路，调整复制电荷泵电路的充电电流，以使得计数器电路的计数值接近目标值。而且，控制电路使用共用的控制信号来设定电荷泵电路以及复制电荷泵电路的各自的充电电流。更具体地说，校准电路具有对计数器电路的计数值和目标值进行比较的比较器。而且，控制电路根据比较器的输出来调整复制电荷泵电路的充电电流。更具体地说，校准电路输出数字控制信号来切换充电电流。比较器输出表示计数器电路的计数值是否比目标值大的1位信息作为比较结果。而且，控制电路根据比较器的比较结果，通过对分检索来确定数字控制信号的值。
另外，具体地说，校准电路具有：振荡器，具有第二电荷泵电路以及滤波电容的复制品即由从第二电荷泵电路输出的充电电流进行充放电的复制滤波电容，且以与第二电荷泵电路的充电电流和复制滤波电容的电容值相应的频率进行振荡；计时电路，对与基准时钟信号的频率相应的时间进行计时；计数器电路，在计时电路进行工作期间，对振荡器的输出时钟信号或其分频时钟信号的脉冲进行计数；以及控制电路，调整复制滤波电容的电容值，以使计数器电路的计数值接近目标值。然后，控制电路使用共用的控制信号来设定滤波电容以及复制滤波电容的各自的电容值。更具体地说，校准电路具有对计数器电路的计数值和目标值进行比较的比较器。而且，控制电路根据比较器的输出来调整复制滤波电容的电容值。更具体地说，校准电路输出数字控制信号来切换滤波电容的电容值。比较器输出表示计数器电路的计数值是否比目标值大的1位信息作为比较结果。然后，控制电路根据比较器的比较结果，通过对分检索来确定数字控制信号的值。
另外，上述各计时电路以预定数来计数基准时钟信号或其分频时钟信号的脉冲。而且，优选地，上述预定数、第一电压、第二电压以及目标值中的至少一个是可变的。这样，使这些参数的至少一个为可变的，能够与用途相应地适当切换输入频率和环路带宽的关系。
如上所述，根据本发明，对于扩展频谱控制PLL电路，即使使用简单结构的VCO，输入频率在宽频带变化，也能够生成抑制了跳动和失真双方的时钟信号。另外，由于处理偏差被消除，所以能够高精度地控制环路带宽。由此，能够满足SoC的要求，另外，能够提高精细处理的合格率。
附图说明
图1是本发明的一实施方式的SSC-PLL的结构图。
图2是VCO的结构图。
图3是表示相对于控制信号变化的VCO的增益变化的图。
图4是在校准电路中调整VCO增益的电路部分的结构图。
图5是基于对分检索的VCO的增益确定的流程图。
图6是CP的结构图。
图7是表示相对于控制信号变化的充电电流的变化的图。
图8是在校准电路中调整充电电流的电路部分的结构图。
图9是基于对分检索的振荡器的振荡增益确定的流程图。
图10是LPF的结构图。
图11是LPF的结构图。
图12是在校准电路中调整滤波电容值的电路部分的结构图。
图13是本发明的一实施方式的电子设备的结构图。
图14是本发明的一实施方式的电子设备的结构图。
图15是表示SSC-PLL的输出失真和输出跳动各自与环路带宽之间的关系的图。
附图标记的说明：
10 扩展频谱控制PLL电路
12 电荷泵电路
13 环路滤波电路
131 滤波电容
14 压控振荡器
142 VI变换电路
141 环形振荡器
144 选择电路
19 校准电路
1911 计时电路
1912 计数器电路
1913 存储电路(第一存储电路)
1914 存储电路(第二存储电路)
1915 减法器
1916 比较器
1917 控制电路
1921 振荡器
1922 复制电荷泵电路
1923 滤波电容(第二滤波电容)
1924 计时电路
1925 计数器电路
1926 比较器
1927 控制电路
1922’ 电荷泵电路(第二电荷泵电路)
1923’ 复制滤波电容
具体实施方式
以下，参照附图对实施本发明的最佳方式进行说明。
(扩展频谱控制PLL电路的实施方式)
图1表示本发明的一实施方式的SSC-PLL的结构。在SSC-PLL10中，频率相位比较器(PFD)11输出与基准时钟信号REFCLK和反馈时钟信号FBCLK的相位差相应的信号。电荷泵电路(CP)12根据PFD11的输出来切换充电电流的释放和吸入。环路滤波电路(LPF)13使充电电流平滑化并生成电压Vc。压控振荡器(VCO)14以与电压Vc相应的频率进行振荡，并输出时钟信号CKOUT。分频器(DIV)15对时钟信号CKOUT进行分频并生成时钟信号FBCLK。更详细地说，DIV15根据由扩展频谱调制控制电路(SSC)16生成的模式(pattern)每隔预定时间切换分频比，平均地实现频率调制。SSC16基于时钟信号FBCLK生成用于切换DIV15的分频比的随机模式。作为SSC16，一般使用2次～4次的Δ∑调制电路。
SSC-PLL10的环路带宽ωn用
ωn = ( Kvco / 2 πN × Icp / C ) . . . ( 1 )
这样的近似式表示。其中，Icp是CP12的充电电流，C是LPF13中的滤波电容(未图示)的电容值，Kvco是VCO14的增益，N是DIV15的分频比。校准电路19具有与基准时钟信号REFCLK的频率(输入频率fref)相应地调整Kvco的电路部分191以及调整Icp/C的电路部分192。由此，能够使SSC-PLL10的环路带宽适应地变化。以下，对CP12、LPF13、VCO14以及校准电路19的各结构以及工作进行说明。
(压控振荡器的结构例)
图2表示VCO14的电路结构例。环形振荡器141以与所提供的偏置电流Ibias相应的频率进行振荡并输出时钟信号CKOUT。VI变换电路142生成偏置电流Ibias。偏置电流Ibias从电流反射镜电路143输出。在电流反射镜电路143的输入侧，连接有尺寸不同的五个Nch晶体管MN1～MN5、和根据从校准电路19的电路部分191输出的5位控制信号REG1[4:0]的各位进行开关控制的开关组。在晶体管MN1～MN5的栅极施加共用的电压。另外，设晶体管MN5的尺寸为1(W＝1)时，则晶体管MN4的尺寸为2(W＝2)，晶体管MN3的尺寸为4(W＝4)，晶体管MN2的尺寸为8(W＝8)，晶体管MN1的尺寸为16(W＝16)。由此，能够将VI变换电路142的电压电流变换增益以32(＝25)级切换。即，VCO14的增益能够以32级切换。
图3表示相对于控制信号REG1的变化的VCO14的增益变化。当使控制信号REG1的值变大时，增益变大，当使控制信号REG1的值变小时，增益变小。这样，VCO14的增益大致与控制信号REG1的值成正比。
返回到图2，选择电路144根据从校准电路19输出的控制信号VH以及VL，从H电压(例如，1.5V)、L电压(例如，1.25V)以及来自环路滤波电路13的输出电压Vc中选择任意一个而供给到晶体管MN1～MN5的栅极。具体地说，在信号VH有效时施加H电压，在信号VL有效时施加L电压，在信号VH以及VL都无效时施加电压Vc。H电压以及L电压通过VCO14内部或外部的未图示的电压生成电路生成。此外，在SSC-PLL10通常工作时，电压Vc被输入VCO14，VCO14以与电压Vc大致成正比的频率节进行振荡。
启动电路145由被信号STUP开关控制的开关和与其连接的电流源构成。启动电路145是在后述的启动程序期间通过向电流反射镜电路143通入补偿电流来防止SSC-PLL10在启动时陷入死锁状态。
此外，控制信号REG1的位数也可以是5以外的其他数值。位数越多，VCO14的增益设定的精度越高。另外，也可以使用Pch晶体管构成VI变换电路142，使用Nch晶体管构成电流反射镜电路143。或者，还可以使用Pch晶体管构成VI变换电路142，使Nch晶体管以及Pch晶体管混合构成电流反射镜电路143。
(校准电路的结构例1)
图4表示校准电路19中的电路部分191的结构例。计时电路1911对与基准时钟信号REFCLK的频率相应的时间进行计时。具体地说，计时电路1911对基准时钟信号REFCLK的脉冲计数预定数N1。这样，通过预先将应计数的脉冲数设为固定值，计时电路1911能够在输入频率高的情况下计时短时间，在输入频率低的情况下计时长时间。即，计时电路1911计时与输入频率成正比的时间。计数器电路1912在计时电路1911进行工作的期间对反馈时钟信号FBCLK的脉冲进行计数。存储电路1913在作为VCO14的控制电压而输入H电压时，存储计数器电路1912的计数值。存储电路1914在作为VCO14的控制电压而输入L电压时，存储计数器电路1912的计数值。减法器1915计算存储电路1913以及1914中所存储的计数值的差。比较器1916对减法器1915的输出和目标值N2进行比较。然后，控制电路1917根据比较器1916的输出，输出控制信号REG1来调整VCO14的增益。另外，控制电路1917输出控制信号VH以及VL来控制选择电路144。
此外，在计时电路1911中，也可以代替基准时钟信号REFCLK而输入其分频时钟信号。同样，在计数器电路1912中，也可以代替反馈时钟信号FBCLK，而输入SSC-PLL10的输出时钟信号CKOUT或其分频时钟信号。另外，上述结构只是一例，控制电路1917也可以通过控制选择电路144来调整VCO14的增益，以使向VCO14分别输入H电压以及L电压时的计数器电路1912的计数值的差接近目标值N2。
控制信号REG1的值根据从比较器1916输出的、表示减法器1915的输出是否比目标值大的1位信息，通过对分检索来确定是有效的。图5表示基于对分检索的VCO 14的增益确定的流程。首先，设控制信号REG1的MSB为“1”，其他为“0”。然后，向VCO14输入H电压(控制信号VH＝H)，对计时电路1911计时预定时间(T1∝fref)的期间的反馈时钟信号FBCLK的脉冲数进行计数(计数数值＝NH)。之后，向VCO14输入L电压(控制信号VL＝H)，对计时电路1911计时预定时间(T1∝fref)的期间的反馈时钟信号FBCLK的脉冲数进行计数(计数数值＝NL)。然后，判定这些计数数值的差ΔN是否比目标值N2大，在大于目标值的情况下，使控制信号REG1的MSB为“0”，使下一位为“1”，在小于目标值的情况下，使MSB的下一位为“1”，之后返回向VCO14输入H电压的步骤。反复进行五次上述判定工作，由此确定控制信号REG1的最佳值。
利用上述结构的VCO14以及校准电路19，对VCO14的增益与输入频率相应地适应地变化的情况进行说明。当输入频率为fref1时，被输入比较器1916的目标值N2为
N2＝K1×ΔV×T1...(2)。
在此，K1是输入频率为fref1时的VCO14的增益，ΔV是H电压和L电压的电位差，T1是计时电路1911计时的时间。在考虑时间T1对输入频率fref1进行N1分频时，
N2＝K1×ΔV×N1/fref1...(3)。
这样变形时，
K1＝(1/N1)×(N2/ΔV)×fref1...(4)。
在此，由于ΔV是固定值，所以通过使N1和N2为固定值，能够使增益K1与输入频率fref1成正比。
而当输入频率为fref2时，也能够通过使N1和N2为固定值，VCO14的增益K2为
K2＝(1/N1)×(N2/ΔV)×fref2...(5)，
使增益K2与输入频率fref2成正比。然后，从式(4)和式(5)能够导出
K2/K1＝fref2/fref1...(6)。
即，VCO14的增益比被表示为输入频率比。此外，通过变更N1、N2以及ΔV中的至少一个，能够切换VCO14的增益和输入频率之间的关系。
(电荷泵电路的结构例)
图6表示CP12的电路结构例。分别由从PFD11输出的信号UP以及DN输出控制的电流源121和122都能够根据从校准电路19的电路部分192输出的5位控制信号REG2[4:0]，以32(＝25)级切换CP12的充电电流。图7表示相对于控制信号REG2的变化的CP12的充电电流的变化。当将控制信号REG2的值增大时，充电电流变大，当将控制信号REG2的值减小时，充电电流变小。这样，CP12的充电电流大致与控制信号REG2的值成正比。此外，充电电流的多级切换通过使用例如具有电流比为2的幂的关系的多个电流源和与这些电流源连接的、根据控制信号REG2的各位进行开关控制的开关组就能够容易地实现。
此外，控制信号REG2的位数也可以是5以外的其他数值。位数越多，CP12的充电电流设定的精度越高。
(校准电路的结构例2)
图8表示校准电路19中的电路部分192的结构例。振荡器1921具有CP12的复制品即复制电荷泵电路(复制CP)1922以及滤波电容1923，并以与复制CP1922的充电电流Icp以及滤波电容1923的电容值C相应的频率(Icp/2C)进行振荡。计时电路1924对与基准时钟信号REFCLK的频率相应的时间进行计时。具体地说，计时电路1924对基准时钟信号REFCLK的脉冲只计数预定数N3。在计时电路1924工作的期间，计数器电路1925对振荡器1921的输出时钟信号CKOUT2的脉冲进行计数。比较器1926对计数器电路1925的计数值和目标值N4进行比较。然后，控制电路1927根据比较器1926的输出，输出控制信号REG2来调整复制CP1922的充电电流。另外，控制电路1927以共用的控制信号REG2来设定CP12以及复制CP1922的各自的充电电流。在该情况下，不需要对LPF13中的滤波电容进行切换电容值的控制。
此外，复制CP1922也可以与CP12尺寸相同，也可以比其尺寸小。同样，滤波电容1923也可以与LPF13中的未图示的滤波电容尺寸相同，也可以比其尺寸小。总之，使复制CP1922的充电电流和滤波电容1923的电容值之比与CP12的充电电流和LPF13中的滤波电容的电容值之比相同即可。由此，能够将影响SSC-PLL10的环路带宽的CP12的充电电流的调整置换成振荡器1921的振荡频率的调整。
另外，在计时电路1924中，也可以代替基准时钟信号REFCLK，而输入其分频时钟信号。同样，在计数器电路1925中，也可以代替时钟信号CKOUT2，而输入其分频时钟信号。另外，上述结构只是一例，控制电路1927只要能够调整复制CP1922的充电电流，以使计数器电路1925的计数值接近目标值N4即可。
对于控制信号REG2的值，根据从比较器1926输出的、表示计数器电路1925的计数值是否比目标值大的1位信息并通过对分检索来确定是有效率的。图9表示基于对分检索的振荡器1921的振荡增益确定的流程。首先，设控制信号REG2的MSB为“1”，其他为“0”。然后，计时电路1924对计时预定时间(T2∝fref)期间的时钟信号CKOUT2的脉冲数进行计数(计数数值＝N)。之后，判定该计数数值是否比目标值N4大，在比目标值大的情况下，使控制信号REG2的MSB为“0”，下一位为“1”，在比目标值小的情况下，使MSB的下一位为“1”，然后返回到对时钟信号CKOUT2的脉冲数进行计数的步骤。反复进行五次上述判定工作，由此确定控制信号REG2的最佳值。
利用上述结构的CP12以及校准电路19，对CP12的充电电流与输入频率相应地适应地变化的情况进行说明。当输入频率为fref1时，被输入到比较器1926的目标值N4为
N4＝I1’/2C×T2...(7)。
在此，I1’是输入频率为fref1时的复制CP1922的充电电流，C是滤波电容1923的电容值，T2是计时电路1924计时的时间。设复制CP1922的充电电流I1’是CP12的充电电流I1的1/n(I1’＝I1/n)，另外，考虑时间T2对输入频率fref1以N3分频时，
N4＝(I1/n)/2C×N3/fref1...(8)。
这样变形时，
I1＝n×2C×N4/N3×fref1...(9)。
在此，由于n、C为固定值，所以通过使N3和N4为固定值，能够使充电电流I1与输入频率fref1成正比。
而当输入频率为fref2时，也通过使N3和N4为固定值，CP12的充电电流I2为
I2＝n×2C×N4/N3×fref2...(10)，
能够使充电电流I2与输入频率fref2成正比。然后，从式(9)和式(10)能够导出：
I1/I2＝fref2/fref1...(11)。
即，CP12的充电电流比被表示为输入频率比。此外，通过变更N3以及N4中的至少一个，能够切换CP 12的充电电流和输入频率的关系。
(环路滤波电路的结构例)
图10表示2次RC结构的LPF13的电路结构例。图11表示3次RC结构的LPF 13的电路结构例。与2次RC结构相比，3次RC结构的频率的截止特性变好，但由于相位的余量变小，所以不适于宽频带的输入频率。无论在哪种结构中，滤波电容131都能够根据从校准电路19的电路部分192输出的5位控制信号REG2[4:0]，以32(＝25)级切换电容值。此外，滤波电容131的电容值的多级切换通过使用例如具有电容比为2的幂的关系的多个电容器和与这些电容器连接的、通过控制信号REG2的各位被开关控制的开关组，就能够容易地实现。
此外，控制信号REG2的位数也可以是除5以外的其他数值。位数越多，滤波电容131的电容值设定的精度越高。
(校准电路的结构例3)
图12表示校准电路19中的电路部分192的结构例。只说明与上述校准电路的结构2的不同点。振荡器1921具有电荷泵电路(CP)1922’以及滤波电容131的复制品即复制滤波电容(复制C)1923’，以与CP1922’的充电电流Icp以及复制C1923’的电容值C相应的频率(Icp/2C)进行振荡。控制电路1927根据比较器1926的输出，输出控制信号REG2来调整复制C1923’的电容值。另外，控制电路1927以共用的控制信号REG2设定滤波电容131以及复制C1923’的各自电容值。在该情况下，不需要对CP12进行切换充电电流的控制。
此外，CP1922’可以是与CP12的尺寸相同，也可以是更小的尺寸。同样，复制C1923’可以是与滤波电容131的尺寸相同，也可以是更小的尺寸。总之，使CP1922’的充电电流和复制C1923’的电容值之比与CP12的充电电流和滤波电容131的电容值之比相同即可。由此，能够将影响SSC-PLL10的环路带宽的滤波电容131的电容值的调整置换成振荡器1921的振荡频率的调整来实施。
利用上述结构的LPF13以及校准电路19，对滤波电容131的电容值的倒数与输入频率相应地适应地变化进行说明。当输入频率为fref1时，被输入到比较器1926的目标值N4为
N4＝Icp/2C1’×T2...(12)。
在此，Icp是CP1922’的充电电流，C1’是输入频率为fref1时的复制C1923’的电容值，T2是计时电路1924计时的时间。设复制C1923’的电容值C1’是滤波电容131的电容值C1的1/n(C1’＝C1/n)，另外，考虑时间T2对输入频率fref1以N3分频时，
N4＝Icp/(2C1/n)×N3/fref1...(13)。
这样变形时，成为
1/C1＝2/n/Icp×N4/N3×fref1...(14)。
在此，由于n以及Icp是固定值，所以通过使N3和N4为固定值，由此能够使电容值C1的倒数与输入频率fref1成正比。
而当输入频率为fref2时，也通过使N3和N4为固定值，滤波电容131的电容值C2的倒数为
1/C2＝2/n/Icp×N4/N3×fref2...(15)，
能够使电容值C2的倒数与输入频率fref2成正比。然后，从式(14)和式(15)能够导出，
C2/C1＝fref2/fref1...(16)。
即，滤波电容131的电容值的倒数比被表示为输入频率比。此外，通过变更N3以及N4中的至少一个，能够切换滤波电容131的电容值和输入频率的关系。
根据以上的校准，在SSC-PLL10中，即使由于处理偏差而使CP12的充电电流、LPF13中的滤波电容的电容值和VCO14的增益出现偏差，也能够通过进行反馈来设定控制信号REG1以及REG2的值，以使这些偏差成为预定值。即，在SSC-PLL10中，不仅能够与输入频率相应地使环路带宽适应地变化，还能够吸收处理偏差。例如，当处理变成WORST条件时，控制信号REG1的值被设定为比TYP条件下的值大，当处理变成BEST条件时，控制信号REG1的值被设定为比TYP条件下的值小。
(SSC-PLL的启动顺序)
SSC-PLL10如下这样启动。首先，使校准电路19工作，进行VCO14的增益的调整(VCO校准程序)、和CP12的充电电流以及LPF13中的滤波电容的电容值的任意一个的调整(CP/LPF校准程序)。也可以先执行这两个程序的某一个。另外，在执行VCO校准程序期间，LPF13的输出不被输入到VCO14，由此也可以同时执行这两个程序。
在依次执行这两个程序的情况下，由于能够共用校准电路19中的电路部分191以及192的相当部分，所以能够减小校准电路19的电路面积。而在同时执行这两个程序的情况下，必须单独分别设置电路部分191以及192，但能够更快地完成校准。
当VCO校准程序以及CP/LPF校准程序结束时，接着执行启动程序。在启动程序中，在图2所示的启动电路145中，使信号STUP有效，并向VCO14通入补偿电流。由此，避免VCO14的输出变成高阻抗状态，SSC-PLL10以由补偿电流确定的预定频率变成锁定(预封锁)。此外，一般地，在SSC-PLL中，设置有检测锁定状态的锁定检测器，优选在启动程序中被预封锁的频率不会被该锁定检测器检测出来。这是因为当预封锁被检测出时有可能输出不需要的数据。
为了降低VCO14的相位噪声，补偿电流的通电在预定时间后停止。之后，SSC-PLL10在不进行扩展频谱控制的状态下向通常的锁定状态转移。然后，当被上述锁定检测器检测出锁定时，使扩展频谱控制有效。通过这样一系列的顺序，SSC-PLL10不会陷入死锁，能够稳定地启动。
此外，还可以对本实施方式的SSC-PLL10进行如下变形，即：对基准时钟信号REFCLK实施扩展频谱调制(例如，2级结构的PLL或高速接口的接收电路)，对VCO14的控制电压Vc实施扩展频谱调制。另外，即使在输入频率和扩展频谱调制频率被固定的情况下，处理偏差的吸收效果也是有效的。另外，也可以从校准电路19输出模拟控制信号，CP12、LPF13以及VCO14根据该模拟控制信号进行控制。
另外，在图1所示的校准电路19中，也可以省略电路部分191以及192的任意一方。即，只使Kvco(Kvco是VCO14的增益)以及Icp/C(Icp是CP12的充电电流，C是LPF13中的滤波电容的电容值)中的任意一方与输入频率成正比地变化，也能够获得上述效果。但是，在该情况下，从式(1)可知，SSC-PLL10的环路带宽只能以输入频率的1/2的幂进行变化。即，相对于输入频率变化的环路带宽的变化的程度较小。由此，必须使调整对象电路在相当宽的范围内可变，但这在电源电压的低电压化的情况下有可能难以实现。另一方面，通过使Kvco以及Icp/C都与输入频率成正比地变化，由此能够使SSC-PLL10的环路带宽与输入频率成正比地变化。由此，能够使VCO14的增益、CP12的充电电流以及LPF13中的滤波电容的电容值各自的可变范围变小。
(电子设备的实施方式1)
图13表示本发明的一实施方式的电子设备(数据发送装置)的结构。数据发送装置(Tx)100具有上述SSC-PLL10、并串行转换电路(P/S)101以及驱动电路102。P/S101接收来自未图示的数字块的125Mbps的10位并行信号，并将其变换成1250Mbps的串行信号。驱动电路102将该串行信号通过电缆发送到其他芯片的接收侧(信号TD以及NTD)。SSC-PLL10生成从基准时钟信号REFCLK被扩展频谱后的时钟信号CKOUT，并将其供给到P/S101。即使输入频率在宽频带变化(例如，125MHz～1250MHz)，SSC-PLL10也能够生成抑制了跳动和失真双方的时钟信号CKOUT。由此，能够降低Tx100的EMI。
(电子设备的实施方式2)
图14表示本发明的一实施方式的电子设备(数据接收装置)的结构。数据接收装置(Rx)200具有上述SSC-PLL10、接收电路201、时钟数据恢复电路(CDR)202以及串并行转换电路(S/P)203。接收电路201通过电缆接收从其他芯片发送来的125Mbps的串行信号RD以及NRD并进行放大。CDR202以从SSC-PLL10供给的时钟信号CKOUT为基准，根据由接收电路201输入的串行信号使时钟信号和数据再现。S/P203将从CDR202输入的1250Mbps的串行信号转换成125Mbps的10位并行信号，并发送到未图示的数字块。SSC-PLL10生成从基准时钟信号REFCLK被扩展频谱后的时钟信号CKOUT。即使输入频率在宽频带变化(例如，125MHz～1250MHz)，SSC-PLL10也能够生成抑制了跳动和失真双方的时钟信号CKOUT。由此，能够降低Rx200的EMI。
工业上的可利用性
本发明的SSC-PLL即使输入频率在宽频带变化，也能够生成抑制了跳动和失真双方的时钟信号，因此对谋求低EMI的数据收发系统和无线通信系统等是有用的。

Claims (17)

1.一种扩展频谱控制锁相环电路，根据被输入的基准时钟信号来输出被扩展频谱后的时钟信号，其特征在于，具有：
电荷泵电路，按照基于所述锁相环电路的输出时钟信号的反馈时钟信号和所述基准时钟信号的相位差来切换充电电流的释放和吸入；
环路滤波电路，其具有滤波电容，该滤波电容由从所述电荷泵电路输出的充电电流进行充放电；
压控振荡器，以与被输入的控制电压相应的频率进行振荡；以及
校准电路，按照所述基准时钟信号的频率来调整所述电荷泵电路的充电电流和所述滤波电容的电容值的任意一个以及所述压控振荡器的增益的至少一个，
所述压控振荡器具有选择电路，该选择电路从第一电压、第二电压以及所述环路滤波电路的输出电压中选择任意一个作为所述控制电压，
所述校准电路具有：
计时电路，对与所述基准时钟信号的频率相应的时间进行计时；
计数器电路，在所述计时电路进行工作期间，对所述锁相环电路的输出时钟信号或其分频时钟信号的脉冲进行计数；以及
控制电路，控制所述选择电路来调整所述压控振荡器的增益，以使得向所述压控振荡器分别输入所述第一电压和所述第二电压时的所述计数器电路的计数值之差接近目标值。
2.如权利要求1所述的扩展频谱控制锁相环电路，其特征在于，
所述校准电路具有：
第一存储电路和第二存储电路，分别存储向所述压控振荡器输入所述第一电压和第二电压时的所述计数器电路的计数值；
减法器，计算被存储在所述第一存储电路和所述第二存储电路中的计数值之差；以及
比较器，对所述减法器的输出和所述目标值进行比较，
所述控制电路根据所述比较器的输出来调整所述压控振荡器的增益。
3.如权利要求2所述的扩展频谱控制锁相环电路，其特征在于，
所述校准电路输出数字控制信号来切换所述压控振荡器的增益，
所述比较器输出表示所述减法器的输出是否比所述目标值大的1位信息作为比较结果，
所述控制电路根据所述比较器的比较结果，通过对分检索来确定所述数字控制信号的值。
4.如权利要求1所述的扩展频谱控制锁相环电路，其特征在于，
所述计时电路对所述基准时钟信号或其分频时钟信号的脉冲进行预定数计数。
5.如权利要求4所述的扩展频谱控制锁相环电路，其特征在于，
所述预定数、所述第一电压、所述第二电压以及所述目标值中的至少一个是可变的。
6.一种扩展频谱控制锁相环电路，根据被输入的基准时钟信号来输出被扩展频谱后的时钟信号，其特征在于，具有：
电荷泵电路，按照基于所述锁相环电路的输出时钟信号的反馈时钟信号和所述基准时钟信号的相位差来切换充电电流的释放和吸入；
环路滤波电路，其具有滤波电容，该滤波电容由从所述电荷泵电路输出的充电电流进行充放电；
压控振荡器，以与被输入的控制电压相应的频率进行振荡；以及
校准电路，按照所述基准时钟信号的频率来调整所述电荷泵电路的充电电流和所述滤波电容的电容值的任意一个以及所述压控振荡器的增益的至少一个，
所述校准电路具有：
振荡器，具有所述电荷泵电路的复制品即复制电荷泵电路、和由从所述复制电荷泵电路输出的充电电流进行充放电的第二滤波电容，且以与所述复制电荷泵电路的充电电流和所述第二滤波电容的电容值相应的频率进行振荡；
计时电路，对与所述基准时钟信号的频率相应的时间进行计时；
计数器电路，在所述计时电路进行工作期间，对所述振荡器的输出时钟信号或其分频时钟信号的脉冲进行计数；以及
控制电路，调整所述复制电荷泵电路的充电电流，以使所述计数器电路的计数值接近目标值，
所述控制电路使用共用的控制信号来设定所述电荷泵电路以及复制电荷泵电路各自的充电电流。
7.如权利要求6所述的扩展频谱控制锁相环电路，其特征在于，
所述校准电路具有对所述计数器电路的计数值和所述目标值进行比较的比较器，
所述控制电路根据所述比较器的输出来调整所述复制电荷泵电路的充电电流。
8.如权利要求7所述的扩展频谱控制锁相环电路，其特征在于，
所述校准电路输出数字控制信号来切换所述充电电流，
所述比较器输出表示所述计数器电路的计数值是否比所述目标值大的1位信息作为比较结果，
所述控制电路根据所述比较器的比较结果，通过对分检索来确定所述数字控制信号的值。
9.如权利要求6所述的扩展频谱控制锁相环电路，其特征在于，
所述计时电路对所述基准时钟信号或其分频时钟信号的脉冲进行预定数计数。
10.如权利要求9所述的扩展频谱控制锁相环电路，其特征在于，
所述预定数和所述目标值中的至少一个是可变的。
11.一种扩展频谱控制锁相环电路，根据被输入的基准时钟信号来输出被扩展频谱后的时钟信号，其特征在于，具有：
电荷泵电路，按照基于所述锁相环电路的输出时钟信号的反馈时钟信号和所述基准时钟信号的相位差来切换充电电流的释放和吸入；
环路滤波电路，其具有滤波电容，该滤波电容由从所述电荷泵电路输出的充电电流进行充放电；
压控振荡器，以与被输入的控制电压相应的频率进行振荡；以及
校准电路，按照所述基准时钟信号的频率来调整所述电荷泵电路的充电电流和所述滤波电容的电容值的任意一个以及所述压控振荡器的增益的至少一个，
所述校准电路具有：
振荡器，具有第二电荷泵电路、以及所述滤波电容的复制品即由从所述第二电荷泵电路输出的充电电流进行充放电的复制滤波电容，且以与所述第二电荷泵电路的充电电流和所述复制滤波电容的电容值相应的频率进行振荡；
计时电路，对与所述基准时钟信号的频率相应的时间进行计时；
计数器电路，在所述计时电路进行工作期间，对所述振荡器的输出时钟信号或其分频时钟信号的脉冲进行计数；以及
控制电路，调整所述复制滤波电容的电容值，以使所述计数器电路的计数值接近目标值，
所述控制电路使用共用的控制信号来设定所述滤波电容和复制滤波电容各自的电容值。
12.如权利要求11所述的扩展频谱控制锁相环电路，其特征在于，
所述校准电路具有对所述计数器电路的计数值和所述目标值进行比较的比较器，
所述控制电路根据所述比较器的输出来调整所述复制滤波电容的电容值。
13.如权利要求12所述的扩展频谱控制锁相环电路，其特征在于，
所述校准电路输出数字控制信号来切换所述滤波电容的电容值，
所述比较器输出表示所述计数器电路的计数值是否比所述目标值大的1位信息作为比较结果，
所述控制电路根据所述比较器的比较结果，通过对分检索来确定所述数字控制信号的值。
14.如权利要求11所述的扩展频谱控制锁相环电路，其特征在于，
所述计时电路对所述基准时钟信号或其分频时钟信号的脉冲进行预定数计数。
15.如权利要求14所述的扩展频谱控制锁相环电路，其特征在于，
所述预定数和所述目标值中的至少一个是可变的。
16.一种扩展频谱控制锁相环电路的启动方法，该扩展频谱控制锁相环电路是权利要求1、6、11中任一项所述的扩展频谱控制锁相环，所述启动方法的特征在于，包括：
使所述校准电路工作来调整所述压控振荡器的增益的第一步骤；
使所述校准电路工作来调整所述电荷泵电路的充电电流和所述滤波电容的电容值中的任意一方的第二步骤；以及
在所述第一步骤和所述第二步骤之后，在预定期间向所述压控振荡器通入补偿电流的第三步骤。
17.一种电子设备，其特征在于，
具有权利要求1、6、11中任一项所述的扩展频谱控制锁相环电路，
该电子设备与从所述扩展频谱控制锁相环电路输出的、被扩展频谱后的时钟信号同步来进行工作。
CN2008800153917A 2007-05-30 2008-03-18 扩展频谱控制锁相环电路及其启动方法 Expired - Fee Related CN101682296B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007143261 2007-05-30
JP143261/2007 2007-05-30
JP294371/2007 2007-11-13
JP2007294371 2007-11-13
PCT/JP2008/000639 WO2008146433A1 (ja) 2007-05-30 2008-03-18 スペクトラム拡散制御ｐｌｌ回路及びそのスタートアップ方法

Publications (2)

Publication Number Publication Date
CN101682296A CN101682296A (zh) 2010-03-24
CN101682296B true CN101682296B (zh) 2012-05-02

Family

ID=40074711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800153917A Expired - Fee Related CN101682296B (zh) 2007-05-30 2008-03-18 扩展频谱控制锁相环电路及其启动方法

Country Status (4)

Country Link
US (1) US7986175B2 (zh)
JP (1) JP4630381B2 (zh)
CN (1) CN101682296B (zh)
WO (1) WO2008146433A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7965117B2 (en) * 2009-05-06 2011-06-21 Freescale Semiconductor, Inc. Charge pump for phase locked loop
TW201104382A (en) * 2009-07-27 2011-02-01 Univ Nat Taiwan Spread spectrum clock generator with programmable spread spectrum
CN101640524B (zh) * 2009-08-27 2011-08-10 四川和芯微电子股份有限公司 一种扩频时钟产生电路
JP2011107750A (ja) * 2009-11-12 2011-06-02 Renesas Electronics Corp 半導体集積回路装置
JP5491969B2 (ja) * 2010-05-31 2014-05-14 ローム株式会社 トランスミッタ、インタフェイス装置、車載通信システム
JP2012039496A (ja) * 2010-08-10 2012-02-23 Sony Corp クロック生成回路および電子機器
US8436686B2 (en) * 2010-09-20 2013-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for efficient time slicing
TWI446141B (zh) * 2010-11-09 2014-07-21 Nuvoton Technology Corp 時脈校正方法與裝置以及電子裝置
KR101738875B1 (ko) * 2011-02-16 2017-05-24 삼성디스플레이 주식회사 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프
US9401722B2 (en) * 2011-06-20 2016-07-26 Texas Instruments Incorporated Autoconfigurable phase-locked loop which automatically maintains a constant damping factor and adjusts the loop bandwidth to a constant ratio of the reference frequency
CN103843264B (zh) * 2011-09-30 2015-11-25 英特尔公司 用于执行扩频时钟控制的装置和方法
CN103222356B (zh) * 2011-11-14 2016-01-13 联发科技股份有限公司 执行芯片级别上减少电磁干扰的方法及对应装置
CN102404062B (zh) * 2011-12-02 2014-02-12 四川和芯微电子股份有限公司 扩频时钟信号检测系统及方法
JP5727961B2 (ja) * 2012-03-30 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置及びバラツキ情報取得プログラム
CN102868399B (zh) * 2012-10-11 2015-01-21 广州润芯信息技术有限公司 锁相环频率综合器和锁相环失锁检测及调节方法
TWM480212U (zh) * 2013-08-16 2014-06-11 Min-Chuan Lin 多路讀取電壓頻率轉換積體電路
JP6159221B2 (ja) * 2013-10-17 2017-07-05 株式会社東芝 Ｃｄｒ回路、および、シリアル通信インターフェイス回路
EP2884643B1 (en) * 2013-12-11 2022-07-13 Nxp B.V. DC-DC voltage converter and conversion method
EP2884642B1 (en) * 2013-12-11 2016-10-19 Nxp B.V. DC-DC voltage converter and conversion method
CN104734696B (zh) * 2013-12-24 2017-11-03 上海东软载波微电子有限公司 锁相环频率校准电路及方法
US9484939B2 (en) * 2014-05-16 2016-11-01 Lattice Semiconductor Corporation Techniques for fractional-N phase locked loops
JP6331918B2 (ja) * 2014-09-19 2018-05-30 三菱電機株式会社 位相同期回路
CN104243888B (zh) * 2014-09-28 2018-03-23 联想(北京)有限公司 一种数据处理方法及显示终端
US9356609B1 (en) 2014-12-19 2016-05-31 Telefonaktiebolaget L M Ericsson (Publ) Phase switching PLL and calibration method
JP2016174199A (ja) * 2015-03-16 2016-09-29 株式会社東芝 位相同期回路
FR3044098B1 (fr) * 2015-11-19 2017-12-22 St Microelectronics Sa Procede et dispositif de mesure de la frequence d'un signal
US9634561B1 (en) 2016-01-07 2017-04-25 Freescale Semiconductor, Inc. Programmable charge pump
CN107222211B (zh) * 2016-03-22 2020-10-16 宏碁股份有限公司 扩频时钟产生电路
CN106209087B (zh) * 2016-06-28 2019-04-16 上海晶曦微电子科技有限公司 锁相环路中压控振荡器的校准系统及方法
CN106936428A (zh) * 2017-02-24 2017-07-07 苏州威发半导体有限公司 锁相环电路中自动频率控制的实现方法
CN107277415A (zh) * 2017-06-08 2017-10-20 晶晨半导体(上海)股份有限公司 一种提高高清晰度多媒体接口的抗电磁干扰能力的方法
CN109391264A (zh) * 2017-08-02 2019-02-26 上海华虹挚芯电子科技有限公司 锁相环路中压控振荡器的校准系统及方法
US10291386B2 (en) 2017-09-29 2019-05-14 Cavium, Llc Serializer/deserializer (SerDes) lanes with lane-by-lane datarate independence
US10447253B2 (en) 2017-12-13 2019-10-15 Megachips Corporation High performance PLL based on PVT independent stable oscillator
US10447283B1 (en) * 2018-05-29 2019-10-15 Speedlink Technology Inc. Broadband phase locked loop for multi-band millimeter-wave 5G communication
CN110289853B (zh) * 2019-07-19 2024-05-14 加特兰微电子科技(上海)有限公司 振荡器、锁相环以及雷达系统
CN113452348A (zh) * 2020-03-25 2021-09-28 矽恩微电子(厦门)有限公司 展频时脉产生系统
US11736113B2 (en) * 2021-07-09 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Automatic hybrid oscillator gain adjustor circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6980581B1 (en) * 2000-07-18 2005-12-27 Cypress Semiconductor Corp. Adaptive spread spectrum
US6552618B2 (en) * 2000-12-13 2003-04-22 Agere Systems Inc. VCO gain self-calibration for low voltage phase lock-loop applications
JP3808338B2 (ja) * 2001-08-30 2006-08-09 株式会社ルネサステクノロジ 位相同期回路
US7042253B2 (en) * 2004-05-24 2006-05-09 Industrial Technology Research Institute (Itri) Self-calibrating, fast-locking frequency synthesizer
JP4421467B2 (ja) 2004-12-24 2010-02-24 パナソニック株式会社 位相同期回路
US7095287B2 (en) * 2004-12-28 2006-08-22 Silicon Laboratories Inc. Method and apparatus to achieve a process, temperature and divider modulus independent PLL loop bandwidth and damping factor using open-loop calibration techniques
JP2006197308A (ja) * 2005-01-14 2006-07-27 Renesas Technology Corp クロック生成方法とクロック生成回路
US7323944B2 (en) * 2005-04-11 2008-01-29 Qualcomm Incorporated PLL lock management system
JP4435723B2 (ja) 2005-08-08 2010-03-24 株式会社ルネサステクノロジ 位相同期回路およびそれを用いた半導体集積回路装置
US7315218B1 (en) * 2005-12-28 2008-01-01 Sun Microsystems, Inc. Method and apparatus to center the frequency of a voltage-controlled oscillator
US7633347B2 (en) * 2007-03-08 2009-12-15 02Micro International Limited Apparatus and method for operating a phase-locked loop circuit

Also Published As

Publication number Publication date
JPWO2008146433A1 (ja) 2010-08-19
JP4630381B2 (ja) 2011-02-09
CN101682296A (zh) 2010-03-24
WO2008146433A1 (ja) 2008-12-04
US20100127739A1 (en) 2010-05-27
US7986175B2 (en) 2011-07-26

Similar Documents

Publication Publication Date Title
CN101682296B (zh) 扩展频谱控制锁相环电路及其启动方法
CN101873132B (zh) Pll电路
TWI420822B (zh) 振盪寬頻頻率之裝置及方法
US20050218998A1 (en) Frequency synthesizer for a wireless communication system
JP2003510942A (ja) 位相制御回路
JP2002280901A (ja) 発振器の調整方法、および調整可能な発振器
US10763837B2 (en) Reference oscillator with variable duty cycle, frequency synthesizer and signal receiver with reference oscillator
JP4958948B2 (ja) Ｐｌｌ周波数シンセサイザ
CN1973439A (zh) 时钟生成电路及通信装置
US7084709B1 (en) Hybrid analog/digital phase lock loop frequency synthesizer
US8253502B2 (en) Spread spectrum clock generator and semiconductor device
KR100706575B1 (ko) 고속 락 기능을 갖는 주파수 합성기
US20090085672A1 (en) Frequency synthesizer
US9252791B1 (en) Phase locked loop and method for generating an oscillator signal
JP4405711B2 (ja) 周波数シンセサイザのサイクル・スリップを低減する方法および装置
JPH0993125A (ja) Ｐｌｌシンセサイザ回路
US8217692B2 (en) Frequency synthesizer
EP3245739A1 (en) Low power and integrable on-chip architecture for low frequency pll
TW201238255A (en) Transceiver, voltage control oscillator thereof and control method thereof
US5365202A (en) PLL frequency synthesizer using plural phase comparisons
US7276983B2 (en) Frequency synthesizer with on-chip inductor
US8664991B1 (en) Apparatus and methods for phase-locked loops
JP3571617B2 (ja) 発振信号生成器
JP3567779B2 (ja) シンセサイザ及び基準信号生成回路
KR100341622B1 (ko) 차동 차지펌프를 이용한 위상동기루프의 필터부

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120502

Termination date: 20160318

CF01 Termination of patent right due to non-payment of annual fee