KR101738875B1 - 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프 - Google Patents

코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프 Download PDF

Info

Publication number
KR101738875B1
KR101738875B1 KR1020110013742A KR20110013742A KR101738875B1 KR 101738875 B1 KR101738875 B1 KR 101738875B1 KR 1020110013742 A KR1020110013742 A KR 1020110013742A KR 20110013742 A KR20110013742 A KR 20110013742A KR 101738875 B1 KR101738875 B1 KR 101738875B1
Authority
KR
South Korea
Prior art keywords
locking
detector
range
signal
coarse
Prior art date
Application number
KR1020110013742A
Other languages
English (en)
Other versions
KR20120094316A (ko
Inventor
황문상
최원준
지한규
정덕균
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110013742A priority Critical patent/KR101738875B1/ko
Priority to TW101101328A priority patent/TWI549433B/zh
Priority to US13/398,245 priority patent/US8587355B2/en
Publication of KR20120094316A publication Critical patent/KR20120094316A/ko
Application granted granted Critical
Publication of KR101738875B1 publication Critical patent/KR101738875B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

지연 로킹 루프가 제공된다. 지연 로킹 루프는 입력 기준 클럭을 지연시켜 다수의 멀티 위상 클럭을 생성하는 다수의 지연 소자, 입력 기준 클럭의 1주기 내에서 다수의 멀티 위상 클럭의 상승 엣지의 개수를 카운팅하여 상승 엣지의 개수가 로킹 범위 이내이면 제1 상태의 로킹 신호를 출력하고, 상승 엣지의 개수가 로킹 범위 밖이면 제2 상태의 로킹 신호를 출력하는 코오스 로킹 검출기, 제1 상태의 로킹 신호에 인에이블되고, 입력 기준 클럭과 다수의 멀티 위상 클럭 중 어느 한 클럭의 위상을 비교하는 동적 위상 검출기, 및 코오스 로킹 검출기 및 동적 위상 검출기로부터 업신호 또는 다운신호를 제공받아 각 지연 소자의 지연량을 조절하기 위한 제어 신호를 다수의 지연 소자에 제공하는 지연 조절부를 포함하되, 코오스 로킹 검출기의 로킹 범위는 N개의 입력 기준 클럭동안 각 주기 내에서 카운트되는 상승 엣지의 개수에 따라 그 폭이 변한다.

Description

코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프{Coarse lock detector and delay locked loop comprising the same}
본 발명은 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프에 관한 것이다.
시스템에서 필요로 하는 대역폭이 증가함에 따라 위상 로킹 루프(PLL; Phase Locked Loop) 또는 지연 로킹 루프(DLL; Delayed Locked Loop)를 이용하는 스큐(skew) 저감 기술이 점점 중요해지고 있다. 특히, 지연 로킹 루프는 위상 로킹 루프보다 양호한 안정성 및 지터(jitter) 특성으로 인해 제로 지연 버퍼로서 널리 사용되고 있다.
본 발명이 해결하고자 하는 기술적 과제는 SSN(Simultaneous Switching Noise)과 같은 파워 노이즈가 제공되는 환경에서도 안정적인 로킹 특성이 보장된 코오스 로킹 검출기를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 상기 코오스 로킹 검출기를 포함하여 안정적인 로킹 특성을 갖는 지연 로킹 루프를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 코오스 로킹 검출기의 일 태양(aspect)은, 입력 기준 클럭의 1주기 내에서 다수의 멀티 위상 클럭의 상승 엣지의 개수를 카운팅하여, 상승 엣지의 개수가 로킹 범위 이내이면 제1 상태의 로킹 신호를 출력하고, 로킹 범위 밖이면 제2 상태의 로킹 신호를 출력하는 코오스 로킹 검출기로서, 로킹 범위는 제1 로킹 범위와 제2 로킹 범위를 포함하고, 코오스 로킹 검출기는 로킹 범위를 제1 로킹 범위로 초기 셋팅하고, 상승 엣지의 개수가 제1 로킹 범위 이내이면 로킹 신호의 상태를 제1 상태로 변환하고, 입력 기준 클럭의 N주기 동안 각 주기 내에서 카운트되는 상승 엣지의 개수가 제1 로킹 범위 이내이면 로킹 범위를 제2 로킹 범위로 전환하고, 상승 엣지의 개수가 제2 로킹 범위 이내인 동안은 계속 제1 상태의 로킹 신호를 출력하고, 상승 엣지의 개수가 제2 로킹 범위 밖이면 로킹 신호의 상태를 제2 상태로 변환하고, 로킹 범위를 제1 로킹 범위로 전환한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 지연 로킹 루프의 일 태양은, 입력 기준 클럭을 지연시켜 다수의 멀티 위상 클럭을 생성하는 다수의 지연 소자, 입력 기준 클럭의 1주기 내에서 다수의 멀티 위상 클럭의 상승 엣지의 개수를 카운팅하여 상승 엣지의 개수가 로킹 범위 이내이면 제1 상태의 로킹 신호를 출력하고, 상승 엣지의 개수가 로킹 범위 밖이면 제2 상태의 로킹 신호를 출력하는 코오스 로킹 검출기, 제1 상태의 로킹 신호에 인에이블되고, 입력 기준 클럭과 다수의 멀티 위상 클럭 중 어느 한 클럭의 위상을 비교하는 동적 위상 검출기, 및 코오스 로킹 검출기 및 동적 위상 검출기로부터 업신호 또는 다운신호를 제공받아 각 지연 소자의 지연량을 조절하기 위한 제어 신호를 다수의 지연 소자에 제공하는 지연 조절부를 포함하되, 코오스 로킹 검출기의 로킹 범위는 N개의 입력 기준 클럭동안 각 주기 내에서 카운트되는 상승 엣지의 개수에 따라 그 폭이 변한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 코오스 로킹 검출기의 동작을 설명하기 위한 타이밍도이다.
도 3은 본 발명의 다른 실시예에 따른 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프의 블록도이다.
도 4는 본 발명의 다른 실시예에 따른 코오스 로킹 검출기의 예시적인 구성도이다.
도 5는 본 발명의 다른 실시예에 따른 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프의 동작을 설명하기 위한 순서도이다.
도 6은 본 발명의 실시예들에 따른 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프의 효과를 설명하기 위한 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "이루어지다(made of)"는 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하 도 1을 참조하여, 본 발명의 일 실시예에 따른 코오스 로킹 검출기(Coarse Lock Detector) 및 이를 포함하는 지연 로킹 루프(Delayed Locked Loop)에 대해 설명한다. 도 1은 본 발명의 일 실시예에 따른 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프의 블록도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 지연 로킹 루프는 다수의 지연 소자(100), 코오스 로킹 검출기(200), 동적 위상 검출기(300), 지연 조절부(400)를 포함할 수 있다.
다수의 지연 소자(100)는 입력 기준 클럭(CLK_IN)을 지연시켜 다수의 멀티 위상 클럭(PH[0]~PH[15])을 생성할 수 있다. 본 실시예에서 이러한 지연 소자(100)는 인버터(inverter)로 구성될 수 있으며, 도 1에 도시된 것과 같이 입력 기준 클럭(CLK_IN)에 다수의 인버터를 직렬로 연결하여 각각 지연된 다수의 멀티 위상 클럭(PH[0]~PH[15])을 생성할 수 있다.
코오스 로킹 검출기(200)는 입력 기준 클럭(CLK_IN)의 1주기 내에서 다수의 멀티 위상 클럭(PH[5], PH[7], PH[11], PH[13], PH[15])의 상승 엣지의 개수를 카운팅하여, 상승 엣지의 개수가 로킹 범위 이내이면 제1 상태의 로킹 신호를 출력하고, 상승 엣지의 개수가 로킹 범위 밖이면 제2 상태의 로킹 신호를 출력할 수 있다. 여기서 제1 상태는 예를 들어, 로킹 신호가 하이(high)임을 의미하는 논리값 ′1′인 상태일 수 있고, 제2 상태는 로킹 신호가 로우(low)임을 의미하는 논리값 ′0′인 상태일 수 있다. 이때, 만약 상승 엣지의 개수가 로킹 범위 밖이라면, 코오스 로킹 검출기(200)는 와이드 업신호(WIDE UP)와 네로우 업신호(NARROW UP)로 구성된 코오스 업신호(COARSE_UP), 또는 와이드 다운신호(WIDE DOWN)와 네로우 다운신호(NARROW DOWN)로 구성된 코오스 다운신호(COARSE_DOWN)를 지연 조절부(400)에 포함된 차지 펌프(Charge Pump)에 인가함으로써, 상승 엣지의 개수가 로킹 범위 이내로 들어오도록 각 지연 소자(100)의 지연량을 조절할 수 있다. 이러한 코오스 로킹 검출기(200)의 동작에 관한 구체적인 사항은 대한민국 공개특허공보 제2000-0077451호에 개시되어 있으므로, 여기서는 불필요한 오해를 피하기 위하여 중복되는 설명을 생략하도록 한다. 상기 공개특허공보에 개시된 사항은 본 명세서에 통합되어 원용될 수 있다.
한편, 본 발명의 일 실시예에 따른 코오스 로킹 검출기(200)의 로킹 범위는 N개(예를 들어, 3개)의 입력 기준 클럭(CLK_IN)동안 각 주기 내에서 카운트되는 상승 엣지의 개수에 따라 그 폭이 변할 수 있다. 이에 대해서는 향후 도 2를 참조하여 본 발명의 일 실시예에 따른 코오스 로킹 검출기(200)의 동작을 설명하면서 보다 구체적으로 설명하도록 하겠다.
동적 위상 검출기(Dynamic Phase Detector)(300)는 코오스 로킹 검출기(200)로부터 출력되는 제1 상태의 로킹 신호(COARSE_LOCK)에 인에이블(enable)되고, 입력 기준 클럭(CLK_IN)과 다수의 멀티 위상 클럭(PH[5], PH[7], PH[11], PH[13], PH[15]) 중 어느 한 클럭의 위상을 비교하여, 입력 기준 클럭(CLK_IN)과 다수의 멀티 위상 클럭(PH[5], PH[7], PH[11], PH[13], PH[15]) 중 어느 한 클럭 간에 존재하는 위상 오차를 세밀하게 튜닝 아웃(tune out)할 수 있다. 즉, 동적 위상 검출기(300)는 미세 업신호(FINE_UP), 또는 미세 다운신호(FINE_DOWN)를 지연 조절부(400)에 포함된 차지 펌프(Charge Pump)에 인가함으로써, 입력 기준 클럭(CLK_IN)과 다수의 멀티 위상 클럭(PH[5], PH[7], PH[11], PH[13], PH[15]) 중 어느 한 클럭 간에 존재하는 위상 오차가 튜닝 아웃되도록 각 지연 소자(100)의 지연량을 조절할 수 있다.
지연 조절부(400)는 코오스 로킹 검출기(200) 및 동적 위상 검출기(300)로부터 업신호(COARSE_UP 또는 FINE_UP) 또는 다운신호(COARSE_DOWN 또는 FINE_DOWN)를 제공받아 각 지연 소자(100)의 지연량을 조절하기 위한 제어 신호를 다수의 지연 소자(100)에 제공할 수 있다. 이러한 지연 조절부(400)는 도 1에 도시된 것과 같이 차지 펌프(Charge Pump)와 루프 필터를 포함할 수 있다. 이러한 동적 위상 검출기(300) 및 지연 조절부(400)의 동작에 관한 구체적인 사항도 상기 공개특허공보에 개시되어 있으므로 여기서는 중복되는 설명을 생략하도록 하며, 마찬가지로 상기 공개특허공보에 개시된 사항은 본 명세서에 통합되어 원용될 수 있다.
다음 도 1 및 도 2를 참조하여, 본 발명의 일 실시예에 따른 코오스 로킹 검출기(200)의 동작에 대해 설명한다.
도 2는 본 발명의 일 실시예에 따른 코오스 로킹 검출기의 동작을 설명하기 위한 타이밍도이다.
먼저, 본 발명의 일 실시예에 따른 코오스 로킹 검출기(200)는 서로 다른 제1 로킹 범위(X1)와 제2 로킹 범위(X2)를 가질 수 있다. 그리고, 도 2에 도시된 바와 같이 제2 로킹 범위(X2)는 제1 로킹 범위(X1)보다 그 폭이 넓을 수 있다.
초기에 본 발명의 일 실시예에 따른 코오스 로킹 검출기(200)는 로킹 범위를 제1 로킹 범위(X1)으로 초기 셋팅한다. 앞서, 코오스 로킹 검출기(200)는 입력 기준 클럭(CLK_IN)의 1주기 내에서 다수의 멀티 위상 클럭(PH[5], PH[7], PH[11], PH[13], PH[15])의 상승 엣지의 개수를 카운팅한다고 하였으므로, 카운팅된 상승 엣지의 개수가 제2 범위(X2) 밖이면, 와이드 업신호(WIDE UP)와 네로우 업신호(NARROW UP)를 지연 조절부(400)에 포함된 차지 펌프(Charge Pump)에 인가하여 상승 엣지의 개수가 제2 범위(X2) 이내로 들어오도록 조절한다(A 이전 구간).
상승 엣지의 개수가 제2 범위(X2) 이내로 들어오면, 이제 코오스 로킹 검출기(200)는 네로우 업신호(NARROW UP)를 지연 조절부(400)에 포함된 차지 펌프(Charge Pump)에 인가하여 상승 엣지의 개수가 제1 범위(X1) 이내로 들어오도록 조절한다(A~B 구간).
상승 엣지의 개수가 제1 범위(X1) 이내로 들어오면, 현재 로킹 범위가 제1 로킹 범위(X1)로 셋팅되어 있으므로, 코오스 로킹 검출기(200)는 제1 상태(예를 들어, 하이 상태)의 로킹 신호(COARSE_LOCK)를 출력하여 이를 동적 위상 검출기(300)에 제공함으로써 동적 위상 검출기(300)를 인에이블시킬 수 있다. 인에이블된 동적 위상 검출기(300)는 앞서 설명한 바와 같이 미세 업신호(FINE_UP), 또는 미세 다운신호(FINE_DOWN)를 지연 조절부(400)에 포함된 차지 펌프(Charge Pump)에 인가함으로써, 입력 기준 클럭(CLK_IN)과 다수의 멀티 위상 클럭 중 어느 한 클럭 간에 존재하는 위상 오차가 튜닝 아웃되도록 각 지연 소자(100)의 지연량을 조절한다. 한편, 본 발명의 일 실시예에 따른 코오스 로킹 검출기(200)의 로킹 범위는 N개(예를 들어, 3개)의 입력 기준 클럭(CLK_IN)동안 각 주기 내에서 카운트되는 상승 엣지의 개수에 따라 그 폭이 변할 수 있다. 즉, 도 2에 도시된 t시간동안 3개의 입력 기준 클럭(CLK_IN)이 입력되고, 입력된 기준 클럭(CLK_IN)의 각 주기 내에서 카운트되는 상승 엣지의 개수가 도 2에 도시된 것과 같이 제1 로킹 범위(X1)이내이면, 코오스 로킹 검출기(200)는 로킹 범위를 제2 로킹 범위(X2)로 전환할 수 있다. 즉, 로킹 범위를 종전보다 더 넓힐 수 있다(B~C 구간).
이와 같이 로킹 범위를 넓히게 되면 다음과 같은 장점이 있다. 만약, 입력 신호에 예를 들어, SSN(Simultaneous Switching Noise)과 같은 노이즈가 존재하는 환경이라면, 이와 같이 로킹 범위를 넓히지 않고 그대로 좁은 제1 로킹 범위(X1)를 유지할 경우, 코오스 로킹 검출기(200)의 로킹과 로킹해제가 빈번하게 발생(제1 상태의 로킹 신호(COARSE_LOCK) 와 제2 상태의 로킹 신호(COARSE_LOCK)가 교대로 빈번하게 발생)될 수 있다. 이것은 실제로 입력되는 입력 신호가 흔들리는 것이 아니고, 외부 노이즈에 의해 영향을 받는 것이므로, 이와 같은 빈번한 로킹과 로킹해제 현상은 전체 지연 로킹 루프 성능에 악영향을 주게 되며, 동작 안정성도 떨어뜨리는 결과를 가져온다.
하지만, 본 발명의 일 실시예에 따른 코오스 로킹 검출기(200)의 로킹 범위는 N개(예를 들어, 3개)의 입력 기준 클럭(CLK_IN)동안 각 주기 내에서 카운트되는 상승 엣지의 개수에 따라 그 폭을 위와 같이 넓히므로, 외부 노이즈로 인해 입력 기준 클럭(CLK_IN)이 다소 변동하여도 불필요한 로킹해제 현상을 방지할 수 있다. 따라서, 로킹 범위를 제2 로킹 범위(X2)로 전환한 코오스 로킹 검출기(200)는 그 이후 상승 엣지의 개수가 제2 로킹 범위(X2) 이내인 동안은 계속 제1 상태(예를 들어, 하이)의 로킹 신호(COARSE_LOCK)를 출력한다(C~H 구간)
한편, 본 명세서에서 N은 그 예로 3인 것을 들고있으나, 본 발명이 이에 제한되는 것은 아니며, 필요에 따라 N의 값은 이보다 더 커질 수도, 더 작아질 수도 있다.
다음 다시 도 1 및 도 2를 참조하면, 카운팅된 상승 엣지의 개수가 제2 범위(X2) 밖으로 벗어나면, 본 발명의 일 실시예에 따른 코오스 로킹 검출기(200)는 로킹 신호(COARSE_LOCK)의 상태를 제2 상태(예를 들어, 로우 상태)로 변환하고, 로킹 범위를 제1 로킹 범위(X1)으로 전환하여 그 폭을 좁힌다. 그리고, 와이드 다운신호(WIDE DOWN)와 네로우 다운신호(NARROW DOWN)를 지연 조절부(400)에 포함된 차지 펌프(Charge Pump)에 인가하여 상승 엣지의 개수가 제1 범위(X1) 이내로 들어오도록 조절한다 (H~J 구간).
상승 엣지의 개수가 제1 범위(X1) 이내로 들어오면, 현재 로킹 범위는 다시 제1 로킹 범위(X1)로 셋팅되어 있으므로, 코오스 로킹 검출기(200)는 제1 상태(예를 들어, 하이 상태)의 로킹 신호(COARSE_LOCK)를 출력하여 이를 동적 위상 검출기(300)에 제공함으로써 동적 위상 검출기(300)를 인에이블시킨다(J 이후 구간). 이후의 코오스 로킹 검출기(200)의 동작은 앞서 설명한 동작의 반복인바 중복되는 설명을 생략한다.
다음 도 3 및 도 4를 참조하여, 본 발명의 다른 실시예에 따른 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프에 대해 설명한다.
도 3은 본 발명의 다른 실시예에 따른 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프의 블록도이고, 도 4는 본 발명의 다른 실시예에 따른 코오스 로킹 검출기의 예시적인 구성도이다. 이하에서는 앞서 설명한 본 발명의 일 실시예에 따른 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프를 설명하면서 이미 설명한 사항에 대해서는 그 중복되는 설명은 생략하도록 한다. 즉, 이하에서는 앞선 실시예와의 차이점에 대해서만 설명하도록 한다.
도 3을 참조하면, 본 발명의 일 실시예에 따른 지연 로킹 루프는 노이즈 검출부(500)를 더 포함할 수 있다. 이러한 노이즈 검출부(500)는 외부 환경에 의한 파워 노이즈(예를 들어, SSN(Simultaneous Switching Noise)등)을 검출할 수 있으며, 이러한 노이즈를 검출하면, 노이즈 검출 신호(N_SIGNAL)를 코오스 로킹 검출기(200)에 제공할 수 있다.
한편, 본 발명의 다른 실시예에 따른 코오스 로킹 검출기(200)는 도 4에 도시된 바와 같이 다수의 멀티플렉서, 논리 소자 및 플립-플롭으로 구성될 수 있는데, 노이즈 검출부(500)로부터 노이즈 검출 신호(N_SIGNAL)가 인가되지 않으면 제1 모드(S1)으로 동작하다가, 노이즈 검출 신호(N_SIGNAL)가 인가되면 제2 모드(S2)로 동작할 수 있다. 여기서 제2 모드(S2)로 동작하는 코오스 로킹 검출기(200)의 동작은 앞서 설명한 본 발명의 일 실시에에 따른 코오스 로킹 검출기(200)의 동작과 동일할 수 있다. 이에 관하여서는, 도 5를 참조하여 향후 본 발명의 다른 실시예에 따른 코오스 로킹 검출기(200)의 동작을 설명하면서 보다 구체적으로 설명하도록 한다.
비록 도 4에는 다수의 멀티플렉서, 논리 소자 및 플립-플롭으로 이루어진 본 발명의 다른 실시예에 따른 코오스 로킹 검출기(200)의 예시적인 구성이 도시되어 있으나, 본 발명이 도 4에 도시된 구성에만 제한되는 것은 아니다. 향후 설명할 본 발명의 다른 실시예에 따른 코오스 로킹 검출기(200)의 동작의 구현이 가능하다면 이러한 구성은 얼마든지 변형될 수 있다.
다음 도 2, 도 3 및 도 5를 참조하여, 본 발명의 다른 실시예에 따른 코오스 로킹 검출기(200)의 동작에 대해 설명한다.
도 5는 본 발명의 다른 실시예에 따른 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프의 동작을 설명하기 위한 순서도이다.
도 2, 도 3 및 도 5를 참조하면, 코오스 로킹 검출기(200)의 모드가 제1 모드(S1)인지 제2 모드(S2)인지 판단한다(S100). 앞서 설명한 바와 같이, 제1 모드(S1)는 노이즈 검출부(500)로부터 노이즈 검출 신호(N_SIGNAL)가 인가되지 않은 상태로, 외부 환경에 의한 예를 들어, SSN과 같은 노이즈가 존재하지 않거나 존재하더라도 코오스 로킹 검출기(200)의 로킹 성능에 큰 영향을 미치지 못 함을 의미한다. 이 때, 본 발명의 다른 실시예에 따른 코오스 로킹 검출기(200)는 로킹 범위를 제2 로킹 범위(X2)로 고정 시켜서 셋팅하고, 상승 엣지의 개수가 로킹 범위 이내인지 판단하되, 만약 상승 엣지의 개수가 로킹 범위 밖이라면, 와이드 업신호(WIDE UP) 로 구성된 코오스 업신호(COARSE_UP), 또는 와이드 다운신호(WIDE DOWN)로 구성된 코오스 다운신호(COARSE_DOWN)를 지연 조절부(400)에 포함된 차지 펌프(Charge Pump)에 인가하여 상승 엣지의 개수가 로킹 범위 이내가 되도록 한다(S120). 이러한 과정을 통해 상승 엣지의 개수가 로킹 범위 이내가 된다면, 코오스 로킹 검출기(200)는 제1 상태(예를 들어, 하이 상태)의 로킹 신호(COARSE_LOCK)를 동적 위상 검출기(300)에 인가하여 동적 위상 검출기(300)를 인에이블 시킴으로써, 동적 위상 검출기(300)가 튜닝 아웃을 수행할 수 있도록 한다(S190).
이와 달리 코오스 로킹 검출기(200)의 모드가 제2 모드(S2)라면, 즉, 노이즈 검출부(500)로부터 노이즈 검출 신호(N_SIGNAL)가 코오스 로킹 검출기(200)에 인가된 상태라면, 이는 외부 환경에 예를 들어, SSN과 같은 노이즈가 존재한다는 것을 의미하고, 이에 따라 코오스 로킹 검출기(200)의 로킹 범위도 가변될 필요가 있게 된다. 따라서, 이 경우 코오스 로킹 검출기(200)의 동작은 앞서 설명한 본 발명의 일 실시에에 따른 코오스 로킹 검출기(200)의 동작과 동일하게 된다.
구체적으로, 먼저 코오스 로킹 검출기(200)는 로킹 범위를 제1 로킹 범위(X1)으로 초기 셋팅한다. 그리고, 카운팅된 상승 엣지의 개수가 제2 범위(X2) 밖이면, 와이드 업신호(WIDE UP)와 네로우 업신호(NARROW UP)로 구성된 업신호(COARSE_UP) 또는, 와이드 다운신호(WIDE DOWN)와 네로우 다운신호(NARROW DOWN)로 구성된 다운신호(COARSE_DOWN)를 지연 조절부(400)에 포함된 차지 펌프(Charge Pump)에 인가하여 상승 엣지의 개수가 제1 범위(X1) 이내로 들어오도록 조절한다(S130, S140).
상승 엣지의 개수가 제1 범위(X1) 이내로 들어오면, 코오스 로킹 검출기(200)는 범위는 N개(예를 들어, 3개)의 입력 기준 클럭(CLK_IN)동안 각 주기 내에서 카운트되는 상승 엣지의 개수를 판단하여 만약 각 주기 내에서 카운트되는 상승 엣지의 개수가 모두 제1 로킹 범위(X1)이내이면, 로킹 범위를 제2 로킹 범위(X2)로 전환한다(S130, S150, S160).
만약, 시간이 지남에 따라 카운팅된 상승 엣지의 개수가 제2 범위(X2) 밖으로 벗어나면, 코오스 로킹 검출기(200)는 로킹 신호(COARSE_LOCK)의 상태를 제2 상태(예를 들어, 로우 상태)로 변환하고, 로킹 범위를 제1 로킹 범위(X1)으로 전환하여 그 폭을 좁힌다(S170, S180). 반대로, 시간이 지나도 카운팅된 상승 엣지의 개수가 제2 범위(X2)이내로 유지된다면, 동적 위상 검출기(300)가 튜닝 아웃을 수행하게 된다(S170, S190).
이와 관련된 자세한 설명은 이미 앞서 언급한바, 중복되는 자세한 설명은 생략하도록 한다.
이처럼 본 발명의 다른 실시에에 따른 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프의 경우, 노이즈 검출부(500)를 추가로 두어 외부 환경에 노이즈가 존재할 때와 존재하지 않을 때를 구별하여 서로 다른 모드로 동작함으로써, 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프의 동작 효율을 높일 수 있다.
다음 도 6을 참조하여 본 발명의 실시예들에 따른 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프의 효과에 대해 설명한다.
도 6은 본 발명의 실시예들에 따른 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프의 효과를 설명하기 위한 그래프이다.
도 6을 참조하면, 도 6은 GDDR3 메모리 인터페이스 시스템에 사용되는 지연 로킹 루프에, 본 발명의 실시예들에 따른 코오스 로킹 검출기와 달리 로킹 범위가 변하지 않는 코오스 로킹 검출기를 적용했을 때의 시뮬레이션 결과(P)와, 본 발명의 실시예들에 따른 코오스 로킹 검출기와 같이 로킹 범위가 변하는 코오스 로킹 검출기를 적용했을 때의 시뮬레이션 결과(Q)이다.
도 6에서, 각 섹션(P, Q)의 상단 그래프는 외부 노이즈(예를 들어, SSN)가 존재하는 입력 공급 전압을 도시하고 있고, 가운데 그래프는 지연 로킹 루프의 제어 전압(control voltage)를 도시하고 있으며, 하단 그래프는 코오스 로킹 검출기의 출력을 도시하고 있다.
도 6에서 알 수 있듯이, 로킹 범위가 변하지 않는 코오스 로킹 검출기의 출력은 외부 노이즈(예를 들어, SSN)에 따라 로킹 상태를 유지하지 못하고 흔들리는 모습을 확인할 수 있으며(도 6 P의 하단 그래프 참조), 이 때 제어 전압도 심하게 흔들림을 알 수 있다(도 6 P의 가운데 그래프 참조). 이에 반해, 본 발명의 실시예들에 따른 코오스 로킹 검출기와 같이 로킹 범위가 변하는 코오스 로킹 검출기의 출력은 외부 노이즈(예를 들어, SSN)에도 불구하고 로킹 상태를 유지하는 것을 확인할 수 있으며(도 6 Q의 하단 그래프 참조), 제어 전압도 안정되어 있음을 알 수 있다(도 6 Q의 가운데 그래프 참조).
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 지연 소자 200: 코오스 로킹 검출기
300: 동적 위상 검출기 400: 지연 조절부
500: 노이즈 검출부

Claims (12)

  1. 입력 기준 클럭 및 다수의 멀티 위상 클럭을 제공받아, 상기 입력 기준 클럭의 1주기 내에서 상기 다수의 멀티 위상 클럭의 상승 엣지의 개수를 카운팅하고, 상기 상승 엣지의 개수가 로킹 범위 이내이면 제1 상태의 로킹 신호를 출력하고, 상기 로킹 범위 밖이면 제2 상태의 로킹 신호를 출력하는 코오스 로킹 검출기로서,
    상기 로킹 범위는 제1 로킹 범위와 제2 로킹 범위를 포함하고,
    상기 코오스 로킹 검출기는 상기 로킹 범위를 상기 제1 로킹 범위로 초기 셋팅하고, 상기 상승 엣지의 개수가 상기 제1 로킹 범위 이내이면 상기 로킹 신호의 상태를 상기 제1 상태로 변환하고, 상기 입력 기준 클럭의 N주기 동안 각 주기 내에서 카운트되는 상기 상승 엣지의 개수가 상기 제1 로킹 범위 이내이면 상기 로킹 범위를 상기 제2 로킹 범위로 전환하고, 상기 상승 엣지의 개수가 상기 제2 로킹 범위 이내인 동안은 계속 상기 제1 상태의 로킹 신호를 출력하고, 상기 상승 엣지의 개수가 상기 제2 로킹 범위 밖이면 상기 로킹 신호의 상태를 상기 제2 상태로 변환하고, 상기 로킹 범위를 상기 제1 로킹 범위로 전환하는 코오스 로킹 검출기.
  2. 제 1항에 있어서,
    상기 제2 로킹 범위와 상기 제1 로킹 범위는 서로 다른 코오스 로킹 검출기.
  3. 제 2항에 있어서,
    상기 제2 로킹 범위는 상기 제1 로킹 범위보다 넓은 코오스 로킹 검출기.
  4. 제 1항에 있어서,
    상기 N은 3인 코오스 로킹 검출기.
  5. 입력 기준 클럭을 지연시켜 다수의 멀티 위상 클럭을 생성하는 다수의 지연 소자;
    상기 입력 기준 클럭 및 상기 다수의 멀티 위상 클럭을 제공받아, 상기 입력 기준 클럭의 1주기 내에서 상기 다수의 멀티 위상 클럭의 상승 엣지의 개수를 카운팅하여 상기 상승 엣지의 개수가 로킹 범위 이내이면 제1 상태의 로킹 신호를 출력하고, 상기 상승 엣지의 개수가 로킹 범위 밖이면 제2 상태의 로킹 신호를 출력하는 코오스 로킹 검출기;
    상기 제1 상태의 로킹 신호에 인에이블되고, 상기 입력 기준 클럭과 상기 다수의 멀티 위상 클럭 중 어느 한 클럭의 위상을 비교하는 동적 위상 검출기; 및
    상기 코오스 로킹 검출기 및 상기 동적 위상 검출기로부터 업신호 또는 다운신호를 제공받아 상기 각 지연 소자의 지연량을 조절하기 위한 제어 신호를 상기 다수의 지연 소자에 제공하는 지연 조절부를 포함하되,
    상기 코오스 로킹 검출기의 상기 로킹 범위는 N개의 상기 입력 기준 클럭동안 각 주기 내에서 카운트되는 상기 상승 엣지의 개수에 따라 그 폭이 변하는 지연 로킹 루프.
  6. 제 5항에 있어서,
    상기 로킹 범위는 제1 로킹 범위와, 상기 제1 로킹 범위와 서로 다른 제2 로킹 범위를 포함하고,
    상기 코오스 로킹 검출기는 상기 로킹 범위를 상기 제1 로킹 범위로 초기 셋팅하고, 상기 상승 엣지의 개수가 상기 제1 로킹 범위 이내이면 상기 로킹 신호의 상태를 상기 제1 상태로 변환하고, 상기 입력 기준 클럭의 N주기 동안 각 주기 내에서 카운트되는 상기 상승 엣지의 개수가 상기 제1 로킹 범위 이내이면 상기 로킹 범위를 상기 제2 로킹 범위로 전환하고, 상기 상승 엣지의 개수가 상기 제2 로킹 범위 이내인 동안은 계속 상기 제1 상태의 로킹 신호를 출력하고, 상기 상승 엣지의 개수가 상기 제2 로킹 범위 밖이면 상기 로킹 신호의 상태를 상기 제2 상태로 변환하고, 상기 로킹 범위를 상기 제1 로킹 범위로 전환하는 지연 로킹 루프.
  7. 제 6항에 있어서,
    상기 제2 로킹 범위는 상기 제1 로킹 범위보다 넓은 지연 로킹 루프.
  8. 제 5항에 있어서,
    상기 N은 3인 지연 로킹 루프.
  9. 제 5항에 있어서,
    노이즈를 검출하여 상기 코오스 로킹 검출기에 노이즈 검출 신호를 제공하는 노이즈 검출부를 더 포함하되,
    상기 코오스 로킹 검출기가 상기 노이즈 검출부로부터 상기 노이즈 검출 신호를 제공받는 경우에만, 상기 코오스 로킹 검출기의 상기 로킹 범위는 상기 N개의 입력 기준 클럭동안 각 주기 내에서 카운트되는 상기 상승 엣지의 개수에 따라 그 폭이 변하는 지연 로킹 루프.
  10. 제 9항에 있어서,
    상기 노이즈는 SSN(Simultaneous Switching Noise)을 포함하는 지연 로킹 루프.
  11. 제 5항에 있어서,
    상기 지연 소자는 인버터로 구성된 지연 로킹 루프.
  12. 제5항에 있어서,
    상기 지연 조절부는 제1 차지 펌프 및 제2 차지 펌프를 포함하고,
    상기 제1 차지 펌프는 상기 코오스 로킹 검출기로부터 상기 업신호 또는 다운신호를 제공받아, 상기 상승 엣지의 개수가 상기 로킹 범위 이내가 되도록 제어하며,
    상기 제2 차지 펌프는 상기 동적 위상 검출기로부터 상기 업신호 또는 상기 다운신호를 제공받아, 상기 제어 신호를 상기 다수의 지연 소자에 제공하는 지연 로킹 루프.
KR1020110013742A 2011-02-16 2011-02-16 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프 KR101738875B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110013742A KR101738875B1 (ko) 2011-02-16 2011-02-16 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프
TW101101328A TWI549433B (zh) 2011-02-16 2012-01-13 粗略鎖定檢測器及包含該粗略鎖定檢測器之延遲鎖定迴路
US13/398,245 US8587355B2 (en) 2011-02-16 2012-02-16 Coarse lock detector and delay-locked loop including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110013742A KR101738875B1 (ko) 2011-02-16 2011-02-16 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프

Publications (2)

Publication Number Publication Date
KR20120094316A KR20120094316A (ko) 2012-08-24
KR101738875B1 true KR101738875B1 (ko) 2017-05-24

Family

ID=46636414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110013742A KR101738875B1 (ko) 2011-02-16 2011-02-16 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프

Country Status (3)

Country Link
US (1) US8587355B2 (ko)
KR (1) KR101738875B1 (ko)
TW (1) TWI549433B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101212724B1 (ko) * 2010-05-31 2012-12-14 에스케이하이닉스 주식회사 클럭발생회로 및 그를 이용한 지연고정루프
WO2012101776A1 (ja) * 2011-01-26 2012-08-02 富士通株式会社 半導体装置、及び情報処理装置
KR101738875B1 (ko) * 2011-02-16 2017-05-24 삼성디스플레이 주식회사 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프
US8415997B2 (en) * 2011-06-10 2013-04-09 02Micro Inc. Signal synchronizing systems
TWI502895B (zh) * 2012-12-06 2015-10-01 Himax Tech Inc 時脈產生器
CN108566195A (zh) * 2018-03-20 2018-09-21 上海集成电路研发中心有限公司 一种具有宽频率输入范围的延迟锁相环
DE102021204500A1 (de) 2021-05-05 2022-11-10 Robert Bosch Gesellschaft mit beschränkter Haftung Vorrichtung und Verfahren zur Detektion eines harmonischen Zustandes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080116983A1 (en) * 2006-11-21 2008-05-22 Matsushita Electric Industrial Co., Ltd. Pll lock detection circuit and semiconductor device
JP4620931B2 (ja) * 2000-08-24 2011-01-26 テラダイン・インコーポレーテッド ノイズシェーピング・デジタル周波数合成

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3439670B2 (ja) 1998-10-15 2003-08-25 富士通株式会社 階層型ｄｌｌ回路を利用したタイミングクロック発生回路
US6326826B1 (en) 1999-05-27 2001-12-04 Silicon Image, Inc. Wide frequency-range delay-locked loop circuit
KR100543910B1 (ko) 2003-05-30 2006-01-23 주식회사 하이닉스반도체 디지털 지연고정루프 및 그의 제어 방법
KR100540930B1 (ko) * 2003-10-31 2006-01-11 삼성전자주식회사 지연동기루프 회로
WO2008146433A1 (ja) * 2007-05-30 2008-12-04 Panasonic Corporation スペクトラム拡散制御ｐｌｌ回路及びそのスタートアップ方法
US8169242B2 (en) * 2010-05-13 2012-05-01 Ati Technologies Ulc Programmable fine lock/unlock detection circuit
KR101738875B1 (ko) * 2011-02-16 2017-05-24 삼성디스플레이 주식회사 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프
KR20120102177A (ko) * 2011-02-16 2012-09-18 삼성디스플레이 주식회사 코스 락 디텍터
US8415997B2 (en) * 2011-06-10 2013-04-09 02Micro Inc. Signal synchronizing systems

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4620931B2 (ja) * 2000-08-24 2011-01-26 テラダイン・インコーポレーテッド ノイズシェーピング・デジタル周波数合成
US20080116983A1 (en) * 2006-11-21 2008-05-22 Matsushita Electric Industrial Co., Ltd. Pll lock detection circuit and semiconductor device

Also Published As

Publication number Publication date
TW201236375A (en) 2012-09-01
TWI549433B (zh) 2016-09-11
KR20120094316A (ko) 2012-08-24
US8587355B2 (en) 2013-11-19
US20120206176A1 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
KR101738875B1 (ko) 코오스 로킹 검출기 및 이를 포함하는 지연 로킹 루프
US8004328B2 (en) AC-coupling phase interpolator and delay-locked loop using the same
US8698527B2 (en) Circuit and method for preventing false lock and delay locked loop using the same
KR100605577B1 (ko) 레지스터 제어형 지연 고정 루프 및 그의 제어 방법
US7560963B2 (en) Delay-locked loop apparatus and delay-locked method
US7830185B2 (en) Duty cycle correction (DCC) circuit and delayed locked loop (DLL) circuit using the same
US7525364B2 (en) Delay control circuit
US6882196B2 (en) Duty cycle corrector
CN107733428B (zh) 延迟锁定环电路、集成电路和用于控制它的方法
US7612591B2 (en) DLL circuit of semiconductor memory apparatus and method of delaying and locking clock in semiconductor memory apparatus
US8143925B2 (en) Delay locked loop
KR100857855B1 (ko) 반도체 메모리 장치 및 그 구동방법
US8390350B2 (en) Clock signal delay circuit for a locked loop circuit
KR100541685B1 (ko) 지연 동기 루프 장치
US8686768B2 (en) Phase locked loop
US20050242855A1 (en) Delay locked loop circuit
KR100878259B1 (ko) 위상 검출기, 이를 포함하는 지연 고정 루프 및 이를구동하는 방법
KR101100417B1 (ko) 가변지연회로 및 이를 포함하는 지연고정루프
JP4079733B2 (ja) 位相同期ループ回路
KR100672033B1 (ko) 두 개의 입력 기준 클럭을 가지는 지연동기루프회로, 이를포함하는 클럭 신호 발생 회로 및 클럭 신호 발생 방법
KR102675129B1 (ko) 지연 동기 루프 회로 및 이를 포함하는 집적 회로
KR100998259B1 (ko) 다중위상신호 생성기 및 지연 값 제어신호 생성방법
KR20060075008A (ko) 반도체 기억 소자에서의 지연 고정 루프 및 그의 제어 방법
KR100506177B1 (ko) 디지털 지연 동기 루프 회로
JP2010103839A (ja) Ｄｌｌ回路とその制御方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant