JP2010103839A - Dll回路とその制御方法 - Google Patents
Dll回路とその制御方法 Download PDFInfo
- Publication number
- JP2010103839A JP2010103839A JP2008274440A JP2008274440A JP2010103839A JP 2010103839 A JP2010103839 A JP 2010103839A JP 2008274440 A JP2008274440 A JP 2008274440A JP 2008274440 A JP2008274440 A JP 2008274440A JP 2010103839 A JP2010103839 A JP 2010103839A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock signal
- phase
- phase comparison
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 7
- 230000003111 delayed effect Effects 0.000 claims description 3
- 230000001934 delay Effects 0.000 abstract description 5
- 238000004904 shortening Methods 0.000 abstract 1
- 239000000872 buffer Substances 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
Landscapes
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dram (AREA)
Abstract
【解決手段】入力クロック信号CLKiを電圧制御遅延回路12を介して出力クロック信号CLKoとして出力すると共に、入力クロック信号CLKiと出力クロック信号CLKoとの位相比較結果に基づいて電圧制御遅延回路12における遅延量を制御する。入力クロック信号CLKiと出力クロック信号CLKoとの位相を比較する第1の位相比較回路PD1と、出力クロック信号CLKoを遅延する第1の遅延回路DL1と、入力クロック信号CLKiと第1の遅延回路DL1の出力信号との位相を比較する第2の位相比較回路PD2と、を備え、第1の位相比較回路PD1の比較結果および第2の位相比較回路PD2の比較結果に応じて電圧制御遅延回路12における遅延量の制御を行う。
【選択図】図1
Description
12 電圧制御遅延回路
13 出力バッファ
14 分離回路
15 判定回路
16 位相調整カウンタ
17 D/A変換回路
DL1、DL2、DL3 遅延回路
PD1、PD2、PD3、PD4 位相比較回路
Claims (6)
- 入力クロック信号を可変遅延回路を介して出力クロック信号として出力すると共に、入力クロック信号と出力クロック信号との位相比較結果に基づいて可変遅延回路における遅延量を制御するDLL回路であって、
前記入力クロック信号と前記出力クロック信号との位相を比較する第1の位相比較回路と、
前記出力クロック信号を遅延する第1の遅延回路と、
前記入力クロック信号と前記第1の遅延回路の出力信号との位相を比較する第2の位相比較回路と、
を備え、
前記第1の位相比較回路の比較結果および前記第2の位相比較回路の比較結果に応じて前記可変遅延回路における遅延量の制御を行うことを特徴とするDLL回路。 - 第I(I=1〜N、Nは1以上の整数)の遅延回路の出力信号を遅延する第I+1の遅延回路と、
前記入力クロック信号と前記第I+1の遅延回路の出力信号との位相を比較する第I+2の位相比較回路と、
をさらに備え、
第I+2の位相比較回路の比較結果に応じて前記可変遅延回路における遅延量の制御をさらに行うことを特徴とする請求項1記載のDLL回路。 - DLL回路がロック状態にある場合には前記第1の位相比較回路の比較結果のみによって前記可変遅延回路における遅延量の制御を行うことを特徴とする請求項1記載のDLL回路。
- 前記可変遅延回路における遅延量を制御するためのカウント値をカウントする位相調整カウンタを備え、
前記第2の位相比較回路が前記入力クロック信号と前記第1の遅延回路の出力信号との位相差が所定より大きいと判断した場合、前記位相調整カウンタは、前記第1の位相比較回路の位相比較結果に基づく前記カウント値の増減量をより増大させることを特徴とする請求項1記載のDLL回路。 - DLL回路が初期状態からロック状態に至るに従い、第I+2の位相比較回路から第2の位相比較回路に向かって順に、前記可変遅延回路における遅延量の制御に対する関与を除外していくことを特徴とする請求項2記載のDLL回路。
- 入力クロック信号を可変遅延回路を介して出力クロック信号として出力すると共に、入力クロック信号と出力クロック信号との位相比較結果に基づいて可変遅延回路における遅延量を制御するDLL回路の制御方法であって、
前記入力クロック信号と前記出力クロック信号との位相を比較する第1の位相比較ステップと、
前記出力クロック信号を遅延するステップと、
前記入力クロック信号と前記遅延された出力クロック信号との位相を比較する第2の位相比較ステップと、
前記第1の位相比較ステップの比較結果および前記第2の位相比較ステップの比較結果に応じて前記可変遅延回路における遅延量の制御を行うステップと、
を含むことを特徴とするDLL回路の制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008274440A JP5639740B2 (ja) | 2008-10-24 | 2008-10-24 | Dll回路とその制御方法 |
US12/603,850 US8035432B2 (en) | 2008-10-24 | 2009-10-22 | DLL circuit and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008274440A JP5639740B2 (ja) | 2008-10-24 | 2008-10-24 | Dll回路とその制御方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010103839A true JP2010103839A (ja) | 2010-05-06 |
JP2010103839A5 JP2010103839A5 (ja) | 2011-11-10 |
JP5639740B2 JP5639740B2 (ja) | 2014-12-10 |
Family
ID=42116869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008274440A Expired - Fee Related JP5639740B2 (ja) | 2008-10-24 | 2008-10-24 | Dll回路とその制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8035432B2 (ja) |
JP (1) | JP5639740B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5796673A (en) * | 1994-10-06 | 1998-08-18 | Mosaid Technologies Incorporated | Delay locked loop implementation in a synchronous dynamic random access memory |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005251368A (ja) * | 2004-03-05 | 2005-09-15 | Hynix Semiconductor Inc | 半導体記憶素子におけるディレイロックループ及びそのロック方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3945897B2 (ja) | 1998-03-20 | 2007-07-18 | 富士通株式会社 | 半導体装置 |
US6950487B2 (en) * | 2001-05-18 | 2005-09-27 | Micron Technology, Inc. | Phase splitter using digital delay locked loops |
KR100645461B1 (ko) * | 2004-06-30 | 2006-11-15 | 주식회사 하이닉스반도체 | 듀티 싸이클 교정이 가능한 디지털 지연 고정 루프 및그의 제어 방법 |
KR100776906B1 (ko) * | 2006-02-16 | 2007-11-19 | 주식회사 하이닉스반도체 | 파워다운 모드 동안 주기적으로 락킹 동작을 실행하는기능을 가지는 dll 및 그 락킹 동작 방법 |
KR100853462B1 (ko) * | 2006-08-31 | 2008-08-21 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
KR100810073B1 (ko) * | 2006-09-29 | 2008-03-05 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동방법 |
KR100873624B1 (ko) * | 2007-11-09 | 2008-12-12 | 주식회사 하이닉스반도체 | 파워 다운 모드 제어 장치 및 이를 포함하는 dll 회로 |
KR100958811B1 (ko) * | 2008-09-02 | 2010-05-24 | 주식회사 하이닉스반도체 | 지연고정루프회로 |
KR100985413B1 (ko) * | 2008-10-14 | 2010-10-06 | 주식회사 하이닉스반도체 | 지연회로 및 그를 포함하는 지연고정루프회로 |
-
2008
- 2008-10-24 JP JP2008274440A patent/JP5639740B2/ja not_active Expired - Fee Related
-
2009
- 2009-10-22 US US12/603,850 patent/US8035432B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005251368A (ja) * | 2004-03-05 | 2005-09-15 | Hynix Semiconductor Inc | 半導体記憶素子におけるディレイロックループ及びそのロック方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5639740B2 (ja) | 2014-12-10 |
US20100102861A1 (en) | 2010-04-29 |
US8035432B2 (en) | 2011-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100954117B1 (ko) | 지연 고정 루프 장치 | |
JP4192273B2 (ja) | 半導体記憶素子における遅延同期ループ及びその同期方法 | |
JP4774340B2 (ja) | パワーダウンモードの間、周期的にロッキング動作を実行する機能を有するdll及びそのロッキング動作方法 | |
US8154330B2 (en) | Delay line calibration mechanism and related multi-clock signal generator | |
US20110102039A1 (en) | Apparatus and method for correcting duty cycle of clock signal | |
US8766688B2 (en) | DLL circuit and delay-locked method using the same | |
US7605622B2 (en) | Delay locked loop circuit | |
US10128853B2 (en) | Delay locked loop circuit and integrated circuit including the same | |
KR20110014230A (ko) | 다중 위상 클록 발생 장치 및 방법 | |
TWI596620B (zh) | 時脈產生電路與包含時脈產生電路的半導體裝置 | |
US7777542B2 (en) | Delay locked loop | |
US7825712B2 (en) | Multi-phase clock signal generating circuit having improved phase difference and a controlling method thereof | |
KR20090114577A (ko) | 지연 고정 루프 회로 | |
US11309898B2 (en) | Semiconductor integrated circuit | |
US8081021B2 (en) | Delay locked loop | |
KR101094932B1 (ko) | 지연고정루프회로 | |
KR100878259B1 (ko) | 위상 검출기, 이를 포함하는 지연 고정 루프 및 이를구동하는 방법 | |
KR100839499B1 (ko) | 딜레이 제어 장치 및 방법 | |
JP2008172574A (ja) | クロック位相シフト回路 | |
KR100800139B1 (ko) | 디엘엘 장치 | |
JP2007228145A (ja) | 半導体集積回路 | |
JP5639740B2 (ja) | Dll回路とその制御方法 | |
US20060232314A1 (en) | Phase adjustment device, phase adjustment method, and semiconductor integrated circuit | |
KR100807116B1 (ko) | 지연 고정 루프 | |
KR20130142743A (ko) | 지연 제어회로 및 이를 포함하는 클럭 생성회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140214 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140219 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141007 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141027 |
|
LAPS | Cancellation because of no payment of annual fees |