CN101640524B - 一种扩频时钟产生电路 - Google Patents
一种扩频时钟产生电路 Download PDFInfo
- Publication number
- CN101640524B CN101640524B CN2009101642692A CN200910164269A CN101640524B CN 101640524 B CN101640524 B CN 101640524B CN 2009101642692 A CN2009101642692 A CN 2009101642692A CN 200910164269 A CN200910164269 A CN 200910164269A CN 101640524 B CN101640524 B CN 101640524B
- Authority
- CN
- China
- Prior art keywords
- clock
- output
- controlled oscillator
- voltage controlled
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种扩频时钟产生电路，其特征在于：包括一个锁相外环，还包括一个锁相内环；所述锁相外环由鉴相器、低通滤波器、压控振荡器和分频器依次连接，分频器又与鉴相器连接，形成锁相外环回路；所述锁相内环由锁相外环的鉴相器、低通滤波器、压控振荡器依次连接，压控振荡器的输出端连接有一个计数器，计数器的输出端又与压控振荡器的一个输入端连接，形成锁相内环回路；本发明与传统锁相环设计兼容，设计风险更低，提高电路可靠性，相比通用扩频电路极大降低了面积和功耗，可灵活设计，满足各种扩频要求。
Description
技术领域
本发明涉及集成电路领域，特别是一种扩频时钟产生电路。
背景技术
扩频时钟电路广泛应用于集成电路系统中，用来降低EMI(电磁干扰，Electromagnetic Interference)。
一般采用对插值器输出各相位交替选通后重构时钟以得到扩频时钟，该传统方案需要复杂的高精度相位插值电路，各级匹配的延迟线电路，多相位判决数字滤波电路，高速数字选择电路等。如图1所示，传统扩频时钟电路由分频器、鉴相器和低通滤波器等等组成的锁相环电路构成。
以上多个电路组合决定了传统的扩频时钟电路实现的复杂性，该复杂性增大了电路的面积和功耗，同时由于插值器的非线型以及延迟线电路各延迟级失配，实际得到的扩频时钟频率变化的非线性很大。
发明内容
本发明的目的是提供一种扩频时钟产生电路，在实现高精度的扩频时钟产生的同时，相对传统扩频电路极大降低了功耗与面积，且提高了可靠性。
本发明的技术方案如下：
一种扩频时钟产生电路，其特征在于：包括一个锁相外环，还包括一个锁相内环；
所述锁相外环由鉴相器、低通滤波器、压控振荡器和分频器依次连接，分频器又与鉴相器连接，形成锁相外环回路；
所述锁相内环由锁相外环的鉴相器、低通滤波器、压控振荡器依次连接，压控振荡器的输出端连接有一个计数器，计数器的输出端又与压控振荡器的一个输入端连接，形成锁相内环回路。
所述鉴相器具有参考时钟和反馈时钟两个输入时钟信号，还具有两个与输入时钟信号相位关系对性的输出信号UP、DW，并且输出至低通滤波器，所述低通滤波器输出电平信号至压控振荡器，压控制振荡器输出扩频时钟经分频器分频后得到反馈时钟，反馈时钟经过分频器输出至鉴相器的一个输入端，形成锁相外环回路。
所述压控振荡器的直接输出时钟通过输出缓冲输出扩频时钟，输出扩频时钟同时被输出至计数器，计数器计数M(M为可正常工作的任意自然数)个时钟周期后输出脉冲信号，计数器并将输出脉冲信号送至压控振荡器的输入端，形成扩频内环回路。
所述扩频时钟产生电路的具体工作原理为：
正常工作时，锁相外环进入入锁状态(即锁相环从上电工作到环路锁定，输出稳定时钟之间的时间小于100us)后，振荡器控制电压不再改变，压控制振荡器输出扩频时钟至计数器，计数器计数M(M为可正常工作的任意自然数)个时钟周期后输出脉冲信号，同时计数器清零，所述脉冲信号周期性改变压控振荡器中输出驱动的电流源电流、压控振荡器中输出驱动的电流沉电流、压控振荡器中负载网络载荷量这三个电气特性之一来周期性改变压控振荡器直接输出时钟的频率；
所述三个电气特性具体改变直接输出时钟的频率过程如下：
压控振荡器中输出驱动的电流源电流越大，直接输出时钟上升时间越短，同时直接输出时钟下降时间不变，总周期越小，频率越大；压控振荡器中输出驱动的电流源电流越小，直接输出时钟下降时间越短，同时直接输出时钟上升时间不变，总周期越大，频率越小；
压控振荡器中输出驱动的电流沉电流越大，直接输出时钟下降时间越短，同时直接输出时钟上升时间不变，总周期越小，频率越大；压控振荡器中输出驱动的电流沉电流越小，直接输出时钟上升时间越短，同时直接输出时钟下降时间不变，总周期越大，频率越小；
压控振荡器中负载网络载荷量越小，直接输出时钟上升时间越短，同时直接输出时钟下降时间也越短，周期越小，频率越大；压控振荡器中负载网络载荷量越大，直接输出时钟下降时间越短，同时直接输出时钟上升时间也越短，周期越大，频率越小。
本发明的有益效果如下：
1、与传统锁相环设计兼容，设计风险更低，提高电路可靠性；
2、所增加内环部分核心仅为一M位计数器(M为任意自然数)，相比通用扩频电路极大降低了面积和功耗；
3、脉冲信号所控制的电气特性物理量大小与方向，跳变周期M值均可灵活设计，满足各种扩频要求。
附图说明
图1为传统的锁相环示意图
图2为本发明的电路原理示意图
图3为本发明正常工作时的关键点波形示意图
具体实施方式
如图2-3所示，一种扩频时钟产生电路，包括一个锁相外环，还包括一个锁相内环；
所述锁相外环由鉴相器、低通滤波器、压控振荡器和分频器依次连接，分频器又与鉴相器连接，形成锁相外环回路；
所述锁相内环由锁相外环的鉴相器、低通滤波器、压控振荡器依次连接，压控振荡器的输出端连接有一个计数器，计数器的输出端又与压控振荡器的一个输入端连接，形成锁相内环回路。
所述鉴相器具有参考时钟和反馈时钟两个输入时钟信号，还具有两个与输入时钟信号相位关系对性的输出信号UP、DW，并且输出至低通滤波器，所述低通滤波器输出电平信号至压控振荡器，压控制振荡器输出扩频时钟经分频器分频后得到反馈时钟，反馈时钟经过分频器输出至鉴相器的一个输入端，形成锁相外环回路。
所述压控振荡器的直接输出时钟pre_f通过输出缓冲输出扩频时钟，输出扩频时钟同时被输出至计数器，计数器计数M(M为可正常工作的任意自然数)个时钟周期后输出脉冲信号，计数器并将输出脉冲信号送至压控振荡器的输入端，形成扩频内环回路。
所述扩频时钟产生电路的具体工作原理为：
正常工作时，锁相外环进入入锁状态(即锁相环从上电工作到环路锁定，输出稳定时钟之间的时间小于100us)后，振荡器控制电压不再改变，压控制振荡器输出扩频时钟至计数器，计数器计数M(M为可正常工作的任意自然数)个时钟周期后输出脉冲信号VconBST，同时计数器清零，所述脉冲信号VconBST周期性改变以下三个电气特性之一来周期性改变压控振荡器直接输出时钟的频率：
压控振荡器中输出驱动的电流源电流(VconBS作为开关SW1控制量，SW1控制一并联电流并入该输出驱动电流源电流与否)；
压控振荡器中输出驱动的电流沉电流(VconBS作为开关SW2控制量，SW2控制一并联电流并入该输出驱动电流沉电流与否)；
压控振荡器中负载网络载荷量(VconBS作为开关SW3控制量，SW3控制一并联负载并入该负载网络载荷量与否)；
所述三个电气特性具体改变直接输出时钟的频率过程如下：
压控振荡器中输出驱动的电流源电流越大，直接输出时钟pre_f上升时间越短，同时直接输出时钟pre_f下降时间不变，总周期越小，频率越大；压控振荡器中输出驱动的电流源电流越小，直接输出时钟pre_f下降时间越短，同时直接输出时钟pre_f上升时间不变，总周期越大，频率越小；
压控振荡器中输出驱动的电流沉电流越大，直接输出时钟pre_f下降时间越短，同时直接输出时钟pre_f上升时间不变，总周期越小，频率越大；压控振荡器中输出驱动的电流沉电流越小，直接输出时钟pre_f上升时间越短，同时直接输出时钟pre_f下降时间不变，总周期越大，频率越小；
压控振荡器中负载网络载荷量越小，直接输出时钟pre_f上升时间越短，同时直接输出时钟pre_f下降时间也越短，周期越小，频率越大；压控振荡器中负载网络载荷量越大，直接输出时钟pre_f下降时间越短，同时直接输出时钟pre_f上升时间也越短，周期越大，频率越小。
直接输出时钟pre_f通过压控振荡器的输出缓冲输出扩频时钟。
在本发明电路中所设计的锁相外环带宽较小，即对输出时钟单周期变换反应不敏感，电平信号在脉冲信号脉冲出现前后几乎不发生变化，因此压控振荡器输出时钟的频率线仅在一个周期内有跳变，其特征符合扩频时钟。
Claims (5)
1.一种扩频时钟产生电路，其特征在于：包括一个锁相外环，还包括一个锁相内环；所述锁相外环由鉴相器、低通滤波器、压控振荡器和分频器依次连接，分频器又与鉴相器连接，形成锁相外环回路；所述锁相内环由锁相外环的鉴相器、低通滤波器、压控振荡器依次连接，压控振荡器的输出端连接有一个计数器，计数器的输出端又与压控振荡器的一个输入端连接，形成锁相内环回路。
2.根据权利要求1所述的一种扩频时钟产生电路，其特征在于：所述鉴相器具有参考时钟和反馈时钟两个输入时钟信号，还具有两个与输入时钟信号相位关系对性的输出信号UP、DW，并且输出至低通滤波器，所述低通滤波器输出电平信号至压控振荡器，压控制振荡器输出扩频时钟经分频器分频后得到反馈时钟，反馈时钟经过分频器输出至鉴相器的一个输入端，形成锁相外环回路。
3.根据权利要求1或2所述的一种扩频时钟产生电路，其特征在于：所述压控振荡器的直接输出时钟通过输出缓冲输出扩频时钟，输出扩频时钟同时被输出至计数器，计数器计数M个时钟周期后输出脉冲信号，计数器并将输出脉冲信号送至压控振荡器的输入端，形成扩频内环回路，其中M为可正常工作的任意自然数。
4.根据权利要求1所述的一种扩频时钟产生电路，其特征在于工作原理为：
正常工作时，锁相外环进入入锁状态后，振荡器控制电压不再改变，压控制振荡器输出扩频时钟至计数器，计数器计数M个时钟周期后输出脉冲信号，同时计数器清零，所述脉冲信号周期性改变压控振荡器中输出驱动的电流源电流、压控振荡器中输出驱动的电流沉电流、压控振荡器中负载网络载荷量这三个电气特性之一来周期性改变压控振荡器直接输出时钟的频率，其中M为可正常工作的任意自然数。
5.根据权利要求4所述的一种扩频时钟产生电路，其特征在于：
所述三个电气特性具体改变直接输出时钟的频率过程如下：
压控振荡器中输出驱动的电流源电流越大，直接输出时钟上升时间越短，同时直接输出时钟下降时间不变，总周期越小，频率越大；压控振荡器中输出驱动的电流源电流越小，直接输出时钟下降时间越短，同时直接输出时钟上升时间不变，总周期越大，频率越小；
压控振荡器中输出驱动的电流沉电流越大，直接输出时钟下降时间越短，同时直接输出时钟上升时间不变，总周期越小，频率越大；压控振荡器中输出驱动的电流沉电流越小，直接输出时钟上升时间越短，同时直接输出时钟下降时间不变，总周期越大，频率越小；
压控振荡器中负载网络载荷量越小，直接输出时钟上升时间越短，同时直接输出时钟下降时间也越短，周期越小，频率越大；压控振荡器中负载网络载荷量越大，直接输出时钟下降时间越短，同时直接输出时钟上升时间也越短，周期越大，频率越小。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101642692A CN101640524B (zh) | 2009-08-27 | 2009-08-27 | 一种扩频时钟产生电路 |
| US12/860,685 US8406271B2 (en) | 2009-08-27 | 2010-08-20 | Spread spectrum clock generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009101642692A CN101640524B (zh) | 2009-08-27 | 2009-08-27 | 一种扩频时钟产生电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101640524A CN101640524A (zh) | 2010-02-03 |
| CN101640524B true CN101640524B (zh) | 2011-08-10 |
Family
ID=41615352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009101642692A Expired - Fee Related CN101640524B (zh) | 2009-08-27 | 2009-08-27 | 一种扩频时钟产生电路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8406271B2 (zh) |
| CN (1) | CN101640524B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5896503B2 (ja) * | 2010-08-03 | 2016-03-30 | ザインエレクトロニクス株式会社 | 送信装置、受信装置および送受信システム |
| CN102361454B (zh) * | 2011-10-18 | 2013-04-24 | 四川和芯微电子股份有限公司 | 扩频时钟信号检测系统及方法 |
| CN102404062B (zh) * | 2011-12-02 | 2014-02-12 | 四川和芯微电子股份有限公司 | 扩频时钟信号检测系统及方法 |
| US9526137B1 (en) * | 2015-06-29 | 2016-12-20 | Nxp B.V. | Low-noise current regulation circuits |
| CN105185312B (zh) * | 2015-10-12 | 2018-06-12 | 利亚德光电股份有限公司 | Led驱动器、包括其的led显示屏及led驱动芯片的驱动方法 |
| CN105676943B (zh) * | 2015-12-31 | 2018-08-17 | 广州中大微电子有限公司 | 一种SoC芯片中I/Q解调时钟电路 |
| KR102471531B1 (ko) * | 2017-12-21 | 2022-11-28 | 에스케이하이닉스 주식회사 | 저속 동작 환경에서 고속 테스트를 수행할 수 있는 반도체 장치 및 시스템 |
| CN111175759A (zh) * | 2020-02-13 | 2020-05-19 | 北京航天常兴科技发展股份有限公司 | 超声波扩频测距方法及装置 |
| EP4191887A4 (en) * | 2020-08-31 | 2023-10-04 | Huawei Technologies Co., Ltd. | PHASE-LOCKED LOOP AND HIGH FREQUENCY TRANSMITTER RECEIVER |
| CN114421980B (zh) * | 2022-01-17 | 2023-04-21 | 福州大学 | 一种间歇式频率校准ook调制发射机电路及控制方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4215601B2 (ja) * | 2003-09-05 | 2009-01-28 | 富士通株式会社 | 無線通信装置 |
| JP4630381B2 (ja) * | 2007-05-30 | 2011-02-09 | パナソニック株式会社 | スペクトラム拡散制御ｐｌｌ回路及びそのスタートアップ方法 |
-
2009
- 2009-08-27 CN CN2009101642692A patent/CN101640524B/zh not_active Expired - Fee Related
-
2010
- 2010-08-20 US US12/860,685 patent/US8406271B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20110051779A1 (en) | 2011-03-03 |
| US8406271B2 (en) | 2013-03-26 |
| CN101640524A (zh) | 2010-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101640524B (zh) | 一种扩频时钟产生电路 | |
| CN101958711B (zh) | 具有抖动脉宽调制控制器的数字锁相系统 | |
| TWI502308B (zh) | 全數位展頻時脈產生器 | |
| CN102171929B (zh) | 低功率异步计数器及方法 | |
| KR100865643B1 (ko) | 스펙트럼 확산 클록 제어 장치 및 스펙트럼 확산 클록 발생장치 | |
| CN102723931B (zh) | 一种宽动态高精度边沿时间可调的脉冲波产生方法 | |
| CN102769462A (zh) | 直接数字频率锁相倍频器电路 | |
| CN103959653A (zh) | 具有增强的捕获的模拟锁相环 | |
| CN102035472B (zh) | 可编程数字倍频器 | |
| US8269536B2 (en) | Onion waveform generator and spread spectrum clock generator using the same | |
| CN101304247A (zh) | 多周期随机数字脉宽调制电路及方法 | |
| CN103312319B (zh) | 应用于整数分频锁相环中的杂散抑制鉴频鉴相器电路 | |
| CN101917187A (zh) | 基于锁相环预置开关选频输出的步进频信号产生方法 | |
| CN201608704U (zh) | 一种锁相环频率综合器 | |
| CN102412836A (zh) | 一种双可编程减法分频器 | |
| US20200119640A1 (en) | Spectral shaping of spread spectrum clocks/frequencies through post processing | |
| JP4141248B2 (ja) | スペクトラム拡散クロック発生回路 | |
| CN105024701B (zh) | 一种用于杂散抑制的分频比调制器 | |
| CN106549662B (zh) | 一种多模可编程计数器及其实现方法、分频器 | |
| CN110034750A (zh) | 时钟延迟电路 | |
| US7816965B2 (en) | Cooperation circuit | |
| CN104579316A (zh) | 百分之五十占空比的可编程分频器 | |
| CN202282774U (zh) | 一种快速数字锁相合成器 | |
| CN106374914B (zh) | 一种可编程分频器 | |
| CN106301360B (zh) | 鉴频鉴相器、电荷泵和锁相环电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110810 Termination date: 20170827 |