CN202282774U - 一种快速数字锁相合成器 - Google Patents

Abstract

本实用新型公开了一种快速数字锁相合成器，其特征在于：包括基准源、数字鉴频鉴相器、选择开关、环路滤波器、压控振荡器和环路分频器；所述数字鉴频鉴相器的输入端连接环路分频器的输出端和基准源，数字鉴频鉴相器的输出端与选择开关连接；所述环路滤波器的输入端连接选择开关，输出端连接压控振荡器的输入端，压控振荡器的输出端连接环路分频器输入端；环路滤波器由一个高电阻、保护电阻和电容串联电路与一个低电阻和三极管串联电路组成。该快速数字锁相合成器利用数字鉴频鉴相器自身的锁定指示对环路滤波器进行带宽控制，实现环路快速锁定和环路静态噪声最佳滤波，其具有电路简洁、相位稳定、噪声低、功耗低和显著缩短锁具的锁定时间。

Description

一种快速数字锁相合成器

技术领域

本实用新型涉及数字锁相环快速锁定技术领域，具体涉及一种快速数字锁相合成器。

背景技术

数字锁相环因电路简洁、相位稳定、噪声低、频谱纯度高、频率变换灵活、成本低、易集成等优点，在雷达、电子侦察与对抗系统的频率合成器领域中广泛采用。目前采用硬件实现的数字锁相环一般需要一个比所需锁定信号的频率高很多的高频时钟作为参考频率，其基本思路是利用高频时钟来锁相，高频时钟的频率决定锁相的精度，锁定后两个时钟信号的相位差最大为高频时钟信号周期，但是由于锁相环是反馈控制系统，其环路带宽是决定环路捕捉时间的主要因素，环路带宽越宽环路锁定越快，环路带宽越窄环路锁定越慢，环路锁定时间与环路噪声的最佳过滤是矛盾的。

实用新型内容

本实用新型所要解决的问题是如何提供一种快速数字锁相合成器，其具有电路结构简单，功耗低和较高的工程实用价值。当有信号输入时，其能够实现快捕、精跟及有效的解决环路快速锁定与噪声最佳过滤之间的矛盾。

为达到上述发明目的，本实用新型所采用的技术方案为：一种快速数字锁相合成器，其特征在于：包括基准源、数字鉴频鉴相器、选择开关、环路滤波器、压控振荡器和环路分频器；所述数字鉴频鉴相器的输入端连接基准源和环路分频器的输出端，数字鉴频鉴相器输出端与选择开关连接；所述环路滤波器的输入端连接选择开关，输出端连接压控振荡器的输入端，压控振荡器的输出端连接环路分频器输入端。

按照本实用新型所提供的快速数字锁相合成器，所述环路滤波器包括电阻R2、电阻R3、电容C、电阻R1、三极管和电阻R4组成；所述电阻R2、电阻R3和电容C顺序连接后与三极管的基极连接；所述电阻R1与三极管的发射极连接；所述电阻R4一端连接三极管的集电极，一端接地；所述R2的阻值大于所述R1的阻值。

本实用新型通过判断数字鉴频鉴相器的基准源和反馈信号的相位同步状态，对环路带宽进行选择控制，当基准源信号相位与反馈信号非同步时，环路为宽带，环路为快捕模式；当基准源信号相位与反馈信号同步时，环路为窄带，环路为噪声最佳过滤模式。该快速数字锁相合成器通过数字鉴频鉴相器自身的锁定指示（相位同步状态）对环路滤波器的工作状态进行自适应选择，实现快捕、精跟，解决环路快速锁定与噪声最佳过滤之间的矛盾。

综上所述，本实用新型所提供的快速数字锁相合成器主要应用于锁相合成器的快速锁定系统中，可广泛应用于捷变频雷达、电子侦察与对抗，无线通讯与管理中，能够有效的解决环路快速锁定与噪声最佳过滤之间的矛盾，其具有电路简洁、相位稳定、噪声低、功耗低、生成成本低和显著缩短锁具的锁定时间等优点。

附图说明

图1为快速数字锁相合成器的电路图。

其中，1、基准源；2、数字鉴频鉴相器；3、选择开关；4、环路滤波器；5、压控振荡器；6、环路分频器。

具体实施方式

下面结合附图对本实用新型的具体实施方式进行详细地描述：

如图所示，该快速数字锁相合成器包括基准源1、数字鉴频鉴相器2、选择开关3、环路滤波器4、压控振荡器5和环路分频器6；所述数字鉴频鉴相器2的输入端连接环路分频器6的输出端和基准源1，数字鉴频鉴相器2的输出端与选择开关3连接；所述环路滤波器4的输入端连接选择开关3，环路滤波器4的输出端连接压控振荡器5的输入端，压控振荡器5的输出端连接环路分频器6输入端。

按照本实用新型所提供的快速数字锁相合成器，所述环路滤波器4包括电阻R2、电阻R3、电容C、电阻R1、三极管和电阻R4；所述电阻R2、电阻R3和电容C顺序连接后与三极管的基极连接；所述电阻R1与三极管的发射极连接；所述电阻R4一端连接三极管的集电极，一端接地；所述电阻R2的阻值大于电阻R1的阻值。

快速数字锁相合成器的基准源1为数字鉴频鉴相器2提供频率和相位参考，数字鉴频鉴相器2对基准源1和环路分频器6信号进行鉴频鉴相，其差拍信号通过环路滤波器4对信号进行滤波，然后对压控振荡器5的频率和相位进行控制，数字鉴频鉴相器2的输出通过环路滤波器4实现环路的动态捕捉和环路噪声的最佳过滤，选择开关3根据数字鉴频鉴相器2的锁定指示信号对环路滤波器4的电阻参数进行选择控制，环路分频器6对压控振荡器5的频率进行N次分频，保证环路锁定时，压控振荡器5的频率等于基准源的N倍，同时相位同步。

本实用新型的工作流程分两个部分，即：1、环路快锁状态，为环路动态过程；2、噪声最佳过滤状态，为环路静态状态。下面对快速数字锁相合成器工作流程的两部分做具体的描述：

1、环路快锁状态：系统加电，环路为失锁状态，此时数字鉴频鉴相器2的参考信号与反馈信号的相位差异较大，数字鉴频鉴相器2的锁定指示为低电平，此时选择开关3选择环路带宽滤波器4的由电阻R2、电阻R3和电容C串联的电路，环路带宽为宽带状态，环路将快速锁定。压控振荡器5频率锁定在基准源的N倍上，同时相位进入同步调整状态。

2、环路静态状态： 环路进入同步状态后，数字鉴频鉴相器1的锁定指示为高电平，此时选择开关3选择环路带宽滤波器4的由电阻R1和三极管串联得电路，环路带宽为窄带状态，此时环路实现基准源噪声和压控振荡器4噪声的最佳过滤。

本实用新型不局限于上述最佳实施方式，任何人在本实用新型的设计思路的启示下得出的具有和本实用新型相似或是相近的设计方案的数字锁相合成器，均落在本实用新型的保护范围内。

Claims (3)

1.一种快速数字锁相合成器，其特征在于：包括基准源（1）、数字鉴频鉴相器（2）、选择开关（3）、环路滤波器（4）、压控振荡器（5）和环路分频器（6）；所述数字鉴频鉴相器（2）的输入端连接环路分频器（6）的输出端和基准源（1），数字鉴频鉴相器（2）的输出端与选择开关（3）连接；所述环路滤波器（4）的输入端连接选择开关（3），环路滤波器（4）的输出端连接压控振荡器（5）的输入端，压控振荡器（5）的输出端连接环路分频器（6）输入端。

2.根据权利要求1所述的快速数字锁相合成器，其特征在于：所述环路滤波器（4）包括电阻R2、电阻R3、电容C、电阻R1、三极管和电阻R4；所述电阻R2、电阻R3和电容C顺序连接后与三极管的基极连接；所述电阻R1与三极管的发射极连接；所述电阻R4一端连接三极管的集电极，一端接地。

3.根据权利要求2所述的快速数字锁相合成器，其特征在于：所述电阻R2的阻值大于电阻R1的阻值。

Images