CN109067395A - 一种相位同步低相噪锁相频率合成装置 - Google Patents

一种相位同步低相噪锁相频率合成装置 Download PDF

Info

Publication number
CN109067395A
CN109067395A CN201810939551.2A CN201810939551A CN109067395A CN 109067395 A CN109067395 A CN 109067395A CN 201810939551 A CN201810939551 A CN 201810939551A CN 109067395 A CN109067395 A CN 109067395A
Authority
CN
China
Prior art keywords
phase
main
locking
auxiliary
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810939551.2A
Other languages
English (en)
Inventor
郭雪锋
方立军
马骏
柳勇
吉宗海
张焱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 38 Research Institute
Original Assignee
CETC 38 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 38 Research Institute filed Critical CETC 38 Research Institute
Priority to CN201810939551.2A priority Critical patent/CN109067395A/zh
Publication of CN109067395A publication Critical patent/CN109067395A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种相位同步低相噪锁相频率合成装置，晶振的输出端连接辅锁相模块的参考鉴相端，所述辅环路滤波器分别连接辅锁相模块的输出端和VCXO的压控端，所述主锁相模块的参考鉴相端连接VCXO的输出端，所述主环路滤波器分别连接主锁相模块的输出端和VCO的压控端，VCO的的输出端连接在功分器的合路端，所述功分器输出端分别连接辅锁相模块和主锁相模块的反馈鉴相端。利用主环得到低相噪和小步进密跳频率输出，同时利用辅环对输出信号相位进行控制修正，实现输出信号相位与参考信号严格同步，即任意状态下，输出信号与参考信号保持严格的固定关系，实现任意状态下相位同步。

Description

一种相位同步低相噪锁相频率合成装置
技术领域
本发明涉及一种相位同步和锁相频率合成技术，尤其涉及的是一种相位同步低相噪锁相频率合成装置。
背景技术
在目前的频率合成方式中，锁相频率合成由于其设计灵活、频率多变、电路简洁、相噪较优的特点得到广泛应用。在锁相频率合成电路设计中，鉴相频率是一个关键参数。低相噪设计中希望鉴相频率高，频率密跳变时希望鉴相频率低。为兼顾这两方面的需求，出现了小数分频频率合成器。
而现有的小数锁相频率合成技术，鉴相频率高、等效反馈分频比小，具有低相噪、密跳频，但任意开机状态下，输出信号与参考信号相位不严格同步，存在随机相差；而现有的整数锁相频率合成技术，具有输出信号与参考信号相位不同步，但密跳频时，鉴相频率低、等效反馈分频比大，相位噪声差。
发明内容
本发明所要解决的技术问题在于：如何同时满足低相噪、密跳频以及多路信号相位同步，提供了一种相位同步低相噪锁相频率合成装置。
本发明是通过以下技术方案解决上述技术问题的，本发明包括晶振、主回馈环路和辅回馈环路，所述辅回馈环路包括辅锁相模块、辅环路滤波器、压控晶振VCXO，所述主回馈环路包括主锁相模块、主环路滤波器、压控振荡器VCO和功分器，所述晶振的输出端连接辅锁相模块的参考鉴相端，所述辅环路滤波器分别连接辅锁相模块的输出端和VCXO的压控端，所述主锁相模块的参考鉴相端连接VCXO的输出端，所述主环路滤波器分别连接主锁相模块的输出端和VCO的压控端，VCO的的输出端连接在功分器的合路端，所述功分器输出端分别连接辅锁相模块和主锁相模块的反馈鉴相端。
所述主锁相模块包括主鉴相器和小数分频器，所述辅锁相模块包括辅鉴相器和整数分频器，所述晶振的输出端连接辅鉴相器的输入端，所述辅鉴相器、辅环路滤波器、VCXO依次连接，所述VCXO的输出端连接主鉴相器的输入端，所述主鉴相器、主环路滤波器、VCO和功分器依次连接，所述功分器输出端分别连接小数分频器和整数分频器的输入端，所述小数分频器的输出端连接到主鉴相器，所述整数分频器的输出端连接到辅鉴相器。
所述主鉴相器的参考鉴相端和反馈鉴相端的信号同相，所述辅鉴相器的参考鉴相端和反馈鉴相端的信号同相。
所述辅鉴相器的反馈鉴相端与整个合成装置的输出为整数倍频。
本发明相比现有技术具有以下优点：本发明的频率合成技术同时满足低相噪、密跳频、信号相位同步3个条件。本发明使用双环路实现，利用主环得到低相噪和小步进密跳频率输出，同时利用辅环对输出信号相位进行控制修正，实现输出信号相位与参考信号严格同步，即任意状态下，输出信号与参考信号保持严格的固定关系，实现任意状态下相位同步。VCXO频率高于晶振频率。主环为小数分频，可以做到密跳频，使用较高参考频率有利于低相噪。输出信号相位受辅环整数分频锁相限制，实现相位同步。
附图说明
图1是本发明的结构示意图；
图2是实施例2的结构示意图。
具体实施方式
下面对本发明的实施例作详细说明，本实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。
实施例1
如图1所示，本实施例的频率合成器采用双环路设计，主环路采用小数分频，辅环路采用整数分频。主环路是一个小数分频锁相环，鉴相频率高，相位噪声低，跳频频点密。辅环路用来做相位同步。由于辅环路的存在，输出信号相位和10MHz晶振相位严格对齐，保证相位同步。本实施例的主锁相模块5包括主鉴相器50和小数分频器51，辅锁相模块2包括辅鉴相器20和整数分频器21，所述晶振1的输出端连接辅鉴相器20的输入端，所述辅鉴相器20、辅环路滤波器3、VCXO4依次连接，所述VCXO4的输出端连接主鉴相器50的输入端，所述主鉴相器50、主环路滤波器6、VCO7和功分器8依次连接，所述功分器8输出端分别连接小数分频器51和整数分频器21的输入端，所述小数分频器51的输出端连接到主鉴相器50，所述整数分频器21的输出端连接到辅鉴相器20。
锁相环中相位噪声的估算公式为
PN＝N0-10lg fPD+20lg N (1)
其中PN表示相位噪声，N0是鉴相器噪底，fPD是鉴相频率，N是分频比。把N＝fVCO/fPD代入公式1并稍作整理可得
PN＝N0-30lg fPD+20lg fVCO (2)
从公式(2(可以看出，鉴相频率越高，相位噪声越低。
但另一方面，跳频步长却等于鉴相频率。鉴相频率越低，跳频步长越短，跳频点越密。
小数分频锁相环中，跳频步长可以小于鉴相频率，尽量使用高频率晶振可以同时得到低相噪和小步进，统一了低相噪和密跳频之间的矛盾，却引入了相位不同步的问题。
相位同步在多通道信号处理及阵列雷达中是一个很重要的参数。如图1所示，由于鉴相器件特点，①点和②点信号同相，③点和④点信号同相，即主鉴相器50的参考鉴相端和反馈鉴相端的信号同相，所述辅鉴相器20的参考鉴相端和反馈鉴相端的信号同相。辅鉴相器20的反馈鉴相端与整个合成装置的输出为整数倍频，相位关系是确定的，因此输出信号相位紧随辅鉴相器20的参考鉴相端相位特征。将图1中电路复制成多路，共用一个晶振，则多路输出信号之间相位同步。
实施例2
如图2所示，本实施例包括晶振1、辅锁相模块2、辅环路滤波器3、VCXO4、主锁相模块5、主环路滤波器6、VCO7和功分器8。实施例1中的整数分频功能包含在辅锁相模块2中，小数分频功能包含在主锁相模块5中。
晶振1的输出端接辅锁相模块2的参考鉴相端，辅环路滤波器3连接辅锁相模块2的输出端和VCXO4的压控端，VCXO4的输出端接主锁相模块5的参考鉴相端，主环路滤波器6连接主锁相模块5的输出端和VCO7的压控端，VCO7的输出端接功分器8的合路端，功分器8的输出端分别连接主锁相模块5和辅锁相模块2的反馈鉴相端。
晶振1的时钟10MHz，输出频率2～3GHz，跳频步长10MHz为例。选取VCXO4的频率100MHz。辅锁相模块2的鉴相频率10MHz，分频比设置为200～300。主锁相模块5的鉴相频率100MHz，分频比设置为20.0～30.0。该频率合成器输出频率跳频步进是压控参考源VCXO4频率的1/M(如1/10)，而等于基准参考源频率(如10MHz)的整数倍。
本实施例的晶振1的型号SOXO17AF10MDSBH，生产厂家成都天奥。
辅锁相模块2的型号HMC440QS16G，生产厂家Hittite。
辅环路滤波器3和主环路滤波器6使用阻容原件制作，主要指标环路带宽100kHz。
VCXO4的型号PLXK509D-S-DS-M-N@100M(10M)，生产厂家中国电科13所。
主锁相模块5的型号ADF4351，生产厂家ADI，该器件包含VCO7。
功分器8的型号ZFSC-2-10G+，生产厂家Mini Circuits。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种相位同步低相噪锁相频率合成装置，其特征在于，包括晶振、主回馈环路和辅回馈环路，所述辅回馈环路包括辅锁相模块、辅环路滤波器、压控晶振VCXO，所述主回馈环路包括主锁相模块、主环路滤波器、压控振荡器VCO和功分器，所述晶振的输出端连接辅锁相模块的参考鉴相端，所述辅环路滤波器分别连接辅锁相模块的输出端和VCXO的压控端，所述主锁相模块的参考鉴相端连接VCXO的输出端，所述主环路滤波器分别连接主锁相模块的输出端和VCO的压控端，VCO的的输出端连接在功分器的合路端，所述功分器输出端分别连接辅锁相模块和主锁相模块的反馈鉴相端。
2.根据权利要求1所述的一种相位同步低相噪锁相频率合成装置，其特征在于，所述主锁相模块包括主鉴相器和小数分频器，所述辅锁相模块包括辅鉴相器和整数分频器，所述晶振的输出端连接辅鉴相器的输入端，所述辅鉴相器、辅环路滤波器、VCXO依次连接，所述VCXO的输出端连接主鉴相器的输入端，所述主鉴相器、主环路滤波器、VCO和功分器依次连接，所述功分器输出端分别连接小数分频器和整数分频器的输入端，所述小数分频器的输出端连接到主鉴相器，所述整数分频器的输出端连接到辅鉴相器。
3.根据权利要求2所述的一种相位同步低相噪锁相频率合成装置，其特征在于，所述主鉴相器的参考鉴相端和反馈鉴相端的信号同相，所述辅鉴相器的参考鉴相端和反馈鉴相端的信号同相。
4.根据权利要求2所述的一种相位同步低相噪锁相频率合成装置，其特征在于，所述辅鉴相器的反馈鉴相端与整个合成装置的输出为整数倍频。
CN201810939551.2A 2018-08-17 2018-08-17 一种相位同步低相噪锁相频率合成装置 Pending CN109067395A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810939551.2A CN109067395A (zh) 2018-08-17 2018-08-17 一种相位同步低相噪锁相频率合成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810939551.2A CN109067395A (zh) 2018-08-17 2018-08-17 一种相位同步低相噪锁相频率合成装置

Publications (1)

Publication Number Publication Date
CN109067395A true CN109067395A (zh) 2018-12-21

Family

ID=64686212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810939551.2A Pending CN109067395A (zh) 2018-08-17 2018-08-17 一种相位同步低相噪锁相频率合成装置

Country Status (1)

Country Link
CN (1) CN109067395A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114499582A (zh) * 2021-12-30 2022-05-13 中国人民解放军陆军工程大学 非同步差分跳频的通信方法及装置
CN116155275A (zh) * 2023-04-19 2023-05-23 成都世源频控技术股份有限公司 一种相位可重复的宽带细步进锁相源

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5301366A (en) * 1992-04-07 1994-04-05 Rockwell International Corporation High performance frequency tuning with low cost synthesizer
JP2009016973A (ja) * 2007-07-02 2009-01-22 Japan Radio Co Ltd シンセサイザ
CN103795410A (zh) * 2014-01-24 2014-05-14 南京熊猫电子股份有限公司 一种基于双锁相环的宽带捷变频频率源
JP2014171201A (ja) * 2013-03-05 2014-09-18 Nippon Dempa Kogyo Co Ltd Ｐｌｌ回路
US20160301522A1 (en) * 2015-04-13 2016-10-13 David Erich Tetzlaff Apparatus and methods for burst mode clock and data recovery for high speed serial communication links
CN107094016A (zh) * 2017-04-17 2017-08-25 中国电子科技集团公司第五十四研究所 一种实现低抖动的时钟产生电路
CN107968652A (zh) * 2017-12-29 2018-04-27 陕西烽火电子股份有限公司 一种低相位噪声短波跳频频率合成器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5301366A (en) * 1992-04-07 1994-04-05 Rockwell International Corporation High performance frequency tuning with low cost synthesizer
JP2009016973A (ja) * 2007-07-02 2009-01-22 Japan Radio Co Ltd シンセサイザ
JP2014171201A (ja) * 2013-03-05 2014-09-18 Nippon Dempa Kogyo Co Ltd Ｐｌｌ回路
CN103795410A (zh) * 2014-01-24 2014-05-14 南京熊猫电子股份有限公司 一种基于双锁相环的宽带捷变频频率源
US20160301522A1 (en) * 2015-04-13 2016-10-13 David Erich Tetzlaff Apparatus and methods for burst mode clock and data recovery for high speed serial communication links
CN107094016A (zh) * 2017-04-17 2017-08-25 中国电子科技集团公司第五十四研究所 一种实现低抖动的时钟产生电路
CN107968652A (zh) * 2017-12-29 2018-04-27 陕西烽火电子股份有限公司 一种低相位噪声短波跳频频率合成器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
王志国等: "HDLC码流高精度时钟恢复电路的FPGA实现", 《电力系统通信》 *
由法宝等: "一种C波段小步进捷变频频率综合器的设计", 《火控雷达技术》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114499582A (zh) * 2021-12-30 2022-05-13 中国人民解放军陆军工程大学 非同步差分跳频的通信方法及装置
CN114499582B (zh) * 2021-12-30 2024-02-13 中国人民解放军陆军工程大学 非同步差分跳频的通信方法及装置
CN116155275A (zh) * 2023-04-19 2023-05-23 成都世源频控技术股份有限公司 一种相位可重复的宽带细步进锁相源

Similar Documents

Publication Publication Date Title
US7602254B2 (en) System and method for generating signals with a preselected frequency relationship in two steps
CN103490777B (zh) 低杂散频率合成器
US20140327478A1 (en) Wideband frequency synthesizer and frequency synthesizing method thereof
CN105375922B (zh) 一种用于微型原子钟的微波信号源
CN102832930A (zh) 数字锁相回路系统及方法
RU2668737C1 (ru) Делитель частоты, схема автоматической фазовой подстройки частоты, приёмопередатчик, радиостанция и способ частотного разделения
CN103312319B (zh) 应用于整数分频锁相环中的杂散抑制鉴频鉴相器电路
CN104242930B (zh) 一种应用于无线收发系统的频率综合器
CN110417406A (zh) 采用集成多段式宽带vco实现宽带频率源的数字锁相环
CN108055035A (zh) 一种光电振荡器的宽带频率扩展装置
CN109067395A (zh) 一种相位同步低相噪锁相频率合成装置
CN208386518U (zh) X波段小步进低相噪频率源
CN201541235U (zh) 微波信号源模块
CN107565956A (zh) 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法
CN104300977A (zh) 一种低相噪高速频率合成系统
TW201725885A (zh) 載波產生器、包含載波產生器的射頻互連件及使用方法
CN205356307U (zh) 一种短波接收机的频率合成器
US8638141B1 (en) Phase-locked loop
KR20160132446A (ko) 주파수 합성기
CN203289407U (zh) 应用于整数分频锁相环中的杂散抑制鉴频鉴相器电路
CN202978896U (zh) 组合宽带快速跳频源
CN213637720U (zh) 超宽带细步进快速跳频源
CN104702279A (zh) 一种锁相环频率合成器
CN209134388U (zh) 射频本振信号校准电路
CN109936363B (zh) 宽带小数分频锁相环系统及其杂散优化方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination