CN109088634B - 一种低相噪宽频带微波频率源电路 - Google Patents

一种低相噪宽频带微波频率源电路 Download PDF

Info

Publication number
CN109088634B
CN109088634B CN201810768625.0A CN201810768625A CN109088634B CN 109088634 B CN109088634 B CN 109088634B CN 201810768625 A CN201810768625 A CN 201810768625A CN 109088634 B CN109088634 B CN 109088634B
Authority
CN
China
Prior art keywords
output
phase
loop filter
low
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810768625.0A
Other languages
English (en)
Other versions
CN109088634A (zh
Inventor
陈鹏
胡振国
余旭涛
张慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN201810768625.0A priority Critical patent/CN109088634B/zh
Publication of CN109088634A publication Critical patent/CN109088634A/zh
Application granted granted Critical
Publication of CN109088634B publication Critical patent/CN109088634B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种低相噪宽频带微波频率源电路，参考频率分别输入数字鉴相器和低相噪放大器，数字鉴相器的输出端连接无源环路滤波器的输入端，无源环路滤波器的输出端分别连接多个有源环路滤波器的第一端；低相噪放大器的输出端连接取样鉴相器的输入端，取样鉴相器的输出端连接第一组多路开关的输入端，第一组多路开关的输出端分别连接多个有源环路滤波器的第二端，多个有源环路滤波器的第三端分别连接第二组多路开关的输入端，第二组多路开关的输出端分别连接多个VCO，多个VCO选择一路输出；选择的一路VCO输出信号作为系统输出反馈给取样鉴相器，并且通过N分频器反馈给数字鉴相器。本发明实现了宽频带和低相噪的效果。

Description

一种低相噪宽频带微波频率源电路
技术领域
本发明涉及通信领域，特别涉及一种低相噪宽频带微波频率源电路。
背景技术
频率合成设备通常采用直接数字式频率技术、锁相环频率合成技术或者是两者的结合。
其中锁相环频率合成技术具有相位噪声小的优点，锁相环的工作原理是检测输入信号和输出信号的相位差，并将检测出的相位差信号通过鉴相器转换成电压信号输出，经低通滤波器滤波后形成压控振荡器的控制电压，对振荡器输出信号的频率实施控制，再通过反馈通路把振荡器输出信号的频率、相位反馈到鉴相器。
本方案模拟锁相环主要由取样鉴相器、环路滤波器、压控振荡器、锁定检测等电路组成。采取的鉴相策略为欠采样。现代集成数字锁相环用的一般是数字鉴频鉴相器，采用的是双触发器鉴相器，相比于模拟锁相环的模拟鉴相器而言相位噪声更大，而且模拟锁相环没有采用数字锁相环中的N分频器，相位噪声大大减小，但是数字锁相环可以利用自身的鉴频鉴相器和多段VCO实现更加快捷的锁定和输出更宽频带的频率，模拟锁相环配合介质振荡VCO虽然能实现很低的相位噪声，但是输出不了宽频带频率。
近些年，国内的一些专利基于取样鉴相器的低相噪微波频率源的设计一般为VCO输出为点频，大多是混频方案实现宽频带，如中电41所在2015年的专利“一种低相噪宽频段微波本振源电路及其实现方法”，一般在含有取样鉴相器的频率源系统中采用的都是介质振荡器，所产生宽带频率源采用的策略是混频策略，但实际上锁相环输出的仍然是点频的DRO，锁宽带VCO容易错锁或失锁。在仪器电路中使用取样鉴相器配合YIG振荡器实现宽带源，但是YIG振荡器昂贵，不适合量产。而现今发展比较成熟且廉价的分段宽频带VCO及频率合成器芯片可以一定程度上的降低相位噪声，但是达不到传统YIG源的相噪性能。也有一些专利研究了同时利用宽带VCO和取样鉴相器频率源的方案，成都西蒙电子技术有限公司在2015年的专利“一种低相噪宽频段微波本振源电路及其实现方法”提供了一种钳位电路切换方法，但是添加数模转换器这种数字器件会造成噪声恶化，同时两个环路共享环路滤波器无法保证切换前后环路增益保持一致，且未提供实测结果。
发明内容
发明目的：本发明的目的是提供一种能够解决现有技术中存在的缺陷的低相噪宽频带微波频率源电路。
技术方案：为达到此目的，本发明采用以下技术方案：
本发明所述的参考频率分别输入数字鉴相器和低相噪放大器，数字鉴相器的输出端连接无源环路滤波器的输入端，无源环路滤波器的输出端分别连接多个有源环路滤波器的第一端；低相噪放大器的输出端连接取样鉴相器的输入端，取样鉴相器的输出端连接第一组多路开关的输入端，第一组多路开关的输出端分别连接多个有源环路滤波器的第二端，多个有源环路滤波器的第三端分别连接第二组多路开关的输入端，第二组多路开关的输出端分别连接多个VCO，多个VCO选择一路输出；选择的一路VCO输出信号作为系统输出反馈给取样鉴相器，并且通过N分频器反馈给数字鉴相器。
进一步，所述无源环路滤波器包括电容C1，电容C1一端连接电阻R1一端，电容C1另一端接地，电阻R1另一端通过电容C2接地。
进一步，所述有源环路滤波器包括电阻R2、电容C3、电压源DC1、运算放大器OP1和第三多路开关，第三多路开关包括单刀双掷开关；电阻R2的一端连接第一组多路开关的输出端，电阻R2的另一端分别连接运算放大器OP1的反相输入端和电容C3的一端，电容C3的另一端连接单刀双掷开关的静触点，运算放大器OP1的同相输入端通过电压源DC1接地，运算放大器OP1的输出端连接单刀双掷开关的第一个动触点，单刀双掷开关的第二个动触点连接无源环路滤波器输出端，单刀双掷开关的静触点还连接第二组多路开关的输入端。
有益效果：本发明公开了一种低相噪宽频带微波频率源电路，先建立数字鉴相环路，通过预充电电路把初值赋给模拟锁相电路，然后切换到模拟锁相环路，由于模拟鉴相器和未使用N分频器，在3GHz至7GHz频段相位噪声降低了40dB，利用多段VCO，实现了宽频带和低相噪的效果。
附图说明
图1为本发明具体实施方式中电路的结构框图；
图2为本发明具体实施方式中无源环路滤波器的电路图；
图3为本发明具体实施方式中有源环路滤波器的电路图。
具体实施方式
下面结合具体实施方式对本发明的技术方案作进一步的介绍。
本具体实施方式公开了一种参考频率分别输入数字鉴相器和低相噪放大器，如图1所示，数字鉴相器的输出端连接无源环路滤波器的输入端，无源环路滤波器的输出端分别连接多个有源环路滤波器的第一端；低相噪放大器的输出端连接取样鉴相器的输入端，取样鉴相器的输出端连接第一组多路开关的输入端，第一组多路开关的输出端分别连接多个有源环路滤波器的第二端，多个有源环路滤波器的第三端分别连接第二组多路开关的输入端，第二组多路开关的输出端分别连接多个VCO，多个VCO选择一路输出；选择的一路VCO输出信号作为系统输出反馈给取样鉴相器，并且通过N分频器反馈给数字鉴相器。
如图2所示，无源环路滤波器包括电容C1，电容C1一端连接电阻R1一端，电容C1另一端接地，电阻R1另一端通过电容C2接地。
如图3所示，有源环路滤波器包括电阻R2、电容C3、电压源DC1、运算放大器OP1和第三多路开关，第三多路开关包括单刀双掷开关；电阻R2的一端连接第一组多路开关的输出端，电阻R2的另一端分别连接运算放大器OP1的反相输入端和电容C3的一端，电容C3的另一端连接单刀双掷开关的静触点，运算放大器OP1的同相输入端通过电压源DC1接地，运算放大器OP1的输出端连接单刀双掷开关的第一个动触点，单刀双掷开关的第二个动触点连接无源环路滤波器输出端，单刀双掷开关的静触点还连接第二组多路开关的输入端。有源环路滤波器的第一端为单刀双掷开关的第二个动触点，有源环路滤波器的第二端为电阻R2的一端，有源环路滤波器的第三端为单刀双掷开关的静触点。
控制上位机对VCO数字鉴相环路进行锁定，分两个步骤。
步骤一，针对特定的输出频率，选择第三多路开关的其中一路，将单刀双掷开关的第二个动触点连接到单刀双掷开关的静触点，使得数字环路得到第一次锁定，无源环路滤波器连接多路VCO，并对第三多路开关充电。
步骤二，将单刀双掷开关的静触点转接到第一个动触点上，此时无源环路滤波器在环路中断开，有源环路替代无源环路，由于充电模块保存了VCO的调谐电压，切换前后VCO调谐电压不变，环路保持锁定率，即模拟环路得到锁定。
锁定后两个环路得到输出频率的相位噪声如表1所示。
表1相位噪声
频率\环路近端噪声 数字环路 切换后的模拟环路
4GHz -96dBc@10kHz -128dBc@10kHz
5GHz -85dBc@10kHz -122dBc@10kHz
6GHz -92dBc@10kHz -123dBc@10kHz

Claims (2)

1.一种低相噪宽频带微波频率源电路，其特征在于：参考频率分别输入数字鉴相器和低相噪放大器，数字鉴相器的输出端连接无源环路滤波器的输入端，无源环路滤波器的输出端分别连接多个有源环路滤波器的第一端；低相噪放大器的输出端连接取样鉴相器的输入端，取样鉴相器的输出端连接第一组多路开关的输入端，第一组多路开关的输出端分别连接多个有源环路滤波器的第二端，多个有源环路滤波器的第三端分别连接第二组多路开关的输入端，第二组多路开关的输出端分别连接多个VCO，多个VCO选择一路输出；选择的一路VCO输出信号作为系统输出反馈给取样鉴相器，并且通过N分频器反馈给数字鉴相器；
所述有源环路滤波器包括电阻R2、电容C3、电压源DC1、运算放大器OP1和第三多路开关，第三多路开关包括单刀双掷开关；电阻R2的一端连接第一组多路开关的输出端，电阻R2的另一端分别连接运算放大器OP1的反相输入端和电容C3的一端，电容C3的另一端连接单刀双掷开关的静触点，运算放大器OP1的同相输入端通过电压源DC1接地，运算放大器OP1的输出端连接单刀双掷开关的第一个动触点，单刀双掷开关的第二个动触点连接无源环路滤波器输出端，单刀双掷开关的静触点还连接第二组多路开关的输入端，有源环路滤波器的第一端为单刀双掷开关的第二个动触点，有源环路滤波器的第二端为电阻R2的一端，有源环路滤波器的第三端为单刀双掷开关的静触点。
2.根据权利要求1所述的低相噪宽频带微波频率源电路，其特征在于：所述无源环路滤波器包括电容C1，电容C1一端连接电阻R1一端，电容C1另一端接地，电阻R1另一端通过电容C2接地。
CN201810768625.0A 2018-07-13 2018-07-13 一种低相噪宽频带微波频率源电路 Active CN109088634B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810768625.0A CN109088634B (zh) 2018-07-13 2018-07-13 一种低相噪宽频带微波频率源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810768625.0A CN109088634B (zh) 2018-07-13 2018-07-13 一种低相噪宽频带微波频率源电路

Publications (2)

Publication Number Publication Date
CN109088634A CN109088634A (zh) 2018-12-25
CN109088634B true CN109088634B (zh) 2022-03-29

Family

ID=64837808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810768625.0A Active CN109088634B (zh) 2018-07-13 2018-07-13 一种低相噪宽频带微波频率源电路

Country Status (1)

Country Link
CN (1) CN109088634B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110417406B (zh) * 2019-06-25 2022-11-22 成都九洲迪飞科技有限责任公司 采用集成多段式宽带vco实现宽带频率源的数字锁相环
CN110995255B (zh) * 2019-12-13 2024-01-23 贵州航天计量测试技术研究所 一种具有快锁功能的宽带低相噪锁相环
CN110912555A (zh) * 2019-12-13 2020-03-24 贵州航天计量测试技术研究所 一种采用高速d/a预置技术的锁相环电路结构
CN113114234B (zh) * 2021-03-22 2023-03-14 深圳市广和通无线股份有限公司 压控振荡器和锁相环电路
CN114665870B (zh) * 2022-02-24 2024-01-26 中国电子科技集团公司第二十九研究所 一种多段式vco频率校准电路及校准方法
CN114978258B (zh) * 2022-07-28 2022-10-25 合肥龙旗智能科技有限公司 接收信号处理电路、射频系统及通信设备
CN116647232A (zh) * 2023-07-26 2023-08-25 成都世源频控技术股份有限公司 一种提高跳频时间的频率源合成电路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363419A (en) * 1992-04-24 1994-11-08 Advanced Micro Devices, Inc. Dual phase-locked-loop having forced mid range fine control zero at handover
CA2246146A1 (en) * 1997-09-19 1999-03-19 Northern Telecom Limited Direct digital phase synthesis
US6137372A (en) * 1998-05-29 2000-10-24 Silicon Laboratories Inc. Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications
US6806786B1 (en) * 2001-05-15 2004-10-19 Rf Micro Devices, Inc. Phase-locked loop with self-selecting multi-band VCO
CN101610084A (zh) * 2008-06-19 2009-12-23 阿尔特拉公司 具有多个压控振荡器的锁相环电路
CN202282774U (zh) * 2011-11-09 2012-06-20 成都创新达微波电子有限公司 一种快速数字锁相合成器
CN102946249A (zh) * 2012-12-10 2013-02-27 北京中科飞鸿科技有限公司 一种频率综合器
CN103762979A (zh) * 2014-01-03 2014-04-30 东南大学 一种应用于lte信道模拟器的宽带频率源
CN106856404A (zh) * 2016-12-23 2017-06-16 中国科学技术大学 一种数模双环混合控制结构的锁相环

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2425496C (en) * 2002-04-04 2012-06-05 Chunlin Li Fast phase synchronization and retrieval of sequence components in three-phase networks
US7138845B2 (en) * 2004-07-22 2006-11-21 Micron Technology, Inc. Method and apparatus to set a tuning range for an analog delay
US8248167B2 (en) * 2010-06-28 2012-08-21 Mstar Semiconductor, Inc. VCO frequency temperature compensation system for PLLs
US9537492B2 (en) * 2014-06-20 2017-01-03 Analog Devices, Inc. Sampled analog loop filter for phase locked loops

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5363419A (en) * 1992-04-24 1994-11-08 Advanced Micro Devices, Inc. Dual phase-locked-loop having forced mid range fine control zero at handover
CA2246146A1 (en) * 1997-09-19 1999-03-19 Northern Telecom Limited Direct digital phase synthesis
US6137372A (en) * 1998-05-29 2000-10-24 Silicon Laboratories Inc. Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications
US6806786B1 (en) * 2001-05-15 2004-10-19 Rf Micro Devices, Inc. Phase-locked loop with self-selecting multi-band VCO
CN101610084A (zh) * 2008-06-19 2009-12-23 阿尔特拉公司 具有多个压控振荡器的锁相环电路
CN202282774U (zh) * 2011-11-09 2012-06-20 成都创新达微波电子有限公司 一种快速数字锁相合成器
CN102946249A (zh) * 2012-12-10 2013-02-27 北京中科飞鸿科技有限公司 一种频率综合器
CN103762979A (zh) * 2014-01-03 2014-04-30 东南大学 一种应用于lte信道模拟器的宽带频率源
CN106856404A (zh) * 2016-12-23 2017-06-16 中国科学技术大学 一种数模双环混合控制结构的锁相环

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
《A 164fsrms 9-to-18GHz sampling phase detector based PLL with in-band noise 》;M. Raj, A. Bekele, D. Turker, P. Upadhyaya, Y. Frans and K. Chan;《 2017 Symposium on VLSI Circuits》;20171231;全文 *
《基于CMOS工艺的低噪声锁相环的研究与设计》;王宇涛;《中国优秀硕士论文》;20171231;全文 *

Also Published As

Publication number Publication date
CN109088634A (zh) 2018-12-25

Similar Documents

Publication Publication Date Title
CN109088634B (zh) 一种低相噪宽频带微波频率源电路
Vaucher An adaptive PLL tuning system architecture combining high spectral purity and fast settling time
AU2016279027A1 (en) Ultra low phase noise frequency synthesizer
CN110445491B (zh) 一种基于预设频率及动态环路带宽的锁相环
CN201328110Y (zh) 锁相式频率跟踪装置
WO2000031874A9 (en) Phase lock loop enabling smooth loop bandwidth switching
CN103795410A (zh) 一种基于双锁相环的宽带捷变频频率源
CN108712169A (zh) 低功耗锁相环频率综合器
CN1336728A (zh) 高频振荡器
US6759838B2 (en) Phase-locked loop with dual-mode phase/frequency detection
CN109660253A (zh) 一种数字振幅控制电路及其压控振荡器
CN102195645A (zh) 一种适用于软件无线电系统的频率综合器
CN105227183A (zh) 一种低杂散的捷变频率源
CN106992762B (zh) 放大器及其控制方法和信号处理系统
CN209710072U (zh) 一种超低相噪宽带频率源
CN116647232A (zh) 一种提高跳频时间的频率源合成电路
CN105610437A (zh) 一种快速宽带跳频源模块的环路滤波装置
CN111835340B (zh) 一种细步进宽带pll驱动pll的双环频率源
CN211830748U (zh) 一种c波段高性能频率合成系统
CN210986082U (zh) 一种国产化宽带频综电路
CN1956337B (zh) 锁相环频率综合器中寄生参考频率的消除方法及装置
US9143313B2 (en) Frequency sweep signal generator, frequency component analysis apparatus, radio apparatus, and frequency sweep signal generating method
CN204481795U (zh) 一种低相噪微波频率源锁相电路和设备
CN218829900U (zh) 一种用于提高锁相环鉴相泄漏杂散抑制的电路
CN110995259A (zh) 一种手持式超短波跳频电台用频率合成器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant