CN1956337B - 锁相环频率综合器中寄生参考频率的消除方法及装置 - Google Patents
锁相环频率综合器中寄生参考频率的消除方法及装置 Download PDFInfo
- Publication number
- CN1956337B CN1956337B CN2005101145013A CN200510114501A CN1956337B CN 1956337 B CN1956337 B CN 1956337B CN 2005101145013 A CN2005101145013 A CN 2005101145013A CN 200510114501 A CN200510114501 A CN 200510114501A CN 1956337 B CN1956337 B CN 1956337B
- Authority
- CN
- China
- Prior art keywords
- frequency
- phase
- current
- signal
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明所述的一种锁相环频率综合器中寄生参考频率的消除方法采集鉴频鉴相器PFD的输入信号;经过处理后输出补偿控制信号给电荷泵,消除频率综合器输出信号中的寄生参考频率。其装置在现有技术的锁相环频率综合器基础上还包括采样器与电流源,这种装置的核心和本质是引入了第二个自动调谐回路,也即对PFD的输入信号进行采样处理,然后经过信号处理,获得补偿电荷泵电流充电电流和放电电流的不对称的控制信号,再经过电压或电流控制的电流源对电荷泵的电流不匹配和漏电问题进行补偿;来消除或减小与参考频率相关的寄生频谱。
Description
技术领域
本发明涉及锁相环电路的设计与应用技术领域,尤其涉及一种锁相环频率综合器中寄生参考频率的消除方法及装置。
背景技术
现在,各种各样的锁相环电路已被广泛应用于电子技术和自动控制的各个方面。从普通的无线接收机到精密的导弹,几乎都有锁相环的影子。
锁相环最基本的结构如图1所示。它由三个基本的部件组成:鉴相器(PD:phase detect)、环路滤波器或者低通滤波器(LPF:low passfilter)和压控振荡器(VCO:voltage-controlled oscillator)。鉴相器是个相位比较装置。它把输入信号Si(t)和VCO的输出信号So(t)的相位进行比较,产生对应于两个信号相位差的误差电压Se(t)。
环路滤波器的作用是滤除误差电压Se(t)中的高频成分和噪声,以保证环路所要求的性能,增加系统的稳定性。
VCO受控制电压Sd(t)的控制,使VCO的频率向输入信号的频率靠拢,直至消除频差而锁定。锁相环是个相位误差控制系统。它比较输入信号和VCO输出信号之间的相位差,从而产生误差控制电压来调整VCO的频率,以达到与输入信号同频。在环路开始工作时,如果输入信号频率与VCO频率不同,则由于两信号之间存在固有的频率差,它们之间的相位差势必一直在变化,结果鉴相器输出的误差电压就在一定范围内变化。在这种误差电压的控制下,VCO的频率也在变化。若VCO的频率能够变化到与输入信号频率相等,在满足稳定性条件下就在这个频率上稳定下来。达到稳定后,输入信号 和VCO输出信号之间的频差为零,相差不再随时间变化,误差电压为一固定值,这时环路就进入“锁定”状态。这就是锁相环工作的大致过程。
在传统的锁相环频率综合器中,如图2所示:主要由鉴频鉴相器(PFD:phase frequency detect),电荷泵(CP:charge pump),低通滤波器,VCO和除N电路(/N)组成。其基本工作原理是PFD鉴别并输出反馈信号Fbak和参考信号Fref之间的相位误差值,例如,如果Fbak落后于Fref,那么,输出信号UP为高电平,DN为低电平;反之,如果Fbak领先于Fref,输出信号DN为高电平,UP为低电平。其后的一个电路模块是电荷泵,其功能是,如果UP为高电平,就对输出用电流为Icp的电流充电;如果DN为高电平,就对输出用电流为Icp的电流放电。低通滤波器对充电和放电进行滤波,输出信号用于控制VCO,例如,如果低通滤波器输出的控制电压升高,VCO输出信号Fout的频率就增大;如果低通滤波器的控制电压降低,VCO输出信号Fout的频率就减小。VCO的输出信号经过N分频,也就是除N电路,输出信号Fbak到PFD。当环路稳定时,也即锁相环锁定时,Fref和Fbak同频率同相位,可得Fout=N·Fref。
但是,在实际实现这些电路的时候,会存在一些非理想的结果,例如,因为无法实现电荷泵电路在充电时的电流值和放电时的电流值保持一致,还有,电荷泵电路中有源器件的漏电,低通滤波器电路中有源和无源器件的漏电,都将导致在Fout的输出频谱中出现较大的与Fref相关的寄生频谱,也即寄生参考频率。如图3所示。这些寄生频谱在通信电路中对信号的影响很大,例如,如果用产生的Fout作为混频器的本振信号,那么,Fout中的寄生频谱将严重破坏有用信号的频谱。
发明内容
鉴于上述现有技术所存在的问题,本发明的目的是提供一种锁相环频率综合器中寄生参考频率的消除方法及装置,可以消除或减小与参考频率相关的寄生频谱。
本发明的目的是通过以下技术方案实现的:
一种锁相环频率综合器中寄生参考频率的消除方法,包括:
采集鉴频鉴相器PFD的输入信号;经过处理后获得补偿电荷泵充电电流和放电电流不对称的控制信号,再经过电压或电流控制的电流源输出补偿控制信号给电荷泵,对电荷泵电路充放电不匹配和漏电进行补偿,进而消除频率综合器输出信号中的寄生参考频率。
所述的采集鉴频鉴相器的输入信号包括频率综合器输出的反馈信号Fbak与参考频率Fref信号。
所述的处理采集的鉴频鉴相器输入信号的步骤包括:
A、分析鉴频鉴相器的输入信号,输出补偿控制信号给电荷泵;
B、经过电压或电流控制的电流源对电荷泵电路充放电不匹配和漏电进行补偿,来消除频率综合器输出信号中的寄生参考频率。
所述的控制信号可以是电压信号,也可以是电流信号。
一种锁相环频率综合器中寄生参考频率的消除装置,所述的锁相环频率综合器包括鉴频鉴相器与电荷泵,还包括:
采样器:对鉴频鉴相器的输入信号进行采样处理,输出补偿电荷泵充电电流和放电电流的不对称的控制信号给电流源;
电流源:根据信号采样处理模块的控制信号,对电荷泵电路充放电不匹配和漏电进行补偿。
所述的采样器包括:
控制鉴频鉴相器:与主电路中的鉴频鉴相器不同,用于对鉴频鉴相器的输入信号进行采样处理,输出两路补偿电荷泵充电电流和放电电流的不对称的控制信号给所述的积分器;
两个积分器:对控制鉴频鉴相器输出的两路控制信号进行时域积分,获得相应的时域平均值,用于控制对应的电流源。
所述的采样器还包括:
计数器:用于定时控制控制鉴频鉴相器的工作。
所述的电流源包括:电压控制电流源或电流控制电流源。
由上述本发明提供的技术方案可以看出,本发明所述的一种锁相环频率综合器中寄生参考频率的消除方法采集鉴频鉴相器PFD的输入信号;经过处理后输出补偿控制信号给电荷泵,消除频率综合器输出信号中寄生参考频率。其装置在现有技术的锁相环频率综合器基础上还包括采样器与电流源,这种装置的核心和本质是引入了第二个自动调谐回路,也即对PFD的输入信号进行采样处理,然后经过信号处理,获得补偿电荷泵电流充电电流和放电电流的不对称的控制信号,再经过电压或电流控制的电流源对电荷泵的电流不匹配和漏电问题进行补偿;来消除或减小与参考频率相关的寄生频谱。
附图说明
图1为锁相环最基本的结构原理图;
图2为现有技术的锁相环频率综合器结构图;
图3为现有技术的频率综合器输出信号频谱中存在大的寄生参考频谱时的示意图;
图4为本发明所述锁相环频率综合器中寄生参考频率的消除装置原理性结构图;
图5为本发明所述锁相环频率综合器中寄生参考频率的消除装置实施结构图;
图6为现有技术的锁相环频率综合器锁定状态下,鉴频鉴相器的输出信号波形;
图7为本发明所述锁相环频率综合器中控制鉴频鉴相器的输出信号波形;
图8为图2所示锁相环频率综合器在锁定1.024GHz时,压控振荡器控制电压Vctrl的瞬态波形;
图9为图8瞬态波形的局部放大图;
图10为图2所示锁相环频率综合器在锁定1.024GHz时,频率综合器输出的频谱;
图11为图5所示锁相环频率综合器在锁定1.024GHz时,压控振荡器控制电压Vctrl的瞬态波形;
图12为图11瞬态波形的局部放大图;
图13为图5所示锁相环频率综合器在锁定1.024GHz时,频率综合器的输出频谱。
具体实施方式
本发明所述的一种锁相环频率综合器中寄生参考频率的消除方法,其具体实施方式为:
采集鉴频鉴相器PFD的输入信号(包括Fbak信号与Fref信号);经过处理后输出补偿控制信号(可以是电压信号,也可以是电流信号)给电荷泵,消除频率综合器输出信号中的寄生参考频率。具体的信号处理方法为:
在接近锁定和锁定状态下,如果存在电荷泵充电电流和放电电流不匹配以及漏电现象,对鉴频鉴相器的输入信号进行处理,也即分析鉴频鉴相器的输入信号,将输出两个占空比不同的信号,利用这两个占空比不同的信号,就可以输出补偿控制信号给电荷泵。
经过电压或电流控制的电流源对电荷泵电路充放电不匹配和漏电进行补偿,来消除寄生参考频率。
本发明所述的一种锁相环频率综合器中寄生参考频率的消除装置,其具体实施方式如图4所示:
所述的现有技术的锁相环频率综合器包括鉴频鉴相器、电荷泵、低通滤波器、压控振荡器和除N电路,本发明还包括采样器与电流源,其中:
采样器:对鉴频鉴相器的输入信号进行采样处理,输出补偿电荷泵充电电流和放电电流的不对称的控制信号给电流源;
电流源:根据信号采样处理模块的控制信号,对电荷泵电路充放电不匹配和漏电进行补偿。所述的电流源可以为电压控制电流源或电流控制电流源。
这种装置的核心和本质是引入了第二个自动调谐回路,也即对PFD的输入信号Fbak和Fref进行采样处理,然后经过信号处理,获得补偿电荷泵电流充电电流和放电电流的不对称的控制信号,这一控制信号可以是电压信号,也可以是电流信号,再经过电压或电流控制的电流源(XCCS:Voltage/Current controlled current source),对电荷泵的电流不匹配进行补偿;同样,可以对PFD的输入信号Fbak和Fref进行采样处理,然后经过信号处理,获得补偿电荷泵电流充电电流和放电电流的不对称的控制信号,控制信号可以是电压信号,也可以是电流信号,再经过电压或电流控制的电流源,对电荷泵电路中有源器件的漏电或低通滤波器电路中有源和无源器件的漏电进行补偿。如图4所示,用采样器(Sampler)对Fbak和Fref信号进行采样处理,采样器输出的信号控制电流源,最终实现对电荷泵电路充放电不匹配和漏电问题的补偿。例如,如果在锁定状态,如果出现比较大的漏电现象,将出现如图3所示的频谱,本发明的采样器可以捕获这个漏电现象是从电源向输出节点漏电,还是输出节点向地线漏电。如果是从输出节点到地线漏电,那么,采样器将控制连接电源端的电流源向输出节点补偿漏电,这样,输出节点就保持很稳定的值,于是压控振荡器输出频谱中与参考频率相关的寄生频谱就会相应地减小或消除。
另一具体实施方式如图5所示,所述的采样器包括:
控制鉴频鉴相器PFD2:与主电路中的PFD不同,用于对PFD的输入信号进行采样处理,输出两路补偿电荷泵充电电流和放电电流的不对称的控制信号给所述的积分器;
两个积分器:对控制鉴频鉴相器输出的两路控制信号进行时域积分,获得相应的时域平均值,用于控制对应的电流源;
计数器:用于定时控制控制鉴频鉴相器的工作。
本实施例中,采样器用一个与图2中的PFD不同的一个控制鉴频鉴相器PFD2和两个积分器(integrator)来实现。电流源XCCS用电压控制电流源VCCS来实现。在本实施例中加入一个计数器(COUNTER),其目的是用于定时,对PFD2的工作与否进行使能控制。PFD2,两个积分器和VCCS形成第二个控制环路,用于补偿电荷泵充电和放电电流的失配以及漏电的问题。其具体的工作原理是:在图5的锁相环频率综合器工作的初期,第二个控制环路不工作。当计数器计数达到一定值时,第二个控制环路才开始工作。这样做的目的是,在锁相环主环路(如图2所示)启动工作一定时间以后,接近锁定状态时,控制压控振荡器的电压Vctrl基本接近稳定值,这时,电荷泵充电电流和放电电流的不匹配,有源器件和无源器件的漏电才会影响频率综合器输出的频谱。于是,预先设定计数器的值,使得主锁相环环路接近稳定时,启动第二个控制环路。
PFD2和主电路中的PFD两者之间的不同点在于:这里用一个实际情况的例子说明,当环路锁定时,主电路中的PFD输出的信号如图6所示,UP和DN都有输出高电平控制信号,而且UP和DN之间存在一个时间差ΔT,用于补偿电荷泵充电和放电的不匹配以及漏电等引起控制电压Vctrl的变化。这样,每个参考时钟周期都会出现Vctrl的大的变化,于是,压控振荡器输出频谱中就会有大的与参考频率相关的寄生频谱。
而PFD2在环路锁定时,输出的信号如图7所示,UP和DN中只有一个输 出高电平控制信号,这样就可以利用这里面的一个高电平信号在一个参考时钟周期之内来均匀地补偿控制电压端由于电荷泵充电和放电的不匹配以及漏电等引起的Vctrl的变化,这样,就可以使得图6中的ΔT减小,进而减小Vctrl的变化。于是,频率综合器输出频谱中与参考频率相关的寄生频谱就会减小。
图5中积分器的作用就是分别把PFD2输出的UP和DN信号进行时域积分,分别获得一个时域的平均值,分别用于均匀的控制VCCS,进而均匀地为电荷泵电路进行漏电等问题的补偿。
利用图5的结构,可以验证发明的有效性,假设目标锁定的频率为1.024GHz,根据锁相环系统的设计,这时对应的控制电压为400mV。同时设Fref=1MHz,VCO的增益为60MHz。为了扩大漏电效应,或者等价地说是扩大电荷泵充电和放电电流的不匹配特性,在实施过程中,在LPF的输出强加了一个800nA的由输出端到地线端的漏电电流。那么,如果不加补偿电路,只用图2的结构,获得的控制电压Vctrl的波形如图8所示,图9为其局部放大图,图10为频率综合器输出的频谱。从图9中可以看出,在锁定状态下Vctrl的变化约为6.3mV,从图10可知,在频率综合器输出频谱中,偏离中心1MHz的寄生频谱的能量与中心频率的能量的差约为21.87dB。
如果加补偿电路,用图5的结构,获得的控制电压Vctrl的波形如图11所示,图12为其局部放大图,图13为频率综合器输出的频谱。从图12中可以看出,在锁定状态下Vctrl的变化约为1.288mV,从图13可知,在频率综合器输出频谱中,偏离中心1MHz的寄生频谱的能量与中心频率的能量的差约为35.67dB。
由上可知,不加入补偿电路和加入补偿电路的Vctrl的变化分别为6.3mV和1.28mV,补偿电路使得控制电压的变化降低了13.8dB。从频率综合器输出频谱中与参考频率相关的寄生频谱能量来看,这里的与参考频率相关的寄 生频谱为偏离中心频率1MHz的频谱。从图10和图13可知,加入补偿电路,寄生频谱的能量降低了35.67-21.87=13.8dB。这个值与控制电压变化的降低的值是相等的。说明利用图5中的第二个控制环路,通过对电荷泵的电流进行补偿,可以直接通过降低控制电压Vctrl的变化来获得频率综合器输出频谱中与参考频率相关的寄生频谱能量的降低。
任何形式和结构的采样器和XCCS,只要是对Fref和Fak进行采样并进行信号处理,进而对电荷泵的充电电流和放电电流进行补偿,都属于本发明范畴。任何形式的PFD和integrator,只要是对Fref和Fbak进行采用并进行信号处理,进而对电荷泵的充电电流和放电电流进行补偿,都属于本发明范畴。
以上所述,仅为本发明较佳的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应该以权利要求的保护范围为准。
Claims (8)
1.一种锁相环频率综合器中寄生参考频率的消除方法,其特征在于,包括:
采集鉴频鉴相器PFD的输入信号;经过处理后获得补偿电荷泵充电电流和放电电流不对称的控制信号,再经过电压或电流控制的电流源输出补偿控制信号给电荷泵,对电荷泵电路充放电不匹配和漏电进行补偿,进而消除频率综合器输出信号中的寄生参考频率。
2.根据权利要求1所述的锁相环频率综合器中寄生参考频率的消除方法,其特征在于:
所述的采集鉴频鉴相器的输入信号包括频率综合器输出的反馈信号Fbak与参考频率Fref信号。
3.根据权利要求1所述的锁相环频率综合器中寄生参考频率的消除方法,其特征在于,处理采集的鉴频鉴相器输入信号的步骤包括:
A、分析鉴频鉴相器的输入信号,输出补偿控制信号给电荷泵;
B、经过电压或电流控制的电流源对电荷泵电路充放电不匹配和漏电进行补偿,来消除频率综合器输出信号中的寄生参考频率。
4.根据权利要求1所述的锁相环频率综合器中寄生参考频率的消除方法,其特征在于:
所述的控制信号是电压信号或电流信号。
5.一种锁相环频率综合器中寄生参考频率的消除装置,所述的锁相环频率综合器包括鉴频鉴相器与电荷泵,其特征在于,还包括:
采样器:对鉴频鉴相器的输入信号进行采样处理,输出补偿电荷泵充电电流和放电电流的不对称的控制信号给电流源;
电流源:根据信号采样处理模块的控制信号,对电荷泵电路充放电不匹配和漏电进行补偿。
6.根据权利要求5所述的锁相环频率综合器中寄生参考频率的消除装置,其特征在于,所述的采样器包括:
控制鉴频鉴相器:与主电路中的鉴频鉴相器不同,用于对鉴频鉴相器的输入信号进行采样处理,输出两路补偿电荷泵充电电流和放电电流的不对称的控制信号给积分器;
两个积分器:对所述的控制鉴频鉴相器输出的两路控制信号进行时域积分,获得相应的时域平均值,用于控制对应的电流源。
7.根据权利要求5或6所述的锁相环频率综合器中寄生参考频率的消除装置,其特征在于,所述的采样器还包括:
计数器:用于定时控制控制鉴频鉴相器的工作。
8.根据权利要求5所述的锁相环频率综合器中寄生参考频率的消除装置,其特征在于,所述的电流源包括:电压控制电流源或电流控制电流源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2005101145013A CN1956337B (zh) | 2005-10-24 | 2005-10-24 | 锁相环频率综合器中寄生参考频率的消除方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2005101145013A CN1956337B (zh) | 2005-10-24 | 2005-10-24 | 锁相环频率综合器中寄生参考频率的消除方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1956337A CN1956337A (zh) | 2007-05-02 |
CN1956337B true CN1956337B (zh) | 2011-03-30 |
Family
ID=38063475
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2005101145013A Expired - Fee Related CN1956337B (zh) | 2005-10-24 | 2005-10-24 | 锁相环频率综合器中寄生参考频率的消除方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1956337B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102355240B (zh) * | 2011-08-02 | 2014-05-07 | 深圳市国微电子有限公司 | 用于集成电路的时钟发生器 |
CN112087228B (zh) * | 2019-06-13 | 2024-05-03 | 无锡有容微电子有限公司 | 一种锁相环电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5315270A (en) * | 1992-08-28 | 1994-05-24 | At&T Bell Laboratories | Phase-locked loop system with compensation for data-transition-dependent variations in loop gain |
JP2000049598A (ja) * | 1998-07-27 | 2000-02-18 | Hitachi Ltd | Pll回路 |
US6043715A (en) * | 1997-09-02 | 2000-03-28 | Lucent Technologies Inc. | Phase-locked loop with static phase offset compensation |
WO2000039931A1 (en) * | 1998-12-28 | 2000-07-06 | Koninklijke Philips Electronics N.V. | Frequency synthesizer with fractional division charge compensation means |
WO2003077422A2 (en) * | 2002-03-06 | 2003-09-18 | Qualcomm, Incorporated | Calibration techniques for frequency synthesizers |
-
2005
- 2005-10-24 CN CN2005101145013A patent/CN1956337B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5315270A (en) * | 1992-08-28 | 1994-05-24 | At&T Bell Laboratories | Phase-locked loop system with compensation for data-transition-dependent variations in loop gain |
US6043715A (en) * | 1997-09-02 | 2000-03-28 | Lucent Technologies Inc. | Phase-locked loop with static phase offset compensation |
JP2000049598A (ja) * | 1998-07-27 | 2000-02-18 | Hitachi Ltd | Pll回路 |
WO2000039931A1 (en) * | 1998-12-28 | 2000-07-06 | Koninklijke Philips Electronics N.V. | Frequency synthesizer with fractional division charge compensation means |
WO2003077422A2 (en) * | 2002-03-06 | 2003-09-18 | Qualcomm, Incorporated | Calibration techniques for frequency synthesizers |
Also Published As
Publication number | Publication date |
---|---|
CN1956337A (zh) | 2007-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113014254B (zh) | 锁相环电路 | |
US8378721B2 (en) | Phase-locked loop circuit | |
US7701299B2 (en) | Low phase noise PLL synthesizer | |
WO2020055510A1 (en) | A sub sampling phase locked loop (sspll) with wide frequency acquisition | |
CN105634481B (zh) | 一种应用于分数分频锁相环的低杂散线性化电路结构 | |
CN101582695A (zh) | 具有快速锁定功能的锁相环频率综合器 | |
US8019564B2 (en) | Systems and methods for calibrating the loop bandwidth of a phase-locked loop (PLL) | |
CN110445491B (zh) | 一种基于预设频率及动态环路带宽的锁相环 | |
US6759838B2 (en) | Phase-locked loop with dual-mode phase/frequency detection | |
CN109088634A (zh) | 一种低相噪宽频带微波频率源电路 | |
CN102195645A (zh) | 一种适用于软件无线电系统的频率综合器 | |
CN110071718B (zh) | 一种亚采样鉴相器及其锁相环 | |
CN1956337B (zh) | 锁相环频率综合器中寄生参考频率的消除方法及装置 | |
US7598816B2 (en) | Phase lock loop circuit with delaying phase frequency comparson output signals | |
WO2008015816A1 (fr) | Synthétiseur de fréquence et filtre en boucle utilisé dedans | |
CN114978160B (zh) | 一种快速锁定的亚采样锁相环及锁相方法 | |
US7541850B1 (en) | PLL with low spurs | |
US20080284526A1 (en) | Tuning circuit and method | |
CN104702277A (zh) | 锁相环电路 | |
CN204481795U (zh) | 一种低相噪微波频率源锁相电路和设备 | |
CN109150166A (zh) | 一种锁相环路的带宽控制系统和方法 | |
CN118316443B (zh) | 一种低相噪的小数分频锁相环、芯片及电子设备 | |
US6914458B2 (en) | Method and device for generating a signal with a frequency equal to the product of a reference frequency and a real number | |
Ghai et al. | All-digital phase locked loop (adpll)-a review | |
Lee et al. | Fast-locking phase-error compensation technique in PLL |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110330 Termination date: 20171024 |