CN102171929B - 低功率异步计数器及方法 - Google Patents
低功率异步计数器及方法 Download PDFInfo
- Publication number
- CN102171929B CN102171929B CN200980139197.4A CN200980139197A CN102171929B CN 102171929 B CN102171929 B CN 102171929B CN 200980139197 A CN200980139197 A CN 200980139197A CN 102171929 B CN102171929 B CN 102171929B
- Authority
- CN
- China
- Prior art keywords
- signal
- produce
- trigger event
- complementary
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000003111 delayed effect Effects 0.000 claims abstract description 5
- 230000004087 circulation Effects 0.000 claims description 43
- 230000000295 complement effect Effects 0.000 claims description 40
- 230000000630 rising effect Effects 0.000 claims description 29
- 230000001186 cumulative effect Effects 0.000 claims description 9
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000003068 static effect Effects 0.000 claims 6
- 238000013461 design Methods 0.000 abstract description 9
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 29
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 29
- 238000005070 sampling Methods 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 238000004422 calculation algorithm Methods 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000006249 magnetic particle Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000003733 optic disk Anatomy 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
- H03K21/12—Output circuits with parallel read-out
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Pulse Circuits (AREA)
Abstract
本发明提供用于低功率异步计数器的设计技术。在示范性实施例中，多个触发器的时钟输入及信号输出串联连接以实施异步计数机构。所述多个触发器的信号输出由参考信号的连续延迟版本进行取样。本发明揭示用于产生参考信号的连续延迟版本的其它设计技术。在示范性实施例中，异步计数技术可用于数字锁相环路(DPLL)的高速计数器中。
Description
技术领域
本发明涉及用于数字锁相环路(DPLL)中的相位累加的技术。
背景技术
在现代通信电路中，数字锁相环路(DPLL)用以通过锁相到具有已知频率的参考信号来产生具有任意频率的输出信号。为测量输出信号的累加数字相位，DPLL可使用与时间-数字转换器(TDC)组合的计数器。计数器可对输出信号的循环中的累加相位的整数部分进行计数，而TDC可测量累加相位的小数部分。
在常规DPLL设计中，计数器通常实施为同步机构，其中(例如)在DPLL输出信号的每个上升沿处对多个D-Q触发器进行同步取样。因为DPLL输出信号可为高频信号，所以此同步机构可消耗相应高功率电平。
将需要提供一种新颖DPLL计数器设计，其消耗的功率比现有技术同步计数器少，同时稳健且设计起来简单。
发明内容
本发明的一方面提供一种用于产生输入信号的已历经循环的数目的数字表示的方法，所述方法包含：在所述输入信号的触发事件时取样第一D信号以产生第一Q信号及第一互补Q信号，所述第一互补Q信号耦合到所述第一D信号；在所述第一互补Q信号的触发事件时取样第二D信号以产生第二Q信号及第二互补Q信号，所述第二互补Q信号耦合到所述第二D信号；在参考信号的触发事件时取样所述第一Q信号以产生所述输入信号的已历经循环的所述数目的所述数字表示的第一位；及在所述参考信号的第一延迟版本的触发事件时取样所述第二Q信号以产生所述输入信号的已历经循环的所述数目的所述数字表示的第二位。
本发明的另一方面提供一种用于产生输入信号的已历经循环的数目的数字表示的设备，所述设备包含：第一信号取样器，其经配置以在所述输入信号的触发事件时取样第一D信号以产生第一Q信号及第一互补Q信号，所述第一互补Q信号耦合到所述第一D信号；第二信号取样器，其经配置以在所述第一互补Q信号的触发事件时取样第二D信号以产生第二Q信号及第二互补Q信号，所述第二互补Q信号耦合到所述第二D信号；第一辅助信号取样器，其经配置以在参考信号的触发事件时取样所述第一Q信号以产生所述输入信号的已历经循环的所述数目的所述数字表示的第一位；及第二辅助信号取样器，其经配置以在所述参考信号的第一延迟版本的触发事件时取样所述第二Q信号以产生所述输入信号的已历经循环的所述数目的所述数字表示的第二位。
本发明的又一方面提供一种用于产生输入信号的已历经循环的数目的数字表示的设备，所述设备包含：用于对输入信号的已历经循环的所述数目进行异步计数的计数装置；及用于以恰当延迟对所述计数装置进行取样以产生所述输入信号的已历经循环的所述数目的所述数字表示的取样装置。
本发明的再一方面提供一种用于产生输入信号的已历经循环的数目的数字表示的计算机程序产品，所述产品包含：计算机可读媒体，其包含：用于使计算机在所述输入信号的触发事件时取样第一D信号以产生第一Q信号及第一互补Q信号的代码，所述第一互补Q信号耦合到所述第一D信号；用于使计算机在所述第一互补Q信号的触发事件时取样第二D信号以产生第二Q信号及第二互补Q信号的代码，所述第二互补Q信号耦合到所述第二D信号；用于使计算机在参考信号的触发事件时取样所述第一Q信号以产生所述输入信号的已历经循环的所述数目的所述数字表示的第一位的代码；及用于使计算机在所述参考信号的第一延迟版本的触发事件时取样所述第二Q信号以产生所述输入信号的已历经循环的所述数目的所述数字表示的第二位的代码。
附图说明
图1描绘现有技术DPLL 10的实施方案。
图2说明在操作期间存在于DPLL 10中的逻辑信号的例子。
图3描绘用于图1的DPLL 10中的计数器118的现有技术计数器实施方案300的实例。
图4说明存在于图3中所示的现有技术计数器实施方案300中的逻辑信号的例子。
图5描绘根据本发明的异步计数器的示范性实施例500。
图6描绘存在于图5中所示的示范性异步计数器实施方案500中的逻辑信号的例子。
图7描绘使用信号路径延迟匹配技术实施的图5中所描绘的延迟模块502的示范性实施例700。
图8说明存在于图7中所示的示范性延迟模块700中的逻辑信号的例子。
图9描绘根据本发明的方法的示范性实施例。
具体实施方式
以下结合附图阐述的具体实施方式意在作为本发明的示范性实施例的描述，且并不意在表示可实践本发明的仅有示范性实施例。在此描述各处所使用的术语“示范性”的意思是“充当实例、例子或说明”，且应未必被解释为相对于其它示范性实施例优选或有利。具体实施方式包括特定细节以便实现提供对本发明的示范性实施例的透彻理解的目的。所属领域的技术人员将显而易见可在无这些特定细节的情况下实践本发明的示范性实施例。在一些例子中，按框图形式展示众所周知的结构及装置以便避免模糊本文中呈现的示范性实施例的新颖性。
在本说明书中及在权利要求书中，应理解当一元件被称为“连接”或“耦合”到另一元件时，其可直接连接或耦合到另一元件，或可存在介入元件。相比来说，当一元件被称为“直接连接到”或“直接耦合到”另一元件时，不存在介入元件。
图1描绘现有技术DPLL 10的实施方案。DPLL 10包括数字相位比较器102、数字环路滤波器106、数字控制振荡器(DCO)114、计数器118、时间-数字转换器(TDC)120、校准乘法器124及组合器126。
在操作期间，DCO 114产生具有由数字输入信号112a控制的频率的输出信号114a。输出信号114a(也表示为DCLK)及参考信号130a(也表示为FCLK)被同时提供到计数器118及TDC 120。一般来说，参考信号130a的频率可低于输出信号114a的频率。计数器118及TDC 120可经配置以周期性测量从参考时间起已历经的DCO输出信号114a的循环的累积数目，其中计数器118对已历经循环数目的整数部分进行计数，且TDC 120测量剩余小数部分。TDC输出信号120a在与计数器输出118a组合(126)以形成组合器输出信号126a之前进一步乘以(124)校准因子kc 122。组合器输出信号126a表示DCO输出信号114a的所测量的累加相位。
在图1中，组合器输出信号126a与累加目标相位100a比较(102)以产生相位比较器输出102a，接着将所述相位比较器输出102a提供到环路滤波器106。将环路滤波器输出106a提供到增益元件112以产生信号112a，继而提供信号112a以控制DCO输出信号114a的频率。
所属领域的一般技术人员将了解，DPLL 10产生经锁相到参考信号130a的输出信号114a。
请注意，仅出于说明性目的展示图1中的DPLL 10的现有技术实施方案。所属领域的一般技术人员将了解，本发明的技术可易于应用于替代性DPLL架构(图中未绘示)。举例来说，DPLL 10可并入有图1中未展示的额外滤波或增益元件。此外，DPLL 10可并入有用于使用(例如)此项技术中众所周知的两点调制技术来调制DCO输出信号的频率、振幅或相位的其它元件。预期这些示范性实施例处于本发明的范围内。
图2说明在操作期间存在于DPLL 10中的逻辑信号的例子。在图2中，连同参考信号130a的例子或FCLK展示DCO输出信号114a的例子或DCLK。计数器输出信号118a指示从参考时间t＝t0起已历经的DCLK的循环的累积整数数目。同时，可观察到经校准TDC输出信号124a在FCLK的每一上升沿上指示在FCLK的所述上升沿与紧接于前的DCLK的上升沿之间历经的时间(以信号114a的循环表达)。通过将计数器输出信号118a与经校准TDC输出信号124a组合而于FCLK的上升沿上产生组合器输出信号126a。
举例来说，在时间t＝t1处，计数器输出信号118a具有值3，且经校准TDC输出信号124a具有值0.25，组合以产生组合器输出信号126a的3.25个循环的总累加相位。类似地，在时间t＝t2处，计数器输出信号118a具有值6，且经校准TDC输出信号124a具有值0.5，组合以产生组合器输出信号126a的6.5个循环的总累加相位。
请注意，所属领域的一般技术人员将了解，图1及图2中所示的组合器输出信号126a及其它信号可大体上用任意单位表达，且本发明的范围不限于所使用的任何特定单位。举例来说，信号126a可用FCLK的循环来表达，或表达为图2中展示或未展示的任何单位的按比例缩放版本。预期这些示范性实施例处于本发明的范围内。
请注意，图2中的信号只是出于说明的目的来展示，且并不意在将本发明的范围约束于所示的DCLK与FCLK的任何特定关系。举例来说，在替代示范性实施例(图中未绘示)中，DCLK与FCLK的相对频率可不同于所展示的相对频率。预期这些示范性实施例处于本发明的范围内。
图3描绘用于图1的DPLL 10中的计数器118的现有技术计数器实施方案300的实例。在图3中，计数器300输出形成从给定时间起在DCLK中已历经的循环的数目的二进制表示的多个位d0、d1、d2等。为导出这些位，多个D-Q触发器301及一逻辑模块350经配置以保持在DCLK中已历经的循环的数目的连续计数(running tally)。多个触发器301内的每一D-Q触发器可由一参考数字301.n表示，其中变量n一般为对多个这些元件内的一元件的每一例子的索引。确切地说，D-Q触发器301经配置为计数器触发器，其Q输出共同以二进制记数法表示在任何时间的DCLK的已历经循环的数目。逻辑模块350经配置以使D-Q触发器301的输出位递增。
在所展示的示范性实施例中，逻辑模块350输入D-Q触发器301的Qb(反相)输出，确定Q(非反相)输出的相应值，且使所述值递增(例如)一。逻辑模块350将递增的值提供回到触发器301的D输入，以在DCLK的下一上升沿上同步取样。确切地说，将信号DCLK提供到触发器301的CLK输入(常规地标记为每一触发器的侧向三角形)。类似地，触发器301的Q输出由D-Q触发器310在FCLK的上升沿上同步取样以产生位d0、d1、d2等。
图4说明存在于图3中所示的现有技术计数器实施方案300中的逻辑信号的例子。在图4中，在DCLK的接连上升沿上对包括301.1、301.2及301.3的所有D-Q触发器301的D输入进行取样以产生每一触发器的输出Q/Qb。举例来说，在时间t＝t1处，DCLK的相应上升沿针对301.1(Q)/301.1(Qb)产生值0/1，针对301.2(Q)/301.2(Qb)产生值0/1，且针对301.3(Q)/301.3(Qb)产生值0/1。在时间t＝t2处，DCLK的相应上升沿针对301.1(Q)/301.1(Qb)取样值1/0，针对301.2(Q)/301.2(Qb)取样值0/1，且针对301.3(Q)/301.3(Qb)取样值0/1。请注意，在在DCLK的上升沿上对触发器301进行同步取样之后，所有Q/Qb输出大体上在大致相同时间(即，在DCLK的上升沿之后的预规定时钟到输出时间td)可用。随后，使用触发器310在FCLK的上升沿上对D-Q触发器301的Q/Qb输出进行同步取样以产生位d0、d1、d2。举例来说，在时间t＝tS处，FCLK的相应上升沿针对输出d0/d1/d2取样值0/0/1。
所属领域的一般技术人员将了解，在图3中所描绘的同步计数器实施方案300中，要求信号DCLK驱动多个触发器301中的每一触发器301.n的D输入。因为DCLK一般可为高频信号，所以在DCLK的每个循环上驱动所有D-Q触发器301的D输入中所消耗的功率可为相应地高。此功率消耗可能为浪费的，因为计数器输出d0、d1、d2等仅可在相对较慢参考信号FCLK的每个循环由DPLL取样一次。
图5描绘根据本发明的异步计数器的示范性实施例500。在图5中，触发器501串联连接，其中第一触发器501.1的CLK输入直接耦合到DCLK，且每一触发器501.n的Qb输出信号耦合到紧接于后的触发器501.(n+1)的CLK输入。此外，每一触发器501.n的Qb输出信号反馈到同一触发器的D输入。同时，每一触发器501.n的Q输出信号耦合到多个触发器510中的相应触发器510.n的D输入。触发器510由FCLK的连续延迟版本FCLK_d1、FCLK_d2等计时。在所展示的示范性实施例中，FCLK的延迟版本由延迟模块502产生。
所属领域的一般技术人员将了解，每一触发器501.n的Qb输出耦合回到同一触发器的D输入使每一触发器的Q输出以其相应CLK输入的频率双态触发。所属领域的一般技术人员将了解，通过将每一触发器501.n的Qb输出进一步耦合到后继的触发器501.(n+1)的CLK输入，使用所展示的触发器501的配置实现二进制增量的操作。
为说明触发器501的功能性，图6描绘存在于图5中所示的示范性异步计数器实施方案500中的逻辑信号的例子。在图6中，将第一触发器501.1的互补输出501.1(Q)/501.1(Qb)展示为由于输出501.1(Qb)耦合回到触发器501.1的输入501.1(D)的事实而在DCLK的每个上升沿上双态触发。输出501.1(Q)/501.1(Qb)大体上在取样信号DCLK的上升沿之后的预规定时钟到输出时间td处可用。同时，在信号501.1(Qb)的上升沿上对从反馈信号501.2(Qb)导出的到后续触发器501.2的D输入进行取样以产生互补输出501.2(Q)/501.2(Qb)。输出501.2(Q)及501.2(Qb)大体上在取样信号501.1(Qb)的上升沿之后的时间td处，或等效地，在DCLK的上升沿之后的2*td处可用。类似地，大体上在信号501.(n-1)(Qb)的上升沿上对到每一后续触发器501.n的D输入进行取样以产生互补输出501.n(Q)/501.b(Qb)。一般来说，由于存在于触发器501的异步取样机构中的延迟，每一触发器501.n的输出501.n(Q)/501.n(Qb)在DCLK的每一上升沿之后的大致间隔n*td处可用。
请注意，就异步计数器500来说，信号DCLK仅需要驱动单个触发器501.1的时钟输入，而用于触发器501.n(n≠1)的剩余部分的时钟输入是从紧接于前的触发器的Qb输出导出。此与图3中所示的同步计数器300形成对比，在同步计数器300中，要求信号DCLK驱动多个触发器301的所有CLK输入。因为每一触发器501.n的Qb输出信号的频率至多等于DCLK的频率，且一般来说小于DCLK的频率，所以可观察到触发器501消耗的功率比图3中所描绘的现有技术计数器实施方案300中的多个触发器301少。此外，单独的逻辑模块350对于计数器500来说并非必要，因为如先前所描述递增逻辑直接建置于触发器501的配置中。
如上文所描述，由于多个触发器501的异步性质，触发器501.n的输出信号可用于以相对于DCLK的上升沿变化的延迟进行取样。图5及图6进一步说明使用延迟模块502的触发器501的输出的异步取样。在图5中，在时间t＝tFCLK处在参考信号FCLK的上升沿上对触发器510.1(其D输入耦合到触发器501.1的Q输出信号)进行取样以产生第一输出位d0。触发器510.2(其D输入耦合到触发器501.2的Q输出信号)由FCLK的延迟版本FCLK_d1在时间t＝tFCLK_d1处取样以产生第二输出位d1。类似地，触发器510.3(其D输入耦合到触发器501.3的Q输出信号)由FCLK的延迟版本FCLK_d2在时间t＝tFCLK_d2处取样以产生输出位d2。图6展示这些信号的时序。所属领域的一般技术人员将了解，所揭示的技术可应用以建构适应于任意数目个输出位的异步计数器。
如参考图5及图6所描述，延迟模块502可经配置以使FCLK信号延迟连续增加的量，以确保仅在其已具有足够时间来稳定之后才对到触发器510.n的D输入信号进行取样。在示范性实施例中，为对触发器510.n的D输入进行取样，FCLK信号被延迟预先计算的间隔n*td_max加某容限，其中td_max表示多个触发器中的所有触发器501.n的时钟到输出时间的最大值。所属领域的一般技术人员将了解，可根据(例如)计算机电路模拟及/或其它技术来确定td_max的恰当值。
为避免如上文所述预先计算参数td_max的值的需要，且为增加异步计数器设计的稳健性，根据本发明的另一方面，可使用信号路径延迟匹配技术来实施延迟模块502。图7描绘使用这些信号路径延迟匹配技术实施的图5中所描绘的延迟模块502的示范性实施例700。在图7中，延迟模块700并入有串联耦合的多个触发器720，其中触发器720的延迟特性经设计以与异步计数器500中的相应触发器501的延迟特性匹配。每一触发器720.n的Q输出耦合到紧接于后的触发器720.(n+1)的CLK输入。经由延迟，每一触发器720.n的Q输出进一步耦合到同一触发器720.n的复位(R)输入。在图7中，由两个串联耦合的反相器740.na及740.nb产生延迟。
每一触发器720.n的Q输出进一步耦合到固定延迟元件730.n，所述固定延迟元件730.n使相应Q输出延迟一延迟T。每一固定延迟元件730.n的输出可提供为由延迟模块502产生的FCLK的连续延迟版本。举例来说，延迟元件730.2的输出可提供为如图7中所示的FCLK_d1，而延迟元件730.3的输出可提供为FCLK_d2。
图8说明图7中所示的示范性延迟模块700中存在的逻辑信号的例子。在图8中，可观察到触发器720.1的Q输出信号中的上升沿以恰当延迟td跟随参考信号FCLK中的相应上升沿。使触发器720.1的Q输出信号进一步延迟一间隔T以产生信号FCLK_d1。类似地，可观察到下一触发器720.2的Q输出信号中的上升沿以恰当延迟td跟随触发器720.1的Q输出信号中的上升沿。触发器720.2的Q输出信号进一步延迟一间隔T以产生信号FCLK_d2。
在示范性实施例中，可选择间隔T以允许以足够时间容限对触发器510.n进行取样，以允许触发器501的输出信号在计数器500中稳定。
图9描绘根据本发明的方法的示范性实施例。请注意，所述方法仅出于说明性目的来展示，且并不意在将本发明的范围约束于所明确揭示的任何特定方法。
在图9中，在步骤900，所述方法在输入信号的触发事件时取样第一D信号以产生第一Q/Qb输出。
在步骤910，所述方法在第一Qb输出的触发事件时取样第二D信号以产生第二Q/Qb输出。
在步骤920，所述方法在参考信号的触发事件时取样第一Q输出以产生输入信号的已历经循环的数目的数字表示的第一位。
在步骤930，所述方法在参考信号的第一延迟版本的触发事件时取样第二Q输出以产生数字表示的第二位。
所属领域的技术人员应理解，可使用多种不同技艺及技术中的任一者表示信息及信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示可能贯穿以上描述所引用的数据、指令、命令、信息、信号、位、符号及码片。
所属领域的技术人员将进一步了解，结合本文中所揭示的示范性实施例而描述的各种说明性逻辑块、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。为了清楚说明硬件与软件的此可互换性，各种说明性组件、块、模块、电路及步骤已根据其功能性而在上文大体描述。此功能性实施为硬件还是软件取决于特定应用及强加于整个系统的设计约束。所属领域的技术人员可对于每一特定应用以变化的方式实施所描述的功能性，但这些实施决策不应被解释为导致脱离本发明的示范性实施例的范围。
可通过通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行结合本文中所揭示的示范性实施例而描述的各种说明性逻辑块、模块及电路。通用处理器可为微处理器，但在替代方案中，处理器可为任一常规处理器、控制器、微控制器或状态机。处理器也可被实施为计算装置的组合，例如，DSP与微处理器的组合、多个微处理器、结合一DSP核心的一个或一个以上微处理器或任何其它此类配置。
结合本文中所揭示的示范性实施例而描述的方法或算法的步骤可直接体现于硬件中、由处理器执行的软件模块中或两者的组合中。软件模块可驻留于随机存取存储器(RAM)、快闪存储器、只读存储器(ROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、寄存器、硬盘、可装卸盘、CD-ROM或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息及将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。处理器及存储媒体可驻留于ASIC中。所述ASIC可驻留于用户终端中。在替代方案中，处理器及存储媒体可作为离散组件驻留于用户终端中。
在一个或一个以上示范性实施例中，所描述的功能可实施于硬件、软件、固件或其任何组合中。如果实施于软件中，则所述功能可作为一个或一个以上指令或代码而存储于计算机可读媒体上或经由计算机可读媒体传输。计算机可读媒体包括计算机存储媒体与通信媒体两者，通信媒体包括促进将计算机程序从一处传送到另一处的任何媒体。存储媒体可为可由计算机存取的任何可用媒体。作为实例而非限制，这些计算机可读媒体可包含RAM、ROM、EEPROM、CD-ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以载运或存储呈指令或数据结构形式的所要程序代码且可由计算机存取的任何其它媒体。又，可适当地将任何连接称为计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或例如红外线、无线电及微波等无线技术从网站、服务器或其它远程源传输软件，则同轴电缆、光纤电缆、双绞线、DSL或例如红外线、无线电及微波等无线技术均包括于媒体的定义中。在本文中使用时，磁盘及光盘包括压缩光盘(CD)、激光光盘、光学光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常以磁性方式再生数据，而光盘以光学方式用激光再生数据。以上各者的组合也应包括于计算机可读媒体的范围内。
提供对所揭示示范性实施例的先前描述以使所属领域的任何技术人员能够制作或使用本发明。所属领域的技术人员将显而易见对这些示范性实施例的各种修改，且在不脱离本发明的精神或范围的情况下，本文中定义的一般原理可应用于其它示范性实施例。因此，本发明并不意在限于本文中所展示的示范性实施例，而应被赋予与本文中所揭示的原理及新颖特征相一致的最广范围。
Claims (15)
1.一种用于产生输入信号的已历经循环的数目的数字表示的方法，所述方法包含：
在所述输入信号的触发事件时对第一D信号进行取样以产生第一Q信号及第一互补Q信号，所述第一互补Q信号耦合到所述第一D信号；
在所述第一互补Q信号的触发事件时对第二D信号进行取样以产生第二Q信号及第二互补Q信号，所述第二互补Q信号耦合到所述第二D信号；
在参考信号的触发事件时对所述第一Q信号进行取样以产生所述输入信号的已历经循环的所述数目的所述数字表示的第一位；以及
在所述参考信号的第一延迟版本的触发事件时对所述第二Q信号进行取样以产生所述输入信号的已历经循环的所述数目的所述数字表示的第二位；
其中所述输入信号为数字锁相环路中的数字控制振荡器（DCO）的输出信号，已历经循环的所述数目表示所述DCO输出信号的累加相位的整数部分。
2.根据权利要求1所述的方法，其进一步包含，对于所述输入信号的循环的所述数目的所述数字表示中的多个位：
在第（n-1）互补Q信号的触发事件时对第n D信号进行取样以产生第n Q信号及第n互补Q信号，所述第n互补Q信号耦合到所述第n D信号；以及
在所述参考信号的第（n-1）延迟版本的触发事件时对所述第n Q信号进行取样以产生所述输入信号的循环的所述已历经数目的所述数字表示的第n位；
其中n为对所述输入信号的循环的所述已历经数目的所述数字表示中的所述多个位的索引，且n大于或等于3。
3.根据权利要求1所述的方法，每一信号的所述触发事件为所述信号的上升沿。
4.根据权利要求1所述的方法，所述参考信号的所述第一延迟版本相对于 所述参考信号延迟一固定延迟。
5.根据权利要求1所述的方法，其进一步包含：
在所述参考信号的触发事件时对静态逻辑信号进行取样以产生第一延迟Q信号；
将所述第一延迟Q信号延迟第一预定延迟以产生所述参考信号的所述第一延迟版本；以及
在所述第一延迟Q信号的延迟版本的触发事件时复位所述第一延迟Q信号。
6.根据权利要求5所述的方法，所述静态逻辑信号为逻辑“高”。
7.根据权利要求5所述的方法，其进一步包含，对于所述输入信号的循环的所述数目的所述数字表示中的多个位，重复以下步骤：
在第（n-1）互补Q信号的触发事件时对第n D信号进行取样以产生第n Q信号及第n互补Q信号，所述第n互补Q信号耦合到所述第n D信号；以及
在所述参考信号的第（n-1）延迟版本的触发事件时对所述第n Q信号进行取样以产生所述输入信号的循环的所述数目的所述数字表示的第n位；
在第（n-1）延迟Q信号的触发事件时取样静态逻辑信号以产生第n延迟Q信号；
将所述第n延迟Q信号延迟第n预定延迟以产生所述参考信号的所述第n延迟版本；以及
在所述第n延迟Q信号的延迟版本的触发事件时复位所述第n延迟Q信号；
其中n为对所述输入信号的循环的所述数目的所述数字表示中的所述位的索引，且n大于或等于3。
8.一种用于产生输入信号的已历经循环的数目的数字表示的设备，所述设备包含：
第一信号取样器，其经配置以在所述输入信号的触发事件时对第一D信号进行取样以产生第一Q信号及第一互补Q信号，所述第一互补Q信号耦合到所述第一D信号；
第二信号取样器，其经配置以在所述第一互补Q信号的触发事件时对第二D信号进行取样以产生第二Q信号及第二互补Q信号，所述第二互补Q信号耦合到所述第二D信号；
第一辅助信号取样器，其经配置以在参考信号的触发事件时对所述第一Q信号进行取样以产生所述输入信号的已历经循环的所述数目的所述数字表示的第一位；以及
第二辅助信号取样器，其经配置以在所述参考信号的第一延迟版本的触发事件时对所述第二Q信号进行取样以产生所述输入信号的已历经循环的所述数目的所述数字表示的第二位；
其中所述输入信号为数字锁相环路中的数字控制振荡器（DCO）的输出信号，已历经循环的所述数目表示所述DCO输出信号的累加相位的整数部分。
9.根据权利要求8所述的设备，每一信号取样器包含一D-Q触发器。
10.根据权利要求8所述的设备，每一信号的所述触发事件为所述信号的上升沿。
11.根据权利要求8所述的设备，其进一步包含：
第n信号取样器，其经配置以在第（n-1）互补Q信号的触发事件时对第n D信号进行取样以产生第n Q信号及第n互补Q信号，所述第n互补Q信号耦合到所述第n D信号；以及
第n辅助信号取样器，其经配置以在所述参考信号的第（n-1）延迟版本的触发事件时对所述第n Q信号进行取样以产生所述输入信号的循环的所述数目的所述数字表示的第n位；
其中n为对所述输入信号的已历经循环的所述数目的所述数字表示中的所述位的索引，且n大于或等于3。
12.根据权利要求8所述的设备，所述参考信号的所述第一延迟版本相对于所述参考信号延迟一固定延迟。
13.根据权利要求8所述的设备，其进一步包含匹配延迟取样线，其包含：
第一匹配取样器，其经配置以在所述参考信号的触发事件时对静态逻辑信号进行取样以产生第一延迟Q信号，所述第一延迟Q信号在所述第一延迟Q信号的延迟版本的触发事件时复位；以及
第一延迟元件，其用于将所述第一延迟Q信号延迟第一预定延迟以产生所述参考信号的所述第一延迟版本。
14.根据权利要求13所述的设备，所述静态逻辑信号为逻辑“高”。
15.根据权利要求13所述的设备，所述设备进一步包含：
第n信号取样器，其经配置以在第（n-1）互补Q信号的触发事件时对第n D信号进行取样以产生第n Q信号及第n互补Q信号，所述第n互补Q信号耦合到所述第n D信号；以及
第n辅助信号取样器，其经配置以在所述参考信号的第（n-1）延迟版本的触发事件时对所述第n Q信号进行取样以产生所述输入信号的循环的所述数目的所述数字表示的第n位；
其中n为对所述输入信号的已历经循环的所述数目的所述数字表示中的所述位的索引，且n大于或等于3；所述匹配延迟线进一步包含：
第（n-1）延迟线取样器，其经配置以在第（n-1）延迟Q信号的触发事件时对静态逻辑信号进行取样以产生第n延迟Q信号，所述第n延迟Q信号在所述第n延迟Q信号的延迟版本的触发事件时复位；以及
第（n-1）延迟元件，其将所述第n延迟Q信号延迟第n预定延迟以产生所述参考信号的所述第n延迟版本。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/247,970 | 2008-10-08 | ||
| US12/247,970 US7864915B2 (en) | 2008-10-08 | 2008-10-08 | Low-power asynchronous counter and method |
| PCT/US2009/060063 WO2010042764A1 (en) | 2008-10-08 | 2009-10-08 | Low-power asynchronous counter and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102171929A CN102171929A (zh) | 2011-08-31 |
| CN102171929B true CN102171929B (zh) | 2014-04-02 |
Family
ID=41401683
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200980139197.4A Expired - Fee Related CN102171929B (zh) | 2008-10-08 | 2009-10-08 | 低功率异步计数器及方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7864915B2 (zh) |
| EP (1) | EP2351222A1 (zh) |
| JP (2) | JP5356525B2 (zh) |
| KR (1) | KR101270341B1 (zh) |
| CN (1) | CN102171929B (zh) |
| TW (1) | TW201021418A (zh) |
| WO (1) | WO2010042764A1 (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8102195B2 (en) * | 2009-05-13 | 2012-01-24 | Mediatek Inc. | Digital phase-locked loop circuit including a phase delay quantizer and method of use |
| US8471614B2 (en) | 2011-06-14 | 2013-06-25 | Globalfoundries Singapore Pte. Ltd. | Digital phase locked loop system and method |
| KR102123432B1 (ko) * | 2013-11-04 | 2020-06-16 | 삼성전자주식회사 | 카운터 회로 및 이를 포함하는 이미지 센서 |
| US9294099B2 (en) | 2013-12-27 | 2016-03-22 | Freescale Semiconductor, Inc. | Hybrid synchronous/asynchronous counter |
| US9703313B2 (en) * | 2014-10-20 | 2017-07-11 | Ambiq Micro, Inc. | Peripheral clock management |
| CN105450216B (zh) * | 2015-10-21 | 2019-03-26 | 安徽师范大学 | 同步4位二进制加减可控计数器 |
| US9966953B2 (en) * | 2016-06-02 | 2018-05-08 | Qualcomm Incorporated | Low clock power data-gated flip-flop |
| CN110678760A (zh) * | 2017-06-26 | 2020-01-10 | 英特尔公司 | 频率估计 |
| CN110045592B (zh) * | 2019-05-17 | 2021-02-19 | 湖北京邦科技有限公司 | 时间校正方法、装置、系统及计算机存储介质 |
| CN112910451B (zh) * | 2021-01-18 | 2023-07-14 | 北京中科芯蕊科技有限公司 | 一种异步行波状态机 |
| CN116153362B (zh) * | 2023-04-20 | 2023-08-25 | 浙江力积存储科技有限公司 | 读取等待时间计数器延迟反馈方法、延迟反馈存储结构 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3805031A (en) * | 1972-09-25 | 1974-04-16 | Us Navy | Count and store synchronous binary counter |
| EP0464592A2 (en) * | 1990-06-28 | 1992-01-08 | Canon Kabushiki Kaisha | Data detector |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4144525A (en) * | 1977-10-21 | 1979-03-13 | Bell Telephone Laboratories, Incorporated | Cascadable analog to digital converter |
| US4301466A (en) * | 1980-02-01 | 1981-11-17 | Ampex Corporation | Fast acting phase shifting apparatus for use in digital sampling systems |
| JP2659594B2 (ja) * | 1989-10-11 | 1997-09-30 | 株式会社日本自動車部品総合研究所 | 物理量検出装置 |
| US5060243A (en) * | 1990-05-29 | 1991-10-22 | Motorola, Inc. | Ripple counter with reverse-propagated zero detection |
| US6163209A (en) * | 1998-12-17 | 2000-12-19 | Myers; Glen A. | Demodulation of angle modulated carriers using a noncoherent reference |
| US8155256B2 (en) * | 2000-10-23 | 2012-04-10 | Texas Instruments Incorporated | Method and apparatus for asynchronous clock retiming |
| KR20020049387A (ko) * | 2000-12-19 | 2002-06-26 | 윤종용 | 고속 동작이 가능하고 순차적으로 2진 카운터 순서를 갖는카운터 회로 및 그 카운팅 방법 |
| US8385476B2 (en) * | 2001-04-25 | 2013-02-26 | Texas Instruments Incorporated | Digital phase locked loop |
| JP4289206B2 (ja) * | 2004-04-26 | 2009-07-01 | ソニー株式会社 | カウンタ回路 |
| US20070041487A1 (en) * | 2005-08-16 | 2007-02-22 | Karapet Khanoyan | Method and system for a digital frequency divider |
| US7716001B2 (en) * | 2006-11-15 | 2010-05-11 | Qualcomm Incorporated | Delay line calibration |
| JP2008160594A (ja) * | 2006-12-25 | 2008-07-10 | Sharp Corp | 時間デジタル変換装置およびデジタル位相同期ループ装置、受信機 |
-
2008
- 2008-10-08 US US12/247,970 patent/US7864915B2/en not_active Expired - Fee Related
-
2009
- 2009-10-08 TW TW098134147A patent/TW201021418A/zh unknown
- 2009-10-08 CN CN200980139197.4A patent/CN102171929B/zh not_active Expired - Fee Related
- 2009-10-08 JP JP2011531184A patent/JP5356525B2/ja not_active Expired - Fee Related
- 2009-10-08 EP EP09741519A patent/EP2351222A1/en not_active Withdrawn
- 2009-10-08 KR KR1020117010345A patent/KR101270341B1/ko not_active IP Right Cessation
- 2009-10-08 WO PCT/US2009/060063 patent/WO2010042764A1/en active Application Filing
-
2013
- 2013-01-10 JP JP2013002499A patent/JP5722356B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3805031A (en) * | 1972-09-25 | 1974-04-16 | Us Navy | Count and store synchronous binary counter |
| EP0464592A2 (en) * | 1990-06-28 | 1992-01-08 | Canon Kabushiki Kaisha | Data detector |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012505610A (ja) | 2012-03-01 |
| EP2351222A1 (en) | 2011-08-03 |
| CN102171929A (zh) | 2011-08-31 |
| JP2013128292A (ja) | 2013-06-27 |
| TW201021418A (en) | 2010-06-01 |
| JP5722356B2 (ja) | 2015-05-20 |
| US20100085220A1 (en) | 2010-04-08 |
| KR20110082549A (ko) | 2011-07-19 |
| KR101270341B1 (ko) | 2013-05-31 |
| JP5356525B2 (ja) | 2013-12-04 |
| US7864915B2 (en) | 2011-01-04 |
| WO2010042764A1 (en) | 2010-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102171929B (zh) | 低功率异步计数器及方法 | |
| US9116184B2 (en) | System and method for verifying the operating frequency of digital control circuitry | |
| US8736327B2 (en) | Time-to-digital converter | |
| CN104460302A (zh) | 高分辨率时间-数字转换器 | |
| CN101911494A (zh) | 具有自校正相位-数字传递函数的锁相环 | |
| KR102123901B1 (ko) | 완전 디지털 위상 고정 루프 회로, 반도체 장치 및 휴대 정보 기기 | |
| CN104333365A (zh) | 一种三段式时间数字转换电路 | |
| KR20100134786A (ko) | 디지털 위상 고정 루프 (ｄｐｌｌ) 에서의 전력 소모를 제어하는 시스템 및 방법 | |
| CN101882930B (zh) | 一种用于全数字锁相环的时间-数字转换装置及方法 | |
| WO2011161737A1 (ja) | デジタル位相差検出器およびそれを備えた周波数シンセサイザ | |
| EP2327161B1 (en) | Accumulated phase-to-digital conversion in digital phase locked loops | |
| JP6433955B2 (ja) | 高分解能の時間−ディジタル変換器 | |
| EP3262759B1 (en) | Power-up system comprising a voltage comparator | |
| CN104541451A (zh) | 脉冲宽度调制接收器电路 | |
| TWI477081B (zh) | 頻率追蹤電路及其方法 | |
| CN102035538B (zh) | 一种高速的可编程分频器 | |
| CN102394642A (zh) | 一种锁相环型频率合成器及射频程控分频器 | |
| CN104579316A (zh) | 百分之五十占空比的可编程分频器 | |
| CN113193868A (zh) | 锁相检测装置和锁相检测方法、锁相环 | |
| CN202261236U (zh) | 一种锁相环型频率合成器及可编程射频程控分频器 | |
| JP2011040803A (ja) | Ｄｌｌ回路 | |
| CN102113217B (zh) | 数字锁相回路中的累积相位-数字转换 | |
| EP3180626B1 (en) | Low power high resolution oscillator based voltage sensor | |
| CN117997276A (zh) | 一种全数字时钟倍频电路 | |
| CN114448425A (zh) | 时钟分频电路及其相位同步方法、电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140402 Termination date: 20181008 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |