JP2012505610A - 低電力非同期カウンタ及び方法 - Google Patents
低電力非同期カウンタ及び方法 Download PDFInfo
- Publication number
- JP2012505610A JP2012505610A JP2011531184A JP2011531184A JP2012505610A JP 2012505610 A JP2012505610 A JP 2012505610A JP 2011531184 A JP2011531184 A JP 2011531184A JP 2011531184 A JP2011531184 A JP 2011531184A JP 2012505610 A JP2012505610 A JP 2012505610A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- nth
- generate
- trigger event
- complementary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000003111 delayed effect Effects 0.000 claims abstract description 50
- 230000000295 complement effect Effects 0.000 claims description 44
- 238000005070 sampling Methods 0.000 claims description 30
- 230000000630 rising effect Effects 0.000 claims description 29
- 238000004590 computer program Methods 0.000 claims description 3
- 230000003068 static effect Effects 0.000 claims 6
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 29
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 29
- 230000006870 function Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
- H03K21/12—Output circuits with parallel read-out
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/50—All digital phase-locked loop
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Pulse Circuits (AREA)
Abstract
【選択図】図5
Description
Claims (19)
- 入力信号の経過周期数のデジタル表示を生成する方法であって、該方法は、
第1のQ信号及び第1の相補Q信号を生成するために、前記入力信号のトリガイベントで第1のD信号をサンプリングすることと、
第2のQ信号及び第2の相補Q信号を生成するために、前記第1の相補Q信号のトリガイベントで第2のD信号をサンプリングすることと、
前記入力信号の前記経過周期数の前記デジタル表示の第1のビットを生成するために、参照信号のトリガイベントで前記第1のQ信号をサンプリングすることと、
前記入力信号の前記経過周期数の前記デジタル表示の第2のビットを生成するために、前記参照信号の第1の遅延バージョンのトリガイベントで前記第2のQ信号をサンプリングすることと
を備え、前記第1の相補Q信号は前記第1のD信号に結合され、
前記第2の相補Q信号は前記第2のD信号に結合される、方法。 - 前記入力信号の前記周期数の前記デジタル表示における複数のビットにつき、
第nのQ信号及び第nの相補Q信号を生成するために、第(n−1)の相補Q信号のトリガイベントで第nのD信号をサンプリングすることと、
前記入力信号の前記経過周期数の前記デジタル表示の第nのビットを生成するために、前記参照信号の第(n−1)の遅延バージョンのトリガイベントで前記第nのQ信号をサンプリングすることと
を更に備え、前記第nの相補Q信号は前記第nのD信号に結合され、
nは、前記入力信号の前記経過周期数の前記デジタル表示における前記ビットのインデックスであり、nは3以上である、請求項1の方法。 - 各信号の前記トリガイベントは、該信号の立ち上がりエッジである、請求項1の方法。
- 前記入力信号は、デジタル位相ロックループにおけるデジタル制御発振器(DCO:digitally-controlled oscillator)の出力信号であり、
前記経過周期数は、前記DCO出力信号の蓄積された位相(accumulated phase)の整数部分を示す、請求項1の方法。 - 前記参照信号の前記第1の遅延バージョンは、前記参照信号に関して、固定された遅延だけ遅延される、請求項1の方法。
- 第1の遅延Q信号を生成するために、前記参照信号のトリガイベントで静的(static)論理信号をサンプリングすることと、
前記参照信号の前記第1の遅延バージョンを生成するために、前記第1の遅延Q信号を第1の所定の遅延だけ遅延させることと、
前記第1の遅延Q信号の遅延バージョンのトリガイベントで、前記第1の遅延Q信号をリセットすることと
を更に備える請求項1の方法。 - 前記静的な論理信号は、論理HIGHである、請求項6の方法。
- 前記入力信号の前記周期数の前記デジタル表示における複数のビットにつき、
第nのQ信号及び第nの相補Q信号を生成するために、第(n−1)の相補Q信号のトリガイベントで第nのD信号をサンプリングするステップと、
前記入力信号の前記周期数の前記デジタル表示の第nのビットを生成するために、前記参照信号の第(n−1)の遅延バージョンのトリガイベントで前記第nのQ信号をサンプリングするステップと
を繰り返すこと、を更に備え、前記第nの相補Q信号は前記第nのD信号に結合され、
nは、前記入力信号の前記周期数の前記デジタル表示における前記ビットのインデックスであり、nは3以上であり、前記方法は、
第nの遅延Q信号を生成するために、第(n−1)の遅延Q信号のトリガイベントで静的(static)論理信号をサンプリングすることと、
前記参照信号の前記第nの遅延バージョンを生成するために、前記第nの遅延Q信号を第nの所定の遅延だけ遅延させることと、
前記第nの遅延Q信号の遅延バージョンのトリガイベントで、前記第nの遅延Q信号をリセットすることと
を更に備える、請求項6の方法。 - 入力信号の経過周期数のデジタル表示を生成する装置であって、該装置は、
第1のQ信号及び第1の相補Q信号を生成するために、前記入力信号のトリガイベントで第1のD信号をサンプリングするように構成された第1の信号サンプラと、
第2のQ信号及び第2の相補Q信号を生成するために、前記第1の相補Q信号のトリガイベントで第2のD信号をサンプリングするように構成された第2の信号サンプラと、
前記入力信号の前記経過周期数の前記デジタル表示の第1のビットを生成するために、参照信号のトリガイベントで前記第1のQ信号をサンプリングするように構成された第1の補助信号サンプラと、
前記入力信号の前記経過周期数の前記デジタル表示の第2のビットを生成するために、前記参照信号の第1の遅延バージョンのトリガイベントで前記第2のQ信号をサンプリングするように構成された第2の補助信号サンプラと
を備え、前記第1の相補Q信号は前記第1のD信号に結合され、
前記第2の相補Q信号は前記第2のD信号に結合される、装置。 - 各信号サンプラは、D−Qフリップフロップを備える、請求項9の装置。
- 各信号の前記トリガイベントは、該信号の立ち上がりエッジである、請求項9の装置。
- 第nのQ信号及び第nの相補Q信号を生成するために、第(n−1)の相補Q信号のトリガイベントで第nのD信号をサンプリングするように構成された第nの信号サンプラと、
前記入力信号の前記周期数の前記デジタル表示の第nのビットを生成するために、前記参照信号の第(n−1)の遅延バージョンのトリガイベントで前記第nのQ信号をサンプリングするように構成された第nの補助信号サンプラと
を更に備え、前記第nの相補Q信号は前記第nのD信号に結合され、
nは、前記入力信号の前記経過周期数の前記デジタル表示における前記ビットのインデックスであり、nは3以上である、請求項9の装置。 - 前記入力信号は、デジタル位相ロックループにおけるデジタル制御発振器(DCO:digitally-controlled oscillator)の出力信号であり、
前記経過周期数は、前記DCO出力信号の蓄積された位相(accumulated phase)の整数部分を示す、請求項9の装置。 - 前記参照信号の前記第1の遅延バージョンは、前記参照信号に関して、固定された遅延だけ遅延される、請求項9の装置。
- 整合遅延サンプリングライン(matched delay sampling line)を更に備え、該整合遅延サンプリングラインは、
第1の遅延Q信号を生成するために、前記参照信号のトリガイベントで静的(static)論理信号をサンプリングするように構成された第1の整合サンプラ(matched sampler)と、
前記参照信号の前記第1の遅延バージョンを生成するために、前記第1の遅延Q信号を第1の所定の遅延だけ遅延させる第1の遅延素子と
を更に備え、
前記第1の遅延Q信号は、前記第1の遅延Q信号の遅延バージョンのトリガイベントでリセットされる、請求項9の装置。 - 前記静的な論理信号は、論理HIGHである、請求項15の装置。
- 第nのQ信号及び第nの相補Q信号を生成するために、第(n−1)の相補Q信号のトリガイベントで第nのD信号をサンプリングするように構成された第nの信号サンプラと、
前記入力信号の前記周期数の前記デジタル表示の第nのビットを生成するために、前記参照信号の第(n−1)の遅延バージョンのトリガイベントで前記第nのQ信号をサンプリングするように構成された第nの補助信号サンプラと
を更に備え、前記第nの相補Q信号は前記第nのD信号に結合され、
nは、前記入力信号の前記経過周期数の前記デジタル表示における前記ビットのインデックスであり、nは3以上であり、前記整合遅延ラインは、
第nの遅延Q信号を生成するために、第(n−1)の遅延Q信号のトリガイベントで静的(static)論理信号をサンプリングするように構成された第(n−1)の遅延ラインサンプラと、
前記参照信号の前記第nの遅延バージョンを生成するために、前記第nの遅延Q信号を第nの所定の遅延だけ遅延させる第(n−1)の遅延素子と
を更に備え、前記第nの遅延Q信号は、前記第nの遅延Q信号の遅延バージョンのトリガイベントでリセットされる、請求項15の装置。 - 入力信号の経過周期数のデジタル表示を生成する装置であって、該装置は、
入力信号の前記経過周期数を非同期でカウントするカウント手段と、
前記入力信号の前記経過周期数の前記デジタル表示を生成するため、前記カウント手段を適切な遅延でサンプリングするサンプリング手段と
を備える装置。 - 入力信号の経過周期数のデジタル表示を生成するコンピュータプログラム製品であって、該製品は、
第1のQ信号及び第1の相補Q信号を生成するために、コンピュータに対して、前記入力信号のトリガイベントで第1のD信号をサンプリングさせるためのコードと、
第2のQ信号及び第2の相補Q信号を生成するために、コンピュータに対して、前記第1の相補Q信号のトリガイベントで第2のD信号をサンプリングさせるためのコードと、
前記入力信号の前記経過周期数の前記デジタル表示の第1のビットを生成するために、コンピュータに対して、参照信号のトリガイベントで前記第1のQ信号をサンプリングさせるためのコードと、
前記入力信号の前記経過周期数の前記デジタル表示の第2のビットを生成するために、コンピュータに対して、前記参照信号の第1の遅延バージョンのトリガイベントで前記第2のQ信号をサンプリングさせるためのコードと
を備えるコンピュータ読み取り可能な媒体を備え、前記第1の相補Q信号は前記第1のD信号に結合され、前記第2の相補Q信号は前記第2のD信号に結合される、製品。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/247,970 | 2008-10-08 | ||
US12/247,970 US7864915B2 (en) | 2008-10-08 | 2008-10-08 | Low-power asynchronous counter and method |
PCT/US2009/060063 WO2010042764A1 (en) | 2008-10-08 | 2009-10-08 | Low-power asynchronous counter and method |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013002499A Division JP5722356B2 (ja) | 2008-10-08 | 2013-01-10 | 低電力非同期カウンタ及び方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012505610A true JP2012505610A (ja) | 2012-03-01 |
JP5356525B2 JP5356525B2 (ja) | 2013-12-04 |
Family
ID=41401683
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011531184A Expired - Fee Related JP5356525B2 (ja) | 2008-10-08 | 2009-10-08 | 低電力非同期カウンタ及び方法 |
JP2013002499A Expired - Fee Related JP5722356B2 (ja) | 2008-10-08 | 2013-01-10 | 低電力非同期カウンタ及び方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013002499A Expired - Fee Related JP5722356B2 (ja) | 2008-10-08 | 2013-01-10 | 低電力非同期カウンタ及び方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7864915B2 (ja) |
EP (1) | EP2351222A1 (ja) |
JP (2) | JP5356525B2 (ja) |
KR (1) | KR101270341B1 (ja) |
CN (1) | CN102171929B (ja) |
TW (1) | TW201021418A (ja) |
WO (1) | WO2010042764A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8102195B2 (en) * | 2009-05-13 | 2012-01-24 | Mediatek Inc. | Digital phase-locked loop circuit including a phase delay quantizer and method of use |
US8471614B2 (en) | 2011-06-14 | 2013-06-25 | Globalfoundries Singapore Pte. Ltd. | Digital phase locked loop system and method |
KR102123432B1 (ko) * | 2013-11-04 | 2020-06-16 | 삼성전자주식회사 | 카운터 회로 및 이를 포함하는 이미지 센서 |
US9294099B2 (en) | 2013-12-27 | 2016-03-22 | Freescale Semiconductor, Inc. | Hybrid synchronous/asynchronous counter |
WO2016064492A1 (en) * | 2014-10-20 | 2016-04-28 | Ambiq Micro, Inc. | Adaptive voltage converter |
CN105450216B (zh) * | 2015-10-21 | 2019-03-26 | 安徽师范大学 | 同步4位二进制加减可控计数器 |
US9966953B2 (en) * | 2016-06-02 | 2018-05-08 | Qualcomm Incorporated | Low clock power data-gated flip-flop |
US11237195B2 (en) * | 2017-06-26 | 2022-02-01 | Intel Corporation | Frequency estimation |
CN110045592B (zh) * | 2019-05-17 | 2021-02-19 | 湖北京邦科技有限公司 | 时间校正方法、装置、系统及计算机存储介质 |
CN112910451B (zh) * | 2021-01-18 | 2023-07-14 | 北京中科芯蕊科技有限公司 | 一种异步行波状态机 |
CN116153362B (zh) * | 2023-04-20 | 2023-08-25 | 浙江力积存储科技有限公司 | 读取等待时间计数器延迟反馈方法、延迟反馈存储结构 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03125514A (ja) * | 1989-10-11 | 1991-05-28 | Nippon Soken Inc | 物理量検出装置 |
JPH0461420A (ja) * | 1990-06-28 | 1992-02-27 | Canon Inc | データ検出装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3805031A (en) | 1972-09-25 | 1974-04-16 | Us Navy | Count and store synchronous binary counter |
US4144525A (en) * | 1977-10-21 | 1979-03-13 | Bell Telephone Laboratories, Incorporated | Cascadable analog to digital converter |
US4301466A (en) * | 1980-02-01 | 1981-11-17 | Ampex Corporation | Fast acting phase shifting apparatus for use in digital sampling systems |
US5060243A (en) * | 1990-05-29 | 1991-10-22 | Motorola, Inc. | Ripple counter with reverse-propagated zero detection |
US6163209A (en) * | 1998-12-17 | 2000-12-19 | Myers; Glen A. | Demodulation of angle modulated carriers using a noncoherent reference |
US8155256B2 (en) * | 2000-10-23 | 2012-04-10 | Texas Instruments Incorporated | Method and apparatus for asynchronous clock retiming |
KR20020049387A (ko) * | 2000-12-19 | 2002-06-26 | 윤종용 | 고속 동작이 가능하고 순차적으로 2진 카운터 순서를 갖는카운터 회로 및 그 카운팅 방법 |
US8385476B2 (en) * | 2001-04-25 | 2013-02-26 | Texas Instruments Incorporated | Digital phase locked loop |
JP4289206B2 (ja) * | 2004-04-26 | 2009-07-01 | ソニー株式会社 | カウンタ回路 |
US20070041487A1 (en) * | 2005-08-16 | 2007-02-22 | Karapet Khanoyan | Method and system for a digital frequency divider |
US7716001B2 (en) * | 2006-11-15 | 2010-05-11 | Qualcomm Incorporated | Delay line calibration |
JP2008160594A (ja) * | 2006-12-25 | 2008-07-10 | Sharp Corp | 時間デジタル変換装置およびデジタル位相同期ループ装置、受信機 |
-
2008
- 2008-10-08 US US12/247,970 patent/US7864915B2/en not_active Expired - Fee Related
-
2009
- 2009-10-08 CN CN200980139197.4A patent/CN102171929B/zh not_active Expired - Fee Related
- 2009-10-08 EP EP09741519A patent/EP2351222A1/en not_active Withdrawn
- 2009-10-08 WO PCT/US2009/060063 patent/WO2010042764A1/en active Application Filing
- 2009-10-08 TW TW098134147A patent/TW201021418A/zh unknown
- 2009-10-08 KR KR1020117010345A patent/KR101270341B1/ko not_active IP Right Cessation
- 2009-10-08 JP JP2011531184A patent/JP5356525B2/ja not_active Expired - Fee Related
-
2013
- 2013-01-10 JP JP2013002499A patent/JP5722356B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03125514A (ja) * | 1989-10-11 | 1991-05-28 | Nippon Soken Inc | 物理量検出装置 |
JPH0461420A (ja) * | 1990-06-28 | 1992-02-27 | Canon Inc | データ検出装置 |
Also Published As
Publication number | Publication date |
---|---|
KR20110082549A (ko) | 2011-07-19 |
US20100085220A1 (en) | 2010-04-08 |
WO2010042764A1 (en) | 2010-04-15 |
CN102171929A (zh) | 2011-08-31 |
EP2351222A1 (en) | 2011-08-03 |
KR101270341B1 (ko) | 2013-05-31 |
CN102171929B (zh) | 2014-04-02 |
JP5722356B2 (ja) | 2015-05-20 |
JP5356525B2 (ja) | 2013-12-04 |
TW201021418A (en) | 2010-06-01 |
JP2013128292A (ja) | 2013-06-27 |
US7864915B2 (en) | 2011-01-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5356525B2 (ja) | 低電力非同期カウンタ及び方法 | |
Olsson et al. | A digitally controlled PLL for SoC applications | |
KR101165491B1 (ko) | 다중 기준 클럭 신시사이저 | |
US6906562B1 (en) | Counter-based clock multiplier circuits and methods | |
EP3021176B1 (en) | Low power bipolar 360 degrees time to digital converter | |
US8456206B2 (en) | Phase-locked loop lock detect | |
KR20160065632A (ko) | 추계적 위상 보간 방법을 이용한 시간-디지털 변환기 | |
US11095291B2 (en) | Time measurement circuit, system having a PWM signal generator circuit and a time measurement circuit, and corresponding integrated circuit | |
TW201101697A (en) | Digital phase-locked loop and digital phase-frequency detector thereof | |
WO2017124219A1 (zh) | 一种基于fpga的方波发生器及方法 | |
WO2010036449A2 (en) | Method and apparatus for counter-based clock signal adaptation | |
US20170041005A1 (en) | New fractional phase locked loop (pll) architecture | |
US7881422B1 (en) | Circuits and methods for dividing frequency by an odd value | |
WO2011161737A1 (ja) | デジタル位相差検出器およびそれを備えた周波数シンセサイザ | |
JP2007047160A (ja) | 調節可能な時間アキュムレータ | |
KR20110038734A (ko) | 디지털 위상 록킹 루프에서의 누산된 위상-디지털 변환 | |
JP6118827B2 (ja) | 高分解能パルス幅変調器 | |
JP2004032586A (ja) | 逓倍pll回路 | |
WO2020246092A1 (ja) | 位相同期回路、電子装置、および、位相同期回路の制御方法 | |
CN116783559A (zh) | 具有用于低抖动和快速锁定的拆分控制环路的数字相位频率检测器 | |
US10379570B1 (en) | Clock divide-by-three circuit | |
US8140026B2 (en) | All-digital selectable duty cycle generation | |
JP2006515724A (ja) | 安定度を改善させた周波数ロック・ループ | |
WO2024093297A1 (zh) | 一种锁相环及信号延迟处理方法 | |
US9143139B1 (en) | Microelectronic system using time-average-frequency clock signal as its timekeeper |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120710 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121010 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121017 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20121210 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20121217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130730 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130828 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |