CN110045592B - 时间校正方法、装置、系统及计算机存储介质 - Google Patents

时间校正方法、装置、系统及计算机存储介质 Download PDF

Info

Publication number
CN110045592B
CN110045592B CN201910413451.0A CN201910413451A CN110045592B CN 110045592 B CN110045592 B CN 110045592B CN 201910413451 A CN201910413451 A CN 201910413451A CN 110045592 B CN110045592 B CN 110045592B
Authority
CN
China
Prior art keywords
count
counts
time
threshold
rejecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910413451.0A
Other languages
English (en)
Other versions
CN110045592A (zh
Inventor
张玺
徐青
王麟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei Ruiguang Technology Co.,Ltd.
Original Assignee
Hubei Joinbon Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hubei Joinbon Technology Co ltd filed Critical Hubei Joinbon Technology Co ltd
Priority to CN201910413451.0A priority Critical patent/CN110045592B/zh
Publication of CN110045592A publication Critical patent/CN110045592A/zh
Application granted granted Critical
Publication of CN110045592B publication Critical patent/CN110045592B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Unknown Time Intervals (AREA)

Abstract

本申请实施例公开了时间校正方法、装置、系统及计算机存储介质，该方法包括：剔除所获取的第一计数集合中的符合第一预设条件的第一计数，并且剔除第二计数集合中的与所剔除的第一计数对应的第二计数，其中，第一计数和第二计数分别是TDC产生的粗计数和细计数中的一种和另一种；当所剔除的第二计数不符合第二预设条件时，剔除第二计数集合中的符合第二预设条件的第二计数；根据第一计数集合中剩余的第一计数计算第一时间单位；根据第二计数集合中剩余的第二计数计算第二时间单位；利用所得到的第一时间单位和第二时间单位对这两个触发信号的时间差进行校正。通过利用本申请实施例提供的技术方案可以提高TDC的时间测量结果的准确性。

Description

时间校正方法、装置、系统及计算机存储介质
技术领域
本申请涉及数据处理技术领域，特别涉及一种时间校正方法、装置、系统及计算机存储介质。
背景技术
本部分的描述仅提供与本申请公开相关的背景信息，而不构成现有技术。
时间数字转换器(TDC)可以依照所设计的时间单位将待测量时间信号转换为数值编码，然后通过将所得到的数值编码乘以所设计的时间单位来还原待测量时间信号的时间信息，其还原精度较高，因此，在高精度的时间测量系统中得到广泛应用。
TDC一般采用延迟锁定环(DLL)电路，该电路主要包括由延迟单元、鉴频鉴相器(PFD)、电荷泵(CP)、环形振荡器等构成的快DLL和慢DLL这两个延迟锁定环，如图1所示。其中，延迟单可以用于根据所接收的时钟信号产生对应的延迟信号。PFD可以用于判断快DLL和慢DLL中的延迟单元输出的延迟信号与时钟信号(CLK)的频率/相位差别，并控制CP调整参考电压VCTRLF和VCTRLS以及调整延迟单元所输出的延迟信号的延迟时间，直至时钟信号和延迟信号的频率和相位达到一致，即形成锁定，此时参考电压VCTRLF与VCTRLS保持恒定。当快DLL与慢DLL均被锁定时，二者所输出的延迟信号的延迟时间分别为
Figure BDA0002063565140000011
Figure BDA0002063565140000012
TS和TF分别为慢DLL和快DLL中的延迟单元输出的延迟信号的延迟时间，TCLK为时钟信号的周期，N为延迟单元的个数。根据这两个延迟时间可以得到细时间单位
Figure BDA0002063565140000013
粗时间单位
Figure BDA0002063565140000014
现有技术中由于受到制造工艺、环境温度、供电电压等因素的影响，往往造成TDC的时间单位的真实值偏离其设计值。例如，PFD中的用于比较两个输入信号的电路结构无法做到完全对称，这导致相位比较结果整体偏移；门电路延迟会随制造工艺波动，当PFD中的反馈信号的延迟较短时，其相位比较结果存在死区，即当两个输入信号的相位差小于死区时，PFD无法输出比较结果，当PFD中的反馈信号的延迟较长时，其相位比较结果会在相位超前与滞后中反复跳转，这导致参考电压不稳定，影响TDC的时间单位精度；DLL及环形振荡器中的每个延迟单元结构无法做到完全一致，这导致每个延迟单元所输出的延迟信号的延迟时间不相等，从而导致时间单位的真实值偏离其设计值。在TDC中，时间单位的真实值偏离其设计值会导致时间测量结果不准确，从而会影响TDC的时间测量精度。
发明内容
本申请实施例的目的是提供一种时间校正方法、装置、系统及计算机存储介质，以提高TDC的时间测量结果的准确性。
为了解决上述技术问题，本申请实施例提供了一种时间校正方法，该方法包括以下步骤：
剔除所获取的第一计数集合中的符合第一预设条件的第一计数，并且剔除第二计数集合中的与所剔除的所述第一计数对应的第二计数，其中，相互对应的所述第一计数和所述第二计数分别是时间数字转换器响应于同时接收的两个触发信号而产生的粗计数和细计数中的一种和另一种；
当判断出所剔除的所述第二计数不符合第二预设条件时，剔除所述第二计数集合中的符合所述第二预设条件的所述第二计数；
在剔除符合所述第一预设条件的所述第一计数之后，根据所述第一计数集合中剩余的所述第一计数计算第一时间单位；
在剔除符合所述第二预设条件的所述第二计数之后，根据所述第二计数集合中剩余的所述第二计数计算第二时间单位；
利用所得到的所述第一时间单位和所述第二时间单位对所述时间数字转换器测得的同时接收的两个触发信号的时间差进行校正。
可选地，剔除符合所述第一预设条件的所述第一计数的步骤包括：
剔除所述第一计数集合中的达到第一类预设阈值中的第一阈值的第一计数。
可选地，剔除符合所述第一预设条件的所述第一计数的步骤还包括：
在剔除达到所述第一阈值的第一计数之后，剔除所述第一计数集合中的达到所述第一类预设阈值中的第二阈值的第一计数；
以此类推，直到剔除所述第一计数集合中的达到所述第一类预设阈值中的第N阈值的第一计数，其中，所述第一类预设阈值中的所述第一阈值至所述第N阈值依次减小，N为正整数。
可选地，所剔除的达到所述第一阈值的第一计数包括所述第一计数集合中的最大第一计数。
可选地，剔除符合所述第二预设条件的所述第二计数的步骤包括：
剔除所述第二计数集合中的达到第二类预设阈值中的第一阈值的第二计数。
可选地，剔除符合所述第二预设条件的所述第二计数的步骤还包括：
在剔除达到所述第一阈值的所述第二计数之后，剔除所述第二计数集合中的达到所述第二类预设阈值中的第二阈值的第二计数；
以此类推，直到剔除所述第二计数集合中的达到所述第二类预设阈值中的第M阈值的第二计数，其中，所述第二类预设阈值中的所述第一阈值至所述第M阈值依次减小，M为正整数。
可选地，所剔除的达到所述第一阈值的第二计数包括所述第二计数集合中的最大第二计数。
可选地，计算所述第一时间单位的步骤包括：
绘制所述第一计数集合中剩余的所述第一计数的分布谱；
根据所绘制的分布谱确定出剩余的每个所述第一计数所对应的第一频数；
计算所有的所述第一频数的第一平均值；
根据所得到的所述第一平均值计算所述第一时间单位。
可选地，计算所述第一时间单位的步骤还包括：
绘制所述第一计数集合中剩余的所述第一计数的分布谱；
根据所绘制的分布谱确定出剩余的每个所述第一计数所对应的第一频数；
绘制所确定的所述第一频数的分布谱；
对所述第一频数的分布谱进行拟合处理以得到所述第一频数的第一平均值；
根据所得到的所述第一平均值计算所述第一时间单位。
可选地，按照以下公式来计算所述第一时间单位：
Figure BDA0002063565140000031
其中，U1表示第一时间单位，M1表示第一平均值，n表示原始的所述第一计数集合中的所述第一计数的总数，DR表示所述时间数字转换器的动态范围。
可选地，计算所述第二时间单位的步骤包括：
绘制所述第二计数集合中剩余的所述第二计数的分布谱；
根据所绘制的分布谱确定出剩余的每个所述第二计数所对应的第二频数；
计算所有的所述第二频数的第二平均值；
根据所得到的所述第二平均值计算所述第二时间单位。
可选地，计算所述第二时间单位的步骤还包括：
绘制所述第二计数集合中剩余的所述第二计数的分布谱；
根据所绘制的分布谱确定出剩余的每个所述第二计数所对应的第二频数；
绘制所确定的所述第二频数的分布谱；
对所述第二频数的分布谱进行拟合处理以得到所述第二频数的第二平均值；
根据所得到的所述第二平均值计算所述第二时间单位。
可选地，按照以下公式来计算所述第二时间单位：
Figure BDA0002063565140000041
其中，U2表示第二时间单位，M2表示第二平均值，n表示原始的所述第二计数集合中的所述第二计数的总数，DR表示所述时间数字转换器的动态范围，Xmax和Xmin分别表示所述原始的第一计数集合中的最大第一计数和最小第一计数。
可选地，对所述时间数字转换器测得的两个所述触发信号的时间差进行校正的步骤包括按照以下公式来校正两个所述触发信号的时间差：
T＝(X-Xmin)*U1+(Y-Ymin)*U2
其中，T表示两个所述触发信号的时间差，U1和U2分别表示第一时间单位和第二时间单位，X和Y分别表示第一计数和第二计数，Xmin和Ymin分别表示最小第一计数和最小第二计数。
可选地，所述第一计数和所述第二计数是从所述时间数字转换器直接获取的，或者是从所述时间数字转换器输出的时间戳中提取的。
本申请实施例还提供了一种时间校正装置，该装置包括：
第一剔除单元，其被配置为剔除所获取的第一计数集合中的符合第一预设条件的第一计数，并且剔除第二计数集合中的与所剔除的所述第一计数对应的所述第二计数，其中，相互对应的所述第一计数和所述第二计数分别是时间数字转换器响应于同时接收的两个触发信号而产生的粗计数和细计数中的一种和另一种；
第二剔除单元，其被配置为在所剔除的所述第二计数不符合第二预设条件时，剔除所述第二计数集合中的符合所述第二预设条件的所述第二计数；
第一计算单元，其被配置为在剔除符合所述第一预设条件的所述第一计数之后根据所述第一计数集合中剩余的第一计数计算第一时间单位；
第二计算单元，其被配置为在剔除符合所述第二预设条件的所述第二计数之后根据所述第二计数集合中剩余的第二计数计算第二时间单位；
校正单元，其被配置为利用所得到的所述第一时间单位和所述第二时间单位对所述时间数字转换器测得的所述触发信号的时间进行校正。
本申请实施例还提供了一种时间校正系统，该系统包括：
上述时间校正装置；
信号发生器，其被配置为产生触发信号；以及
时间数字转换器，其配置为响应于从所述信号发生器接收的所述触发信号而产生对应的第一计数和第二计数。
可选地，所述信号发生器包括依次连接的白噪声源、电压放大器和阈值甄别器。
可选地，所述时间数字转换器包括游标型时间数字转换器或抽头延迟型时间数字转换器。
本申请实施例还提供了一种计算机存储介质，该计算机存储介质上存储有程序指令，所述程序指令被执行时实现：
剔除所获取的第一计数集合中的符合第一预设条件的第一计数，并且剔除第二计数集合中的与所剔除的所述第一计数对应的第二计数，其中，相互对应的所述第一计数和所述第二计数分别是时间数字转换器响应于同时接收的两个触发信号而产生的粗计数和细计数中的一种和另一种；
当判断出所剔除的所述第二计数不符合第二预设条件时，剔除所述第二计数集合中的符合所述第二预设条件的所述第二计数；
在剔除符合所述第一预设条件的所述第一计数之后，根据所述第一计数集合中剩余的所述第一计数计算第一时间单位；
在剔除符合所述第二预设条件的所述第二计数之后，根据所述第二计数集合中剩余的所述第二计数计算第二时间单位；
利用所得到的所述第一时间单位和所述第二时间单位对所述时间数字转换器测得的两个所述触发信号的时间差进行校正。
由以上本申请实施例提供的技术方案可见，本申请实施例通过剔除所获取的第一计数集合中的符合第一预设条件的第一计数，并且剔除第二计数集合中的与所剔除的第一计数对应的第二计数；当判断出所剔除的第二计数不符合第二预设条件时，剔除第二计数集合中的符合第二预设条件的第二计数；在剔除符合第一预设条件的第一计数之后，根据第一计数集合中剩余的第一计数计算第一时间单位；在剔除符合第二预设条件的第二计数之后，根据第二计数集合中剩余的第二计数计算第二时间单位，利用所得到的第一时间单位和第二时间单位对TDC测得的触发信号的时间进行校正，这可以提高TDC的时间测量结果的准确性，从而可以提高TDC的时间测量精度。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中的DLL电路的结构示意图；
图2是本申请实施例提供的一种时间校正方法的流程示意图；
图3是TDC接收的两个随机触发信号的时间差分布谱；
图4是针对图3中的两个随机触发信号而获取的粗计数的分布谱；
图5是针对图3中的两个随机触发信号而获取的细计数的分布谱；
图6是在图4的基础上剔除最大粗计数之后的粗计数的分布谱；
图7是在图5的基础上剔除与最大粗计数对应的细计数之后的细计数的分布谱；
图8是在图7的基础上剔除最大细计数之后的细计数的分布谱；
图9是基于图6和图8所示的分布谱中的粗计数和细计数进行校正的时间测量结果与理想情况下的时间测量结果的对比曲线图；
图10是本申请实施例提供的一种时间校正装置的结构示意图；
图11是本申请实施例提供的一种时间校正系统的结构示意图；
图12是信号发生器的结构示意图；
图13是一种TDC的结构示意图；
图14是另一种TDC的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是用于解释说明本申请的一部分实施例，而不是全部的实施例，并不希望限制本申请的范围或权利要求书。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都应当属于本申请保护的范围。
需要说明的是，当元件被称为“设置在”另一个元件上，它可以直接设置在另一个元件上或者也可以存在居中的元件。当元件被称为“连接/联接”至另一个元件，它可以是直接连接/联接至另一个元件或者可能同时存在居中元件。本文所使用的术语“连接/联接”可以包括电气和/或机械物理连接/联接。本文所使用的术语“包括/包含”指特征、步骤或元件的存在，但并不排除一个或更多个其它特征、步骤或元件的存在或添加。本文所使用的术语“和/或”包括一个或多个相关所列项目的任意的和所有的组合。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述具体实施例的目的，而并不是旨在限制本申请。
另外，在本申请实施例的描述中，术语“第一”、“第二”、“第三”等仅用于描述目的和区别类似的对象，两者之间并不存在先后顺序，也不能理解为指示或暗示相对重要性。另外，在本申请实施例的描述中，“时间单位”可以是指时间的最小长度，也即，最小的时间单元。此外，除非另有说明，“多个”的含义是两个或两个以上。
下面结合附图对本申请实施例提供的时间校正方法、装置、系统及计算机存储介质进行详细的描述。
如图2所示，本申请实施例提供了一种时间校正方法，其可以包括以下步骤：
S1：剔除所获取的第一计数集合中的符合第一预设条件的第一计数，并且剔除第二计数集合中的与所剔除的第一计数对应的第二计数。
第一计数集合和第二计数集合可以分别包括多个第一计数和对应的多个第二计数，每个第一计数和与其对应的第二计数均可以分别是TDC响应于所接收的同一个触发信号而产生的粗计数和细计数中的一种和另一种。即，当第一计数为粗计数时，第二计数为对应的细计数；反之，当第一计数为细计数时，第二计数为对应的粗计数。另外，这些第一计数和第二计数均可以是从TDC直接获取的，也可以是从TDC输出的时间戳中提取的。
在获取到由多个第一计数构成的第一计数集合以及由对应的多个第二计数构成的第二计数集合之后，可以剔除第一计数集合中的符合第一预设条件的第一计数，并且剔除第二计数集合中的与所剔除的第一计数对应的第二计数。具体地：
在本申请的一实施例中，可以剔除第一计数集合中的达到第一类预设阈值中的第一阈值的第一计数，并且剔除第二计数集合中的对应的第二计数。例如，可以剔除第一计数集合中的最大第一计数，同时可以剔除第二计数集合中的与最大第一计数对应的第二计数。
在本申请的另一实施例中，在剔除达到第一阈值的第一计数之后，还可以剔除第一计数集合中的达到第一类预设阈值中的第二阈值的第一计数，例如，可以剔除第一计数集合中的次大第一计数。如果还有需要，也还可以在去除达到第二阈值的第一计数之后，剔除达到第一类预设阈值中的第三阈值的第一计数，以此类推，直到剔除第一计数集合中的达到第一类预设阈值中的第N阈值的第一计数。相应地，也可以剔除第二计数集合中的与所剔除的第一计数对应的第二计数。其中，第一类预设阈值中的第一阈值至第N阈值依次减小，N为正整数，并且第一类预设阈值中的每个阈值以及N的具体数值可以根据实际需要来设置，在此并不限制。
S2：当判断出所剔除的第二计数不符合第二预设条件时，剔除第二计数集合中的符合第二预设条件的第二计数。
在对应的剔除第二计数集合中的第二计数之后，判断所剔除的第二计数是否符合第二预设条件，当判断出所剔除的第二计数不符合第二预设条件时，剔除第二计数集合中的符合第二预设条件的第二计数。具体地：
在本申请的一实施例中，当判断出所剔除的第二计数不是达到第二类预设阈值中的第一阈值的第二计数时，可以剔除第二计数集合中的达到第二类预设阈值中的第一阈值的第二计数。例如，当判断出所剔除的第二计数不是最大第二计数时，剔除该最大第二计数。
在本申请的另一实施例中，在剔除达到第一阈值的第二计数之后，还可以剔除第二计数集合中的达到第二类预设阈值中的第二阈值的第二计数，例如，可以剔除第二计数集合中剩余的第二计数中的最大第二计数。如果还有需要，也还可以在去除达到第二阈值的第二计数之后，剔除达到第二类预设阈值中的第三阈值的第二计数，以此类推，直到剔除第二计数集合中的达到第二类预设阈值中的第M阈值的第二计数。其中，第二类预设阈值中的第一阈值至第M阈值也依次减小，M为正整数，并且第二类预设阈值中的每个阈值以及M的具体数值也可以根据实际需要来设置，在此并不限制。
当判断出所剔除的第二计数符合第二预设条件时，则跳过该步骤S2，进行下面的步骤S3或S4。
S3：在剔除符合第一预设条件的第一计数之后，根据第一计数集合中剩余的第一计数计算第一时间单位。
在剔除第一计数集合中的符合第一预设条件的所有第一计数之后，可以根据第一计数集合中剩余的第一计数计算第一时间单位。具体地：
在本申请的一实施例中，可以直接统计出第一计数集合中剩余的每个第一计数所出现的次数(即，第一频数)，也可以绘制剩余的所有第一计数的分布谱，然后根据所绘制的分布谱来确定出剩余的每个第一计数所对应的第一频数，最后可以计算所有第一频数的第一平均值，并且根据所得到的第一平均值来计算第一时间单位。
在本申请的另一实施例中，可以首先绘制第一计数集合中剩余的所有第一计数的分布谱，然后可以根据所绘制的分布谱确定出剩余的每个第一计数所对应的第一频数，接着可以绘制所确定的第一频数的分布谱，对所绘制的第一频数的分布谱进行拟合处理(例如，高斯拟合)，并根据拟合结果来得到第一频数的第一平均值，最后可以根据所得到的第一平均值计算第一时间单位。关于拟合处理的具体过程，可以参照现有技术，在此不再赘叙。
根据所得到的第一平均值计算第一时间单位的具体过程可以包括利用以下公式来计算第一时间单位：
Figure BDA0002063565140000091
其中，U1表示第一时间单位，M1表示第一平均值，n表示原始的第一计数集合中的第一计数的总数，DR表示TDC的动态范围。
需要说明的是，在此并不限制步骤S2-S3的执行顺序，步骤S3也可以在步骤S2之前执行，或者与步骤S2同时进行。
S4：在剔除符合第二预设条件的第二计数之后，根据第二计数集合中剩余的第二计数计算第二时间单位。
在剔除第二计数集合中的符合第二预设条件的所有第二计数之后，可以根据第二计数集合中剩余的第二计数计算第二时间单位。具体地：
在本申请的一实施例中，可以直接统计出第二计数集合中剩余的每个第二计数所出现的次数(即，第二频数)，也可以绘制剩余的所有第二计数的分布谱，然后根据所绘制的分布谱来确定出剩余的每个第二计数所对应的第二频数，最后可以计算所有第二频数的第二平均值，并且根据所得到的第二平均值来计算第二时间单位。
在本申请的另一实施例中，可以首先绘制第二计数集合中剩余的所有第二计数的分布谱，然后可以根据所绘制的分布谱确定出剩余的每个第二计数所对应的第二频数，接着可以绘制所确定的第二频数的分布谱，对所绘制的第二频数的分布谱进行拟合处理(例如，高斯拟合)，并根据拟合结果来得到第二频数的第二平均值，最后可以根据所得到的第二平均值计算第二时间单位。关于拟合处理的具体过程，可以参照现有技术，在此不再赘叙。
根据所得到的第二平均值计算第二时间单位的具体过程可以包括利用以下公式来计算第二时间单位：
Figure BDA0002063565140000092
其中，U2表示第二时间单位，M2表示第二平均值，n表示原始的第二计数集合中的第二计数的总数，其数量与原始的第一计数集合中的第一计数的总数相同，Xmax和Xmin分别表示原始的第一计数集合中的最大第一计数和最小第一计数。
需要说明的是，在此并不限制步骤S3和S4的执行顺序，步骤S4也可以在步骤S3之前执行，或者与步骤S3同时进行。
S5：利用所得到的第一时间单位和第二时间单位对TDC测得的同时接收的两个触发信号的时间差进行校正。
在计算出第一时间单位和第二时间单位之后，可以根据下式来利用这两个时间单位对TDC测得的同时接收的任意两个触发信号的时间差进行校正：
T＝(X-Xmin)*U1+(Y-Ymin)*U2
其中，T表示两个触发信号的时间差，即时间测量结果，X和Y分别表示第一计数和第二计数，Xmin和Ymin分别表示原始的第一计数集合中的最小第一计数和原始的第二计数集合中的最小第二计数。
通过上述描述可以看出，本申请实施例通过剔除所获取的第一计数集合中的符合第一预设条件的第一计数，并且剔除第二计数集合中的与所剔除的第一计数对应的第二计数；当判断出所剔除的第二计数不符合第二预设条件时，剔除第二计数集合中的符合第二预设条件的第二计数；在剔除符合第一预设条件的第一计数之后，根据第一计数集合中剩余的第一计数计算第一时间单位；在剔除符合第二预设条件的第二计数之后，根据第二计数集合中剩余的第二计数计算第二时间单位，实现了对TDC的输出结果进行分析，可以更准确地评估TDC工作条件下的时间单位，这避免了现有技术中时间单位随环境温度、供电电压波动等环境因素而无法预测的问题。最后，通过利用所得到的第一时间单位和第二时间单位对TDC测得的触发信号的时间进行校正，这可以提高TDC的时间测量结果的准确性，从而可以提高TDC的时间测量精度。另外，通过利用多个阈值来对第一计数和第二计数进行多次剔除，这可以使得所得到的第一时间单位和第二时间单位的精度更高，从而可以使得最后校正的时间测量结果更加准确，进而可以进一步提高TDC的时间测量精度。此外，利用第一计数和第二计数的最小值来校正时间测量结果，可以实现对TDC中的计数器与鉴相器的延迟不匹配的校正。
此外，本申请实施例提供的时间校正方法可以直接评估TDC中的环形振荡器对时间单位的影响，与DLL中的PFD性能、延迟单元制造的一致性等因素无关，这降低了对TDC中的时钟锁定电路的设计及制造的精度要求。
下面以具体实例来说明本申请实施例所具有的有益效果。
图3为TDC接收的两个随机触发信号的时间差分布谱，其中，横坐标为时间差(ps)，纵坐标为频数，随机触发信号在一个时钟周期内均匀分布。图4和图5分别为针对这两个随机触发信号而获取的粗计数(即，第一计数)和细计数(即，第二计数)的分布谱，其中，横坐标分别为粗计数和细计数，纵坐标为频数。剔除最大粗计数并且剔除对应的细计数之后，所得到的粗计数和细计数的分布谱分别如图6和图7所示；在图7中所示的分布谱的基础上剔除最大细计数之后，所得到的细计数的分布谱如图8所示。最后，基于图6和图8所示的分布谱中的粗计数和细计数校正的时间测量结果与理想情况下的时间测量结果如图9所示，其中，横坐标表示所输入的时间，纵坐标表示时间测量结果；黑色线表示理想情况下的时间测量结果，灰色线表示校正后的时间测量结果，其呈台阶状，每一级台阶的宽度为TDC的量化精度，即，细时间单位。通过对比可知，校正后的时间测量结果与理想情况下的时间测量结果的变化趋势基本一致。由此可见，利用本申请实施例提供的时间校正方法，可以提高TDC的时间测量结果的准确性。
本申请实施例还提供了一种时间校正装置1000，如图10所示，其可以包括：
第一剔除单元100，其可以被配置为剔除所获取的第一计数集合中的符合第一预设条件的第一计数，并且剔除第二计数集合中的与所剔除的第一计数对应的第二计数，其中，相互对应的第一计数和第二计数分别是时间数字转换器响应于所接收的两个触发信号而产生的粗计数和细计数中的一种和另一种；
第二剔除单元200，其可以被配置为在所剔除的第二计数不符合第二预设条件时，剔除第二计数集合中的符合第二预设条件的第二计数；
第一计算单元300，其可以被配置为在剔除符合第一预设条件的第一计数之后根据第一计数集合中剩余的第一计数计算第一时间单位；
第二计算单元400，其可以被配置为在剔除符合第二预设条件的第二计数之后根据第二计数集合中剩余的第二计数计算第二时间单位；以及
校正单元500，其可以被配置为利用所得到的第一时间单位和第二时间单位对时间数字转换器测得的两个触发信号的时间差进行校正。
关于对该时间校正装置1000中的各个单元的详细描述，可以参照上述方法实施例中的相关描述，在此不再赘叙。
另外，该时间校正装置1000也可以包括存储器和处理器，处理器可以根据存储器存储的程序指令来实现上述各个单元的功能。
本申请实施例还提供了一种时间校正系统，如图11所示，其可以包括图10中所示的时间校正装置1000、信号发生器2000和时间数字转换器3000。
信号发生器2000可以用于产生触发信号(例如，随机信号)，其上升沿或下降沿携带有时间信息，并且可以由现场可编程门阵列(FPGA)、数字信号处理器(DSP)或其他电路实现。另外，信号发生器2000可以包括依次连接的白噪声源、电压放大器与阈值甄别器，如图12所示。其中，白噪声源可采用电阻器、稳定二极管、雪崩二极管等装置实现，用于产生白噪声；电压放大器可采用运算放大器等装置实现，用于将白噪声的电压幅值放大，使得放大信号幅度可超过阈值甄别器的阈值；阈值甄别器可采用反相器等装置实现，用于将放大信号转换为电平信号，并将该电平信号作为触发信号输出至时间数字转换器3000。
时间数字转换器3000可以包括游标型TDC(如图13-图14所示)或抽头延迟型TDC(图中未示出)，但并不限于图中所示的这些TDC，其也适用于其它结构的TDC。关于这些TDC的详细描述，可以参照现有技术，在此不再赘叙。
针对图13中的TDC，第一计数器和第二计数器输出的计数可以分别为该TDC的粗计数和细计数。针对图14中的TDC，第一计数器与第二计数器输出的计数之差为该TDC的粗计数，第二计数器输出的计数为该TDC的细计数。
另外，该时间数字转换器3000也还可以包括移位寄存器(图中未示出)，其用于对外部电路输出包含粗计数和细计数的时间戳，此时可以从时间戳中提取粗计数和细计数。
本申请实施例还提供了一种计算机存储介质，该计算机存储介质上存储有程序指令，所述程序指令被执行时可以实现：剔除所获取的第一计数集合中的符合第一预设条件的第一计数，并且剔除第二计数集合中的与所剔除的第一计数对应的第二计数，其中，相互对应的第一计数和第二计数分别是时间数字转换器响应于所接收的两个触发信号而产生的粗计数和细计数中的一种和另一种；当所剔除的第二计数不符合第二预设条件时，剔除第二计数集合中的符合第二预设条件的第二计数；在剔除符合第一预设条件的第一计数之后根据第一计数集合中剩余的第一计数计算第一时间单位；在剔除符合第二预设条件的第二计数之后根据第二计数集合中剩余的第二计数计算第二时间单位；以及利用所得到的第一时间单位和第二时间单位对时间数字转换器测得的两个触发信号的时间差进行校正。
关于对计算机存储介质的详细描述，可以参照上述实施例中对时间校正方法的相关描述，在此不再赘叙。
上述实施例阐明的系统、装置、模块、单元等，具体可以由计算机芯片和/或实体实现，或者由具有某种功能的产品来实现。为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本申请实施例时可以把各单元的功能集成在同一个或多个计算机芯片中实现。
虽然本申请提供了如上述实施例或流程图所述的方法操作步骤，但基于常规或者无需创造性的劳动在所述方法中可以包括更多或者更少的操作步骤。在逻辑性上不存在必要因果关系的步骤中，这些步骤的执行顺序不限于本申请实施例提供的执行顺序。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。
上述实施例是为便于该技术领域的普通技术人员能够理解和使用本申请而描述的。熟悉本领域技术的人员显然可以容易地对这些实施例做出各种修改，并把在此说明的一般原理应用到其它实施例中而不必经过创造性的劳动。因此，本申请不限于上述实施例，本领域技术人员根据本申请的揭示，不脱离本申请范畴所做出的改进和修改都应该在本申请的保护范围之内。

Claims (20)

1.一种时间校正方法，其特征在于，该方法包括以下步骤：
剔除所获取的第一计数集合中的达到第一类预设阈值中的特定阈值的第一计数，并且剔除第二计数集合中的与所剔除的所述第一计数对应的第二计数，其中，相互对应的所述第一计数和所述第二计数分别是时间数字转换器响应于同时接收的两个触发信号而产生的粗计数和细计数中的一种和另一种；
当判断出所剔除的所述第二计数未达到第二类预设阈值中的特定阈值时，剔除所述第二计数集合中的达到所述第二类预设阈值中的所述特定阈值的所述第二计数；
在剔除达到所述第一类预设阈值中的所述特定阈值的所述第一计数之后，根据所述第一计数集合中剩余的所述第一计数计算第一时间单位；
在剔除达到所述第二类预设阈值中的所述特定阈值的所述第二计数之后，根据所述第二计数集合中剩余的所述第二计数计算第二时间单位；
利用所得到的所述第一时间单位和所述第二时间单位对所述时间数字转换器测得的同时接收的两个触发信号的时间差进行校正。
2.根据权利要求1所述的方法，其特征在于，剔除达到所述第一类预设阈值中的所述特定阈值的所述第一计数的步骤包括：
剔除所述第一计数集合中的达到所述第一类预设阈值中的第一阈值的第一计数。
3.根据权利要求2所述的方法，其特征在于，剔除达到所述第一类预设阈值中的所述特定阈值的所述第一计数的步骤还包括：
在剔除达到所述第一阈值的第一计数之后，剔除所述第一计数集合中的达到所述第一类预设阈值中的第二阈值的第一计数；
以此类推，直到剔除所述第一计数集合中的达到所述第一类预设阈值中的第N阈值的第一计数，其中，所述第一类预设阈值中的所述第一阈值至所述第N阈值依次减小，N为正整数。
4.根据权利要求2或3所述的方法，其特征在于，所剔除的达到所述第一阈值的第一计数包括所述第一计数集合中的最大第一计数。
5.根据权利要求1所述的方法，其特征在于，剔除达到所述第二类预设阈值中的所述特定阈值的所述第二计数的步骤包括：
剔除所述第二计数集合中的达到所述第二类预设阈值中的第一阈值的第二计数。
6.根据权利要求5所述的方法，其特征在于，剔除达到所述第二类预设阈值中的所述特定阈值的所述第二计数的步骤还包括：
在剔除达到所述第一阈值的所述第二计数之后，剔除所述第二计数集合中的达到所述第二类预设阈值中的第二阈值的第二计数；
以此类推，直到剔除所述第二计数集合中的达到所述第二类预设阈值中的第M阈值的第二计数，其中，所述第二类预设阈值中的所述第一阈值至所述第M阈值依次减小，M为正整数。
7.根据权利要求5或6所述的方法，其特征在于，所剔除的达到所述第一阈值的第二计数包括所述第二计数集合中的最大第二计数。
8.根据权利要求1所述的方法，其特征在于，计算所述第一时间单位的步骤包括：
绘制所述第一计数集合中剩余的所述第一计数的分布谱；
根据所绘制的分布谱确定出剩余的每个所述第一计数所对应的第一频数；
计算所有的所述第一频数的第一平均值；
根据所得到的所述第一平均值计算所述第一时间单位。
9.根据权利要求1所述的方法，其特征在于，计算所述第一时间单位的步骤包括：
绘制所述第一计数集合中剩余的所述第一计数的分布谱；
根据所绘制的分布谱确定出剩余的每个所述第一计数所对应的第一频数；
绘制所确定的所述第一频数的分布谱；
对所述第一频数的分布谱进行拟合处理以得到所述第一频数的第一平均值；
根据所得到的所述第一平均值计算所述第一时间单位。
10.根据权利要求8或9所述的方法，其特征在于，按照以下公式来计算所述第一时间单位：
Figure FDA0002832569420000021
其中，U1表示第一时间单位，M1表示第一平均值，n表示原始的所述第一计数集合中的所述第一计数的总数，DR表示所述时间数字转换器的动态范围。
11.根据权利要求1所述的方法，其特征在于，计算所述第二时间单位的步骤包括：
绘制所述第二计数集合中剩余的所述第二计数的分布谱；
根据所绘制的分布谱确定出剩余的每个所述第二计数所对应的第二频数；
计算所有的所述第二频数的第二平均值；
根据所得到的所述第二平均值计算所述第二时间单位。
12.根据权利要求1所述的方法，其特征在于，计算所述第二时间单位的步骤包括：
绘制所述第二计数集合中剩余的所述第二计数的分布谱；
根据所绘制的分布谱确定出剩余的每个所述第二计数所对应的第二频数；
绘制所确定的所述第二频数的分布谱；
对所述第二频数的分布谱进行拟合处理以得到所述第二频数的第二平均值；
根据所得到的所述第二平均值计算所述第二时间单位。
13.根据权利要求11或12所述的方法，其特征在于，按照以下公式来计算所述第二时间单位：
Figure FDA0002832569420000031
其中，U2表示第二时间单位，M2表示第二平均值，n表示原始的所述第二计数集合中的所述第二计数的总数，DR表示所述时间数字转换器的动态范围，Xmax和Xmin分别表示所述原始的第一计数集合中的最大第一计数和最小第一计数。
14.根据权利要求1所述的方法，其特征在于，对所述时间数字转换器测得的两个所述触发信号的时间差进行校正的步骤包括按照以下公式来校正两个所述触发信号的时间差：
T＝(X-Xmin)*U1+(Y-Ymin)*U2
其中，T表示两个所述触发信号的时间差，U1和U2分别表示第一时间单位和第二时间单位，X和Y分别表示第一计数和第二计数，Xmin和Ymin分别表示最小第一计数和最小第二计数。
15.根据权利要求1所述的方法，其特征在于，所述第一计数和所述第二计数是从所述时间数字转换器直接获取的，或者是从所述时间数字转换器输出的时间戳中提取的。
16.一种时间校正装置，其特征在于，该装置被配置为实施如权利要求1至15中任一项所述的方法。
17.一种时间校正系统，其特征在于，该系统包括：
权利要求16中所述的时间校正装置；
信号发生器，其被配置为产生触发信号；以及
时间数字转换器，其配置为响应于从所述信号发生器接收的所述触发信号而产生对应的第一计数和第二计数。
18.根据权利要求17所述的系统，其特征在于，所述信号发生器包括依次连接的白噪声源、电压放大器和阈值甄别器。
19.根据权利要求17所述的系统，其特征在于，所述时间数字转换器包括游标型时间数字转换器或抽头延迟型时间数字转换器。
20.一种计算机存储介质，其特征在于，该计算机存储介质上存储有程序指令，所述程序指令被执行时能够实现权利要求1至15中任一项所述的方法。
CN201910413451.0A 2019-05-17 2019-05-17 时间校正方法、装置、系统及计算机存储介质 Active CN110045592B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910413451.0A CN110045592B (zh) 2019-05-17 2019-05-17 时间校正方法、装置、系统及计算机存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910413451.0A CN110045592B (zh) 2019-05-17 2019-05-17 时间校正方法、装置、系统及计算机存储介质

Publications (2)

Publication Number Publication Date
CN110045592A CN110045592A (zh) 2019-07-23
CN110045592B true CN110045592B (zh) 2021-02-19

Family

ID=67282505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910413451.0A Active CN110045592B (zh) 2019-05-17 2019-05-17 时间校正方法、装置、系统及计算机存储介质

Country Status (1)

Country Link
CN (1) CN110045592B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115469525B (zh) * 2022-08-23 2024-04-12 深圳研控自动化科技股份有限公司 输入输出时间测量方法、系统、装置、终端设备及介质

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982103B1 (ko) * 2006-02-17 2010-09-13 베리지 (싱가포르) 피티이. 엘티디. 시간-디지털 변환기, 시간-디지털 변환 방법 및 컴퓨터 판독가능한 저장 매체
CN101414826B (zh) * 2007-10-16 2011-07-20 联发科技股份有限公司 数控振荡器与全数字锁相环
US7864915B2 (en) * 2008-10-08 2011-01-04 Qualcomm Incorporated Low-power asynchronous counter and method
CN103825612A (zh) * 2014-01-17 2014-05-28 电子科技大学 基于时间数字转换器的采样时钟失配后台校正方法
CN104199275B (zh) * 2014-09-19 2016-08-31 中国人民解放军国防科学技术大学 一种tdc时间间隔测量温度补偿方法
US9746832B1 (en) * 2016-09-09 2017-08-29 Samsung Electronics Co., Ltd System and method for time-to-digital converter fine-conversion using analog-to-digital converter (ADC)
CN106681126B (zh) * 2016-12-09 2019-04-30 深圳市锐能微科技股份有限公司 一种时间数字转换器及其误差校准装置与方法
CN106814595B (zh) * 2017-02-08 2022-03-18 中国科学院精密测量科学与技术创新研究院 基于等效细分的高精度tdc及其等效测量方法
TW201904200A (zh) * 2017-06-07 2019-01-16 財團法人國家實驗研究院 時間殘餘回饋式時間數位轉換裝置及方法
CN108445735B (zh) * 2018-04-09 2020-04-07 哈尔滨工业大学（威海） 一种采用延迟链结构的层次式tdc的校正方法
CN109212950B (zh) * 2018-10-24 2019-10-25 中国科学技术大学 一种高精度时间数字转换器的实时自修正电路

Also Published As

Publication number Publication date
CN110045592A (zh) 2019-07-23

Similar Documents

Publication Publication Date Title
US10520901B2 (en) Clock screening with programmable counter-based clock interface and time-to-digital converter with high resolution and wide range operation
US6525585B1 (en) Fixed-length delay generation circuit
WO2018121469A1 (zh) 一种高精度延迟时钟校准的系统及方法
US9292007B2 (en) Bipolar time-to-digital converter
US11689214B2 (en) Loop gain auto calibration using loop gain detector
US20100295590A1 (en) Time to digital converter
CN207720116U (zh) 一种快速锁定的全数字延迟锁相环
CN110515292B (zh) 基于双向运行环形进位链的tdc电路及测量方法
US20240039543A1 (en) Apparatus for Digital Representation of Angular Difference
US7994866B2 (en) Auto trimming oscillator
FI105501B (fi) Digitaalinen vaihekomparaattori sekä vaiheensäätöpiiri
CN110045592B (zh) 时间校正方法、装置、系统及计算机存储介质
US20070040614A1 (en) Circuit arrangement for detection of a locking condition for a phase locked loop, and a method
US7274185B2 (en) Methods of generating internal clock signals from external clock signals and of measuring the frequency of external clock signals and related frequency measuring circuits and semiconductor memory devices
JP4040393B2 (ja) ジッタテスト回路、ジッタテスト回路を搭載した半導体装置およびジッタテスト方法
US11533056B2 (en) Circuit, chip and semiconductor device
US20100109728A1 (en) Electronic device and method of correcting clock signal deviations in an electronic device
CN110954938B (zh) 比较器的阈值校正方法、装置和采样电路
US6963234B2 (en) Phase regulating circuit with a time-delay element
US10897260B2 (en) Systems and methods for performing phase error correction
KR102677429B1 (ko) 센서 신호의 디지털 변환 장치 및 그 변환 방법
Kim et al. A Jitter-Programmable Bang-Bang Phase-Locked Loop Using PVT Invariant Stochastic Jitter Monitor
US6954913B2 (en) System and method for in-situ signal delay measurement for a microprocessor
CN211698170U (zh) 信号检测装置和雷达系统
Xia et al. A low-cost built-in self-test for CP-PLL based on TDC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 436044 A03, Ezhou new high-tech creative city, Wutong Lake New District, Ezhou, Hubei

Patentee after: Hubei Ruiguang Technology Co.,Ltd.

Country or region after: Zhong Guo

Address before: 436044 East Lake Phoenix New City, 9, Phoenix Road, Wutong lake, Ezhou, Hubei, A03-301

Patentee before: HUBEI JOINBON TECHNOLOGY CO.,LTD.

Country or region before: Zhong Guo